CN1059516C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1059516C CN1059516C CN95100639A CN95100639A CN1059516C CN 1059516 C CN1059516 C CN 1059516C CN 95100639 A CN95100639 A CN 95100639A CN 95100639 A CN95100639 A CN 95100639A CN 1059516 C CN1059516 C CN 1059516C
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- manufacture method
- film
- heat treatment
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000001257 hydrogen Substances 0.000 claims abstract description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000006837 decompression Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000000593 degrading effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000003595 mist Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种具有强电介质电容的半导体器件的制造方法，其步骤包括：在已形成MOS晶体管的半导体衬底上形成强电介质电容，形成覆盖其全部表面的层间绝缘膜，在该绝缘膜上形成与MOS晶体管扩散层相通的第一接触孔，在氢中作热处理，在层间绝缘膜上形成与上述电容的上电极和下电极相通的第2接触孔，最后进行电极布线。在第二接触孔形成前进行氢中热处理，上述电容特性不会劣化，且能降低半导体衬底和MOS晶体管栅极绝缘膜间的界面能级。
Description
本发明涉及具有强电介质(强诱电体)电容的半导体器件的制造方法。
在半导体存储器件中，主要采用动态随机存取存储器(DRAM)，它利用存储单元电容中所蓄电荷的有无，来存储数据。以往，把氧化硅膜或氮化硅膜用作该存储单元电容的电介质膜。但，最近开发了采用由钛酸钡之类的强电介质材料构成的电介质膜的存储单元电容。且，实现了通过装载该强电介质电容达到存储数据非易失性的半导体存储器件。
这样的半导体器件，除单独使用外，往往作为微计算机等的存储区用。以往采用这种强电介质电容的半导体存储器件，用下述方法制作。
首先，在硅衬底上形成用于隔离元件的氧化膜，进而形成由扩散层和栅绝缘膜及栅极构成的MOS晶体管。且，在用于元件隔离的氧化膜上，形成下电极、强电介质膜和上电极顺次层叠的强电介质电容，再用由氧化硅膜组成的层间绝缘膜全部加以覆盖。
然后，在层间绝缘膜上分别形成与扩散层相通的第1接触孔及与强电介质电容的下电极及上电极相通的第2接触孔。此后，在氢气氛中作热处理。又，形成通过第1接触孔与扩散层接触的电极布线及通过第2接触孔与下电极和上电极分别接触的电极布线。
在MOS晶体管的制造步骤中，硅衬底和其上形成的绝缘膜(尤其是栅绝缘膜)的界面上存在的界面能级一般会升高，使晶体管特性变坏。因而，为了降低界面能级，接触孔形成后必须在氢中进行热处理。但是，在存储单元电容中，尤其在采用强电介质氧化物作为电介质膜时，存在的问题是：在上述氢热处理步骤中，强电介质氧化物膜从第2接触孔吸收氢，引起电气特性变坏。
本发明的目的在于提供一种不使强电介质膜的特性变坏，且能降低MOS晶体管界面能级的半导体存储器件的制造方法。
本发明的半导体存储器器件的制造方法包括；在已形成由MOS晶体管等构成的集成电路的半导体衬底上，形成由下电极、强电介质膜和上电极组成的强电介质电容的步骤；形成覆盖集成电路及强电介质电容的层间绝缘膜的步骤；在层间绝缘膜上形成与集成电路的扩散层相通的第1接触孔的步骤；在第1接触孔形成后，在氢气氛中作热处理的步骤；热处理后，在层间绝缘膜上形成分别与强电介质电容的下电极和上电极相通的第2接触孔的步骤；分别形成经第1及第2接触孔与集成电路的扩散层及强电介质电容的上电极和下电极相连的电极布线的步骤。
根据该制造方法，由于在与强电介质电容相通的第2接触孔不开启的状态下进行氢中热处理，氢难于到达强电介质电容。因此，可抑制强电介质膜电气特性变坏。另一方面，由于通过第1接触孔提供氢至半导体衬底和栅绝缘膜的界面上，比较容易降低界面能级。
再者，在该制造方法中，氢气氛中的热处理步骤最好通过等离子体氢处理来进行。利用该等离子体氢处理中的活性氢，能比只在氢中作热处理更容易降低界面能级。
又，层间绝缘膜最好由氮化硅膜构成。由于氮化硅膜膜质致密，能充分防止氢气进入强电介质膜。因而，即使在氢中作热处理，也不易引起强电介质膜电气特性变坏。
图1(a)、1(b)、1(c)、1(d)是用于说明本发明的半导体存储器件制造步骤的器件剖面图。
图2(a)、2(b)是用于说明本发明的其它半导体存储器件制造步骤的器件剖面图。
下面，参照附图，说明本发明的实施例。
首先，如图1(a)所示，在硅衬底1上形成用于隔离元件的氧化膜2，然后形成由扩散层3、栅绝缘膜4和栅电极5组成的MOS晶体管10。该MOS晶体管10用通常的半导体制作工艺形成。又，用溅射法在元件隔离用氧化膜2上形成下电极6、钛酸钡强电介质膜7和上电极8顺次叠层的强电介质电容9。然后，通过CVD法，用氧化硅膜(NSG膜)构成的层间绝缘膜11覆盖硅衬底1的整个面，在该衬底上已形成了MOS晶体管10及强电介质电容9。再者，也可以把含磷的氧化硅膜(PSG膜)或含硼和磷的氧化硅膜(BPSG膜)代替NSG膜用于层间绝缘膜11。
然后，如图1(b)所示，采用蚀刻技术在层间绝缘膜11上形成与MOS晶体管10的扩散层3相通的第1接触孔12a。接着，在氢气氛中以450℃温度对其进行30分钟热处理。
在该氢热处理步骤中，由于强电介质电容9用层间绝缘膜11加以覆盖，氢难于到达强电介质膜7，但通过第1接触孔12a氢容易到达MOS晶体管10。因而，不会导致强电介质电容9的特性变坏，但能降低硅衬底1和栅绝缘膜4的界面的界面能级。
又，热处理温度最好为350℃-550℃的范围。即，MOS晶体管10中存在的问题是，硅衬底1和栅绝缘膜4的界面上产生的界面能级在各种膜形成过程中会升高。该界面能级通过以比较低的温度作短时间的氢中热处理可降低相当多，晶体管特性易于恢复。又，热处理温度低，强电介质电容9的特性劣化也较少。
然后，如图1(c)所示，在层间绝缘膜11上分别形成与强电介质电容9的下电极6和上电极8相通的第2接触孔12b。
接着，如图1(d)所示，采用通常的电极布线技术形成通过第1接触孔12a与扩散层3接触的电极布线13a和通过第2接触孔12b与下电极6和上电极8分别接触的电极布线13b。又，电极布线13a、13b是由由钛-钨合金构成的第一层14和由铝合金构成的第二层15两层膜组成的。
再者，虽然在图1(d)中没有图示，实际上电极布线13a、13b上均形成保护膜。在该保护膜的电极布线13a、13b应连至外部的区域开有窗口，形成结合区。
上述制造方法中，由于在连通至强电介质电容9的下电极6及上电极8的第2接触孔12b封闭的状态下进行氢热处理，氢难于到达强电介质膜7。因此，抑制了强电介质膜7的电气特性的劣化。另一方面，通过第1接触孔12a向半导体衬底1和栅绝缘膜4的界面提供氢，能容易地降低界面能级。
上述制造方法在氢气氛中进行热处理，下面对在等离子体氢气氛中作处理的例子加以说明。
首先，把物体在上述制造方法的氢中热处理步骤前置于等离子体装置内，在6.666帕的减压状态下产生氢等离子体，作30分钟处理。在这种氢等离子体处理中，由于暴露于活性氢中，能比通常氢热处理更易于降低界面能级。氢等离子体处理的压力最好在1.333帕至13.332帕的范围内。在该范围内，更易降低界面能级。
在上述制造方法中，形成由NSG膜构成的层间绝缘膜11，但最好形成由氮化硅膜构成的层间绝缘膜来代替NSG膜。
这种场合，与上述制造方法相同，在硅衬底上形成元件隔离用的氧化膜、MOS晶体管、强电介质电容后，通过减压CVD法形成氮化硅膜。该氮化硅膜是在66.661帕压力下的二氯硅烷和氨的混合气体中(温度为750℃)形成的。又，采用蚀刻技术在氮化硅膜上形成与MOS晶体管的扩散层相通的第1接触孔后，与上述制造方法同样地进行氢中热处理。
然后，在氮化硅膜上形成与强电介质电容的下电极及上电极相通的第2接触孔。且，与上述制造方法同样地进行电极布线步骤。
再者，在氮化硅形成步骤中，除上述混合气体外也可使用甲硅烷(SiH4)与氨的混合气体、乙硅烷(Si2H6)与氨的混合气体等，氮化硅膜的形成温度最好为700℃-800℃的范围。
这样，在层间绝缘膜采用氮化硅膜时，氮化硅膜比NSG膜致密，不易受氢气影响。因而，与采用NSG膜时相比，强电介质电容的特性更不易劣化。
又，由减区CVD法形成膜对MOS晶体管特性的不良影响小，后续的氢中热处理变得简单。
图2(a)和图2(b)表示用氮化硅膜22及PSG膜23两层构成层间绝缘膜21的一个例子。
此时如图2(a)所示，通过与上述制造方法相同的方法，先在硅衬底1上形成元件隔离用氧化膜2、MOS晶体管10、强电介质电容9，再形成氮化硅膜22。然后，通过CVD法在该氮化硅膜22上形成PSG膜23，接着采用蚀刻技术在层间绝缘膜21上形成与扩散层3相通的第1接触孔12a。且，与上述制造方法同样，进行氢中热处理。
接着，如图2(b)所示，在层间绝缘膜21上形成与强电介质电容9的下电极6及上电极8相通的第2接触孔12b。又，用与上述相同的方法进行电极布线。
这样，由于用氮化硅膜22及PSG膜23两层构成层间绝缘膜21，完全排除了氢中热处理步骤中氢气的不良影响，不会引起强电介质电容9特性劣化。
又，两层构成的层间绝缘膜，除这种氮化硅膜与PSG膜的组合外，也可以用氮化硅膜与NSG膜的组合或氮化硅膜与BPSG膜的组合来构成。且层间绝缘膜也可以例如是氮化硅膜、BPSG膜、氮化硅膜顺次叠置三层等，组合成至少含有氮化硅膜作绝缘膜的三层以上的结构。
在上述实施例中，用减压CVD形成氮化硅膜，也可以用溅射法代替减压CVD法。由溅射法形成氮化硅膜时，最好用氮化硅的烧结靶在氩气中溅射，或用硅靶在氮和氩混合气体中溅射。由溅射法形成的氮化硅膜其膜质致密，防止氢中热处理时强电介质膜特性劣化的效果显著。
本发明不限定于上述实施例。例如，在上述实施例中，示出了在硅衬底上形成一个MOS晶体管的半导体存储器件的例子，本发明还可以包含由在硅衬底上形成多个MOS晶体管构成的集成电路组成的半导体存储器件。本发明不限于半导体存储器件，也可以是具有强电介质电容的半导体器件。进而，强电介质膜不仅可用钛酸钡这种强电介质氧化物，而且可用钛酸锶、钛酸铅、钛酸钡锶等多种强电介质材料。
因而，在本发明实质及其精神范围内的各种变换均应认为包含在本发明权利要求的范围内。
Claims (11)
1.一种半导体器件的制造方法，其特征在于包括下述步骤：
在已形成集成电路的半导体衬底上形成由下电极、强电介质膜和上电极构成的强电介质电容的步骤；
形成覆盖所述集成电路和所述强电介质电容的层间绝缘膜的步骤；
在所述层间绝缘膜上形成与所述集成电路的扩散层相通的第1接触孔步骤；
所述第1接触孔形成后，在氢气氛中作热处理的步骤；
所述热处理后，在上述层间绝缘膜上形成与上述下电极和上电极分别相通的第2接触孔的步骤；
分别形成经所述第1和第2接触孔连至上述扩散层、上电极及下电极的电极布线的步骤。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述热处理步骤是在350℃-550℃范围内进行的。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述热处理步骤包括在等离子体氢中作处理的步骤。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述等离子体氢中的处理是在1.333-13.332帕的压力范围中进行的。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成层间绝缘膜的步骤包括形成氮化硅膜的步骤。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述形成氮化硅膜的步骤包括减压CVD法。
7.如权利要求5所述的半导体器件的制造方法，其特征在于，所述形成氮化硅膜的步骤包括溅射法。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成层间绝缘膜的步骤包括形成含氮化硅膜的两层以上的多层膜的步骤。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述形成多层膜的步骤包括减压CVD法。
10.如权利要求8所述的半导体器件的制造方法，其特征在于，所述形成多层膜的步骤包括溅射法。
11.如权利要求8所述的半导体器件的制造方法，其特征在于，所述形成多层膜的步骤包括形成氮化硅膜和含有磷的氧化硅膜两层膜的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18284/94 | 1994-02-15 | ||
| JP6018284A JP2875733B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の製造方法 |
| JP18284/1994 | 1994-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1111036A CN1111036A (zh) | 1995-11-01 |
| CN1059516C true CN1059516C (zh) | 2000-12-13 |
Family
ID=11967339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95100639A Expired - Fee Related CN1059516C (zh) | 1994-02-15 | 1995-02-14 | 半导体器件的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5591663A (zh) |
| EP (1) | EP0667639B1 (zh) |
| JP (1) | JP2875733B2 (zh) |
| KR (1) | KR100194912B1 (zh) |
| CN (1) | CN1059516C (zh) |
| DE (1) | DE69503532T2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294643C (zh) * | 2002-09-11 | 2007-01-10 | 台湾积体电路制造股份有限公司 | 一种形成栅极连线和电容的间隙壁的制作方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574275B1 (en) * | 1992-06-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device having capacitor |
| JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| JP3326088B2 (ja) * | 1996-03-14 | 2002-09-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| TW322635B (zh) | 1996-04-19 | 1997-12-11 | Matsushita Electron Co Ltd | |
| KR100234361B1 (ko) * | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
| JP2954877B2 (ja) * | 1996-06-18 | 1999-09-27 | 松下電子工業株式会社 | 容量素子の製造方法 |
| JP3039420B2 (ja) | 1997-02-14 | 2000-05-08 | 日本電気株式会社 | 半導体メモリ |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH1117124A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| EP0893832A3 (en) * | 1997-07-24 | 1999-11-03 | Matsushita Electronics Corporation | Semiconductor device including a capacitor device and method for fabricating the same |
| US6387753B1 (en) * | 1997-12-30 | 2002-05-14 | Texas Instruments Incorporated | Low loss capacitor structure |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| JP3698885B2 (ja) * | 1998-02-18 | 2005-09-21 | 富士通株式会社 | 強誘電体膜を用いた装置の製造方法 |
| KR100292942B1 (ko) * | 1998-04-18 | 2001-07-12 | 윤종용 | 강유전체메모리장치의제조방법 |
| US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
| JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
| US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
| KR100365766B1 (ko) | 1998-10-28 | 2003-03-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 제조방법 |
| US6225656B1 (en) | 1998-12-01 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
| GB2349392B (en) * | 1999-04-20 | 2003-10-22 | Trikon Holdings Ltd | A method of depositing a layer |
| KR100309077B1 (ko) | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| JP3505465B2 (ja) * | 2000-03-28 | 2004-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| IT1318279B1 (it) * | 2000-07-28 | 2003-07-28 | Getters Spa | Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| US6566148B2 (en) * | 2001-08-13 | 2003-05-20 | Sharp Laboratories Of America, Inc. | Method of making a ferroelectric memory transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0513894A2 (en) * | 1991-05-08 | 1992-11-19 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2140202A (en) * | 1983-05-16 | 1984-11-21 | Philips Electronic Associated | Methods of manufacturing semiconductor devices |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
-
1994
- 1994-02-15 JP JP6018284A patent/JP2875733B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-10 EP EP95101814A patent/EP0667639B1/en not_active Expired - Lifetime
- 1995-02-10 DE DE69503532T patent/DE69503532T2/de not_active Expired - Lifetime
- 1995-02-14 KR KR1019950002636A patent/KR100194912B1/ko not_active IP Right Cessation
- 1995-02-14 US US08/388,502 patent/US5591663A/en not_active Expired - Lifetime
- 1995-02-14 CN CN95100639A patent/CN1059516C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0513894A2 (en) * | 1991-05-08 | 1992-11-19 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294643C (zh) * | 2002-09-11 | 2007-01-10 | 台湾积体电路制造股份有限公司 | 一种形成栅极连线和电容的间隙壁的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69503532T2 (de) | 1999-02-04 |
| CN1111036A (zh) | 1995-11-01 |
| EP0667639A3 (en) | 1995-12-13 |
| US5591663A (en) | 1997-01-07 |
| DE69503532D1 (de) | 1998-08-27 |
| KR100194912B1 (ko) | 1999-06-15 |
| EP0667639B1 (en) | 1998-07-22 |
| JP2875733B2 (ja) | 1999-03-31 |
| JPH07226443A (ja) | 1995-08-22 |
| EP0667639A2 (en) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1059516C (zh) | 半导体器件的制造方法 | |
| EP1297562B1 (en) | Methods for forming and integrated circuit structures containing ruthenium containing layers | |
| JP3940176B2 (ja) | 半導体記憶装置 | |
| US6281543B1 (en) | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same | |
| KR100416602B1 (ko) | 스택형 캐패시터의 제조 방법 | |
| JP2884917B2 (ja) | 薄膜キャパシタおよび集積回路 | |
| US6781177B2 (en) | Semiconductor device and method for fabricating the same | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN1630085A (zh) | 半导体器件的电容器及其制造方法 | |
| CN1835239A (zh) | 半导体器件及其制造方法 | |
| US6762476B2 (en) | Dielectric element including oxide dielectric film and method of manufacturing the same | |
| WO2019240846A1 (en) | Methods of sealing openings, and methods of forming integrated assemblies | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| US7170736B2 (en) | Capacitor having low resistance electrode including a thin silicon layer | |
| JP3317295B2 (ja) | 容量素子の製造方法 | |
| US6232131B1 (en) | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps | |
| JP2004039728A (ja) | 半導体装置及びその製造方法 | |
| US6839220B1 (en) | Multi-layer barrier allowing recovery anneal for ferroelectric capacitors | |
| JP4500248B2 (ja) | 半導体記憶装置 | |
| CN1624831A (zh) | 金属－绝缘体－金属电容结构及其制法 | |
| US6815224B2 (en) | Low-temperature processing of a ferroelectric strontium bismuth tantalate layer, and fabrication of ferroelectric components using the layer | |
| KR100792393B1 (ko) | 반도체소자의 제조방법 | |
| KR100325458B1 (ko) | 반도체메모리소자의제조방법 | |
| US7364968B2 (en) | Capacitor in semiconductor device and manufacturing method | |
| KR20000048131A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. Free format text: FORMER NAME OR ADDRESS: MATSUSHITA ELECTRONICS CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Patentee after: Matsushita Electric Industrial Co., Ltd. Patentee before: Matsushita Electronics Corp. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |