CN1294643C - 一种形成栅极连线和电容的间隙壁的制作方法 - Google Patents
一种形成栅极连线和电容的间隙壁的制作方法 Download PDFInfo
- Publication number
- CN1294643C CN1294643C CNB021316759A CN02131675A CN1294643C CN 1294643 C CN1294643 C CN 1294643C CN B021316759 A CNB021316759 A CN B021316759A CN 02131675 A CN02131675 A CN 02131675A CN 1294643 C CN1294643 C CN 1294643C
- Authority
- CN
- China
- Prior art keywords
- layer
- electric capacity
- clearance wall
- silicon nitride
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种形成栅极和电容的间隙壁的制作方法，此方法的步骤如下：在基板上形成浅沟绝缘区，且在其上依次形成一垫氧化层、一蚀刻停止层和第一氧化层。向下蚀刻出一凹陷区域，在该凹陷内壁沉积第一导体层，移除第一氧化层及蚀刻停止层，并依次形成介电层、第二导体层、第一氮化硅层、氮氧化硅层覆盖在浅沟绝缘区及有源区上，在该有源区上向下蚀刻到垫氧化层，依次形成第二氮化硅层和第二氧化层，先蚀刻第二氧化层，再蚀刻第二氮化硅层最后形成氮化硅和氧化层组合而成的间隙壁。
Description
技术领域
本发明是有关于一种半导体装置的制作方法，且特别是有关于一种制作半导体装置中介于栅极连线和电容的间隙壁的方法。
背景技术
当半导体的技术不断的进步，将内存制造和逻辑制造整合在一起是一种必然趋势。1T-SRAM(含有一个晶体管的SRAM)就是这样情形下被应用在整合芯片(System on Chip)中。在1T-SRAM中，为了要达成占用最小面积的目的，所使用的设计是将电容埋在浅沟绝缘区(Shallow Trench Insulator，STI)及字符线(Word line)就压在电容之上。就因为这样的设计，就必然要克服栅极高阶梯设计(High step height for transistor gate)以与栅极与电容间易于漏电的情形。如图1所示，以下是此种设计容易发生的缺点：
1、电容之上电极30和抗反射层40(ARC layer)之间的附着不好，导致在栅极氧化制造时，上电极30氧化生成氧化硅。图3a-3d是公知制造的电子显微镜图，其中图3c和图3d分别为图3a和图3b的细部放大图，图中箭头所指之处是上电极氧化生成的氧化硅。
2、因为由抗反射层40往下蚀刻的侧壁80，均无法是垂直的直立壁，在蚀刻氮化硅(Silicon Nitride)后，所留下的氮化硅间隙壁50(Silicon Nitride Spacer)常无法覆盖上电极30。图2a-2c是公知制造的电子显微镜图，其中图2b和2c是图2a的细部放大图，图2b中特别以白色虚线区分栅极和氮化硅侧隙壁的界限，且氮化硅间隙壁并没有完全覆盖上电极。
3、在氮化硅侧隙壁50旁的氧化硅侧隙壁60(Oxide Spacer)，常因为多次栅极氧化制造而大量的消耗，如图2b中，氧化硅侧隙壁已完全消耗殆尽，只剩下氮化硅间隙壁。
4、第2项加上第3项的缺点造成氮化硅侧隙壁50和氧化硅侧隙壁60均无法有效绝缘栅极70与上电极30，也就是容易发生漏电，甚至于短路的情形。
本发明就是为了要克服字符线压在电容上的设计，间隙壁无法有效隔绝栅极和电容之上电极的情形。解决这个问题，字符线(栅极连线)就可以不需要遶过电容，因而缩短了字符线的长度，使得半导体组件速度更快，也有效减少芯片面积。
发明内容
因此本发明的目的就是在提供一种形成栅极连线和电容的间隙壁的制作方法，用以克服制作半导体装置中栅极连线时，所遭遇间隙壁无法完全隔绝栅极连线和电容的缺点。
本发明的又一目的在于提出一种隔离栅极连线和一电容的间隙壁的结构。
一种形成栅极连线和电容的间隙壁的制作方法，该方法至少包含：
形成一浅沟绝缘区及一有源区域于一半导体衬底；
依次形成一下电极层、一第一介电层、一上电极层和一第二介电层于该浅沟绝缘区及该有源区域，其中该下电极层、该第一介电层及该上电极层形成一电容；
于该有源区域上方向下蚀刻该第二介电层、该上电极层及该第一介电层及该下电极层，藉以形成栅极制作的区域及该电容的侧壁；
依次形成一第三介电层和一氧化层于该电容的侧壁及上方；
依次选择性蚀刻该氧化层及该第三介电层，借以形成一间隙壁于该电容的侧壁上；以及
依次形成一栅极氧化层及一栅极连线于该有源区域上方，其中该间隙壁位于栅极连线和该电容之间。
所述的方法，其中该第二介电层是以低压化学气相沉积形成的氮化硅层。
所述的方法，其中该氧化层是以低压化学气相沉积的方式形成。
所述的方法，其中该第三介电层是以低压化学气相沉积形成的氮化硅层。
一种形成一栅极连线和一电容的间隙壁结构，该结构至少包含：
一有源区域及一浅沟绝缘区形成于一半导体衬底上；
一电容位于浅沟绝缘区上，该电容系由形成于该半导体衬底上的一下电极层、一介电层及一上电极层所构成，且该电容于该有源区域上方的部分，形成一栅极制作区域及该电容的侧壁；
一栅极氧化层及一栅极连线，依序形成于该有源区域上；
一第一间隙壁位于该电容的侧壁及该有源区域上方；以及
一第二间隙壁位于该第一的间隙壁远离该电容的一边，且该第一间隙壁和第二间隙壁组合而成的间隙壁结构位于该电容和该栅极连线之间。
所述的结构，其中该第一间隙壁是以低压化学气相沉积形成的氮化硅层。
所述的结构，其中该第二间隙壁是以低压化学气相沉积形成的氧化层。
依照本发明一较佳实施例，此种形成栅极和电容的间隙壁的制作方法步骤如下：在半导体衬底上形成浅沟绝缘区，且在其上依次形成一垫氧化层、一蚀刻停止层和第一氧化层，在有源区及其相邻浅沟绝缘区上覆盖光阻层，暴露出预定的电容制作区域，向下蚀刻出一凹陷区域并移除光阻层，沉积第一导体层共形于该凹陷内壁，移除第一氧化层及蚀刻停止层，并依次形成介电层、第二导体层、第一氮化硅层、氮氧化硅层覆盖在浅沟绝缘区及有源区上，在该有源区上向下蚀刻到垫氧化层，依次形成第二氮化硅层和第二氧化层，先蚀刻第二氧化层，再蚀刻第二氮化硅层最后形成氮化硅和氧化层组合而成的间隙壁，移除该垫氧化层，形成一栅极氧化层于有源区上，最后形成栅极连线。
根据以上本发明的较佳实施例，第二氧化层可作为蚀刻第二氮化硅层的保护层，避免覆盖在第二导体层的氮化硅层间隙壁被过度蚀刻，因而氮化硅层间隙壁才能完全覆盖在第二导体层，达成绝缘的目的。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1是显示公知制造过程的示意图；
图2a-2c是公知制造过程的电子显微镜图；
图3a-3d是公知制造过程的电子显微镜图；
图4-12是显示依照本发明一较佳实施例的制造步骤剖面示意图；以及
图13a-13c是依照本发明一较佳实施例完成的电子显微镜图。
具体实施例
请参照图4-12是显示依照本发明一较佳实施例的制造步骤剖面示意图，图13a-13c是依照本发明一较佳实施例完成的电子显微镜图。以下将配合附图及叙述来说明本发明较佳实施例的制造步骤。
如图4所示，在一半导体衬底上形成浅沟绝缘区15(Shallow TrenchInsulator，STI)作为1T-SRAM电容制作的区域，并隔出有源区域75(ActiveArea)。如图5所示，在半导体衬底上沉积垫氧化层18(Pad Oxide)，用来保护半导体硅衬底，再依次沉积蚀刻停止层22(Stop layer)和氧化层24(Oxide)，蚀刻停止层可以是氮化硅或氮氧化硅。
下一制造步骤，如图6所示，在有源区75及其相邻浅沟绝缘区15上覆盖光阻层，暴露出预定的电容制作区域。对暴露的浅沟绝缘区进行蚀刻，形成电容的制造凹陷。接下来沉积电容下电极20(Bottom electrode)，并用化学机械研磨(Chemical Mechanical Polish)的方式移除覆盖在氧化层24上的下电极，下电极20的材料可以是多晶硅(Polysilicon)或其它导电金属层。
下一制造步骤，如图7所示，利用湿蚀刻的方式依次移除氧化层24和蚀刻停止层22，移除氧化层24的蚀刻剂可以是氢氟酸(HF)，移除蚀刻停止层22可以是热磷酸(H3PO4)。
下一制造步骤，如图8所示，依次沉积电容的介电层25、电容之上电极(TopElectrode)30、氮化硅层35和抗反射层(Anti-Reflective Coating Layer，ARCLayer)40，其中介电层25可以是氧化硅/氮化硅的双层结构或氧化硅/氮化硅/氧化硅的三层结构，上电极30可以是多晶硅或其它导电金属层，而抗反射层40可以是氧氮化硅。特别要说明的是，氮化硅层35是应用低压化学气相沉积(LPCVD)的方式形成，其功用是要保护上电极30的多晶硅防止其氧化，可以克服公知技术中，形成栅极氧化层时，上电极30会因为与抗反射层40附着不够紧密，而使上电极30的多晶硅氧化，此为本发明的特点的一。
下一制造步骤，如图9所示，在该有源区上方从抗反射层40向下蚀刻到垫氧化层18，接下来再用低压化学气相沉积依次形成氮化硅层50和氧化层60。
下一制造步骤，如图10所示，选择性蚀刻氧化层60，必须在蚀刻到氮化硅层50时停止，蚀刻完成后会形成氧化层间隙壁65。接下来再选择性蚀刻氮化硅层50，必须在蚀刻到垫氧化层18时停止，蚀刻完成后会形成氮化硅层间隙壁55如图11所示。
特别要说明的是，本发明形成间隙壁的制造顺序与公知技术不同的地方是沉积氮化硅层50和氧化层60后，再进行两次选择性蚀刻。优点是氧化层60可作为蚀刻氮化硅层50的保护层，避免覆盖在上电极30的氮化硅层间隙壁55被过度蚀刻。因此，应用本发明所形成的氮化硅层间隙壁才能完全覆盖在上电极30，达成绝缘的目的。图13a-c为本发明一较佳实施例完成的电子显微镜图，比较图13b和公知技术的图2b，就可以清楚的看出应用本发明的成效。
另外要特别说明的是，和公知半导体制造中的间隙壁不相同的是本发明所形成的氮化硅层间隙壁的形状是L型，如图12中标号55和图13b中的SiN。
最后的步骤，如图12所示，移除垫氧化层18，接着形成栅极氧化层85，最后形成栅极连线70。
由上述本发明较佳实施例可知，应用本发明具有下列优点：1.保护上电极30的多晶硅防止其氧化，可以克服形成栅极氧化层时，上电极30会因为与抗反射层40附着不够紧密，而使上电极30的多晶硅氧化的缺点。2.氧化层60可作为蚀刻氮化硅层50的保护层，避免覆盖在上电极30的氮化硅层间隙壁55被过度蚀刻，因而氮化硅层间隙壁才能完全覆盖在上电极30，达成绝缘的目的。3.因为第1.和2.项的优点，字符线(栅极连线)就可以不需要遶过电容，因而缩短了字符线的长度，使得半导体组件速度更快，且可以减少芯片面积。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (7)
1、一种形成栅极连线和电容的间隙壁的制作方法，该方法至少包含：
形成一浅沟绝缘区及一有源区域于一半导体衬底；
依次形成一下电极层、一第一介电层、一上电极层和一第二介电层于该浅沟绝缘区及该有源区域，其中该下电极层、该第一介电层及该上电极层形成一电容；
于该有源区域上方向下蚀刻该第二介电层、该上电极层及该第一介电层及该下电极层，藉以形成栅极制作的区域及该电容的侧壁；
依次形成一第三介电层和一氧化层于该电容的侧壁及上方；
依次选择性蚀刻该氧化层及该第三介电层，借以形成一间隙壁于该电容的侧壁上；以及
依次形成一栅极氧化层及一栅极连线于该有源区域上方，其中该间隙壁位于栅极连线和该电容之间。
2、如权利要求1所述的方法，其中该第二介电层是以低压化学气相沉积形成的氮化硅层。
3、如权利要求1所述的方法，其中该氧化层是以低压化学气相沉积的方式形成。
4、如权利要求1所述的方法，其中该第三介电层是以低压化学气相沉积形成的氮化硅层。
5、一种形成一栅极连线和一电容的间隙壁结构，该结构至少包含：
一有源区域及一浅沟绝缘区形成于一半导体衬底上；
一电容位于浅沟绝缘区上，该电容系由形成于该半导体衬底上的一下电极层、一介电层及一上电极层所构成，且该电容于该有源区域上方的部分，形成一栅极制作区域及该电容的侧壁；
一栅极氧化层及一栅极连线，依序形成于该有源区域上；
一第一间隙壁位于该电容的侧壁及该有源区域上方；以及
一第二间隙壁位于该第一的间隙壁远离该电容的一边，且该第一间隙壁和第二间隙壁组合而成的间隙壁结构位于该电容和该栅极连线之间。
6、如权利要求5所述的结构，其中该第一间隙壁是以低压化学气相沉积形成的氮化硅层。
7、如权利要求5所述的结构，其中该第二间隙壁是以低压化学气相沉积形成的氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021316759A CN1294643C (zh) | 2002-09-11 | 2002-09-11 | 一种形成栅极连线和电容的间隙壁的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021316759A CN1294643C (zh) | 2002-09-11 | 2002-09-11 | 一种形成栅极连线和电容的间隙壁的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1482668A CN1482668A (zh) | 2004-03-17 |
| CN1294643C true CN1294643C (zh) | 2007-01-10 |
Family
ID=34144997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021316759A Expired - Lifetime CN1294643C (zh) | 2002-09-11 | 2002-09-11 | 一种形成栅极连线和电容的间隙壁的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1294643C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110391233B (zh) * | 2018-04-17 | 2022-10-14 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1059516C (zh) * | 1994-02-15 | 2000-12-13 | 松下电子工业株式会社 | 半导体器件的制造方法 |
| US6190977B1 (en) * | 1999-04-30 | 2001-02-20 | Texas Instruments - Acer Incorporated | Method for forming MOSFET with an elevated source/drain |
| US6291307B1 (en) * | 1999-08-06 | 2001-09-18 | Chartered Semiconductor Manufacturing Ltd. | Method and structure to make planar analog capacitor on the top of a STI structure |
-
2002
- 2002-09-11 CN CNB021316759A patent/CN1294643C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1059516C (zh) * | 1994-02-15 | 2000-12-13 | 松下电子工业株式会社 | 半导体器件的制造方法 |
| US6190977B1 (en) * | 1999-04-30 | 2001-02-20 | Texas Instruments - Acer Incorporated | Method for forming MOSFET with an elevated source/drain |
| US6291307B1 (en) * | 1999-08-06 | 2001-09-18 | Chartered Semiconductor Manufacturing Ltd. | Method and structure to make planar analog capacitor on the top of a STI structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1482668A (zh) | 2004-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1165984C (zh) | 形成受控深沟槽顶部隔离层的装置和方法 | |
| CN1298043C (zh) | 半导体元件和隔离半导体元件的方法 | |
| CN101552240A (zh) | 半导体器件及其制造方法 | |
| CN1217401C (zh) | 嵌入式存储器的接触插塞的制作方法 | |
| US7049205B2 (en) | Stacked capacitor and method for preparing the same | |
| CN1294643C (zh) | 一种形成栅极连线和电容的间隙壁的制作方法 | |
| KR20020002898A (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| US20050277247A1 (en) | Method for fabricating a trench capacitor of dram | |
| US20060134857A1 (en) | Memory device and fabrication thereof | |
| CN218039204U (zh) | 半导体装置 | |
| US5933728A (en) | Process for fabricating bottom electrode of capacitor | |
| US20220216211A1 (en) | Buried word line structure and manufacturing method thereof | |
| US6376300B1 (en) | Process of manufacturing trench capacitor having a hill structure | |
| CN1917173A (zh) | 栅介电层的制造方法 | |
| CN1378244A (zh) | 自动对准接触窗开口的制造方法 | |
| CN1437221A (zh) | 嵌入式动态随机存取内存的整合自行对准金属硅化物闸极的制造方法 | |
| CN1155999C (zh) | 具有垂直晶体管和对准掩埋条的栅导体的5f2单元的制作 | |
| CN1254852C (zh) | 制作电绝缘层的方法 | |
| CN1290159C (zh) | 嵌入式存储器的栅极制程及其栅极结构 | |
| KR0143347B1 (ko) | 반도체기억장치 제조방법 | |
| CN100350588C (zh) | 浅槽隔离区与动态随机存取存储器的结构及其制造方法 | |
| KR20020002172A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN1314106C (zh) | 埋入式沟槽电容器及其制造方法 | |
| CN115312525A (zh) | 半导体结构及其形成方法 | |
| TW202240785A (zh) | 半導體結構及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070110 |