CN105845296B - 薄膜表面安装部件 - Google Patents

薄膜表面安装部件 Download PDF

Info

Publication number
CN105845296B
CN105845296B CN201610206511.8A CN201610206511A CN105845296B CN 105845296 B CN105845296 B CN 105845296B CN 201610206511 A CN201610206511 A CN 201610206511A CN 105845296 B CN105845296 B CN 105845296B
Authority
CN
China
Prior art keywords
thin film
component
conductive welding
terminal
welding disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610206511.8A
Other languages
English (en)
Other versions
CN105845296A (zh
Inventor
乔治.科罗尼
安德鲁.P.里特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera AVX Components Co.,Ltd.
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of CN105845296A publication Critical patent/CN105845296A/zh
Application granted granted Critical
Publication of CN105845296B publication Critical patent/CN105845296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

表面安装部件以及相关的制造方法涉及设置在第一和第二绝缘基底之间的一个或多个薄膜电路。该薄膜电路可包括一个或多个无源部件、一个或多个无源部件的阵列、多个无源部件的网络或滤波器。该无源部件包括电阻器、电容器、电感器。这种薄膜电路可以夹在第一和第二绝缘基底之间，其中内部导电焊盘暴露在表面安装部件端面和/或侧面的基底之间。所暴露的导电焊盘然后电连接到外部终端上。该外部终端可包括多种不同的材料，其包括至少一层导电聚合物并且可形成为终端带、端帽等等。可选的屏蔽层还可设置在顶部和/底部器件表面上，以保护表面安装部件免受信号干扰。

Description

薄膜表面安装部件
本申请是申请日为2010年10月18日、申请号为201010621677.9、发明名称为“薄膜表面安装部件”的发明专利申请的分案申请
优先权
本申请要求之前提交的标题为“薄膜表面安装部件”的美国临时专利申请的权益，其于2009年10月16日提交，命名为USSN 61/252,340，并且要求之前提交的标题为“具有电镀终端的薄膜表面安装部件”的美国临时专利申请的权益，其于2009年10月16日提交，命名为USSN 61/252,335，其中为了所有的目的将这二者全部的内容结合在此作为参考。
技术领域
本主题总的涉及适合于安装在电路板或者其它可表面安装的位置上的小型电子部件。更具体地，本主题涉及用于多种场合的具有无源部件的一个或多个薄膜电路的表面安装部件，还涉及制造这些设备的相关方法。
背景技术
一段时间以来，各种电子部件的设计已经由一般的工业小型化趋势来驱动。例如，可以期望在特定的场合具有包括无源部件的非常小的设备，这些无源部件例如电阻器、电容器、电感器或者这些部件的组合。可以期望在其它场合具有包括某些无源部件的组合以提供其它电路功能的非常小的设备，例如包括低通电磁干扰(EMI)以及射频干扰(RFI)滤波的各种场合的滤波电路。
电子部件的终端特征的尺寸或排列也已经成为了这些部件重要的特征。相对较大的终端特征要求在电子部件内具有可评估的空间，这样限制了部件潜在的小型化。终端特征越大，还要求引入的等效串联电感(ESL)的值更高，这些将导致在电路性能中承受不可预料的效果，尤其是在工作频率非常高时。
小型电子部件的某些已知的终端排列对应于导线连接、球栅阵列(BGA)和/或接点栅格(land grid)阵列(LGA)技术以及其它技术。这些技术通常要求在形成焊接球或者焊接面的有源部件表面上具有大量的部件空间。此外，具有这种终端排列的部件通常局限于仅安装在部件的一侧。例如，BGA和LGA器件通常形成为用于反向安装在表面上。导线连接还通常要求从电子部件的给定位置连接到表面上的安装位置。
图15示出的BGA技术以及诸如LGA和导线连接之类的其它已知技术通常不仅在形成焊接球或焊接面的有源部件表面上要求大量的部件空间，而且典型地将大量的成本添加到已完成的部件上。此外，具有这种终端排列的部件通常局限于仅安装在部件的一侧上。例如，BGA和LGA器件通常还形成为用于反向安装到表面上。导线连接还通常要求从电子部件的给定位置连接到表面的安装位置上。
此外，薄膜器件有些时候还局限于具有仅与单个基底表面上的薄膜电路形成的电路功能。这种薄膜电路仍然保留，而没有其它可能的电路功能和/或提供在薄膜电路顶部上的结构保护。
根据电子部件领域涉及的各种设计，对于具有被选的工作特性的更小的电子部件，仍然存在需求，这些工作特性同样是相对于体积大、成本低的组装方法同样具有兼容性。尽管无源电子部件以及相关特征的各种实施方式已经进行了研究，但是还未出现这样的设计，其能整体上包含根据主题技术在下文中出现的所有的期望特性。
发明内容
根据现有技术出现以及本主题中提出的认定特点，形成了一种用于提供薄膜表面安装部件的改进装置以及方法。
在某些示范性构造中，形成了一种薄膜部件，其提供表面安装型终端，而不需要通孔、导线连接、城堡形焊端(castellation)和焊接球等。
在某些示范性构造中，表面安装部件内的薄膜电路可包括多种不同的无源部件中的一个或多个，其包括电阻器、电容器、电感器、一个或多个无源部件阵列和多个无源部件的网络或滤波器等等。不管所采用的薄膜电路的类型，这种薄膜电路可夹在第一和第二绝缘基底之间，其内部导电焊盘暴露在表面安装部件的端部和/或侧面上的基底之间。所暴露的导电焊盘然后电连接到提供部件的表面安装结构的外部终端上。这些外部终端可包括多种不同的材料，包括至少一层导电聚合物，并且可形成终端条或端盖帽等等。可选的电屏蔽层还可提供在顶部和/或底部器件表面上，以防止表面安装部件的信号干扰。不管所用的薄膜电路的类型，这种薄膜电路可夹在特定结构的绝缘基底和盖子基底之间，其中绝缘基底和盖子基底可以彼此永久粘结。
在某些示范性构造中，提供一种薄膜部件，其具有电镀的终端特征，其可采用间歇式电镀工艺，因此实质上降低了与这些器件相关的终端成本。
在某些示范性构造中，提供一种薄膜部件，其具有一个或多个多层盖子基底，该薄膜部件具有改进的电路功能，其以附加电路、容性元件、保护功能或其它特征的形式出现。
在某些示范性构造中，表面安装部件内的薄膜电路可包括多种不同的无源部件中的一个或多个，包括电阻器、电容器、电感器、一个或多个无源部件阵列和多个无源部件的网络或滤波器等。
在一个特定的示范性实施例中，表面安装部件包括第一薄膜电路、至少第一和第二导电焊盘、第一和第二基底以及第一和第二外部终端。该薄膜电路形成在表面上，该表面具有形成电连接到该薄膜电路的第一和第二导电焊盘。还包括粘合剂层(以及可选的其它密封层)，以将第二基底粘结到该薄膜电路之上。第一和第二基底以及插入的薄膜电路的叠层设置这样构造，使得第一和第二导电焊盘延伸到并且沿着该部件的一个或多个端部和/或侧面暴露。至少第一和第二外部终端形成在该部件在该至少第一和第二导电焊盘的暴露部分之上的外围表面上。这些外部终端中的某些可选地包括至少一层终端材料，该终端材料包括导电聚合物。还可将可选的屏蔽层包括在第一和第二基底的顶部和/或底部外围表面上。
在另一特定的示范性实施例中，表面安装部件包括第一和第二薄膜电路、至少第一和第二导电焊盘、第一和第二基底以及至少第一和第二外部终端。第一薄膜电路形成在第一基底的表面上，并且第二薄膜电路形成在第二基底的表面上或者在第一基底的对表面上。第一和第二导电焊盘形成到第一和第二薄膜电路的电连接，或者可为每个第一和第二薄膜电路提供分组的导电焊盘。绝缘粘合剂层(以及其它可选的密封层)可包括在第一和第二薄膜电路之间。第一和第二基底，以及由绝缘层分开的第一和第二插入薄膜电路的叠层排列这样构造，使得第一和第二导电焊盘(以及任何其它的导电焊盘)延伸到部件的一个或多个端部和/或侧面并且沿着部件的一个或多个端部和/或侧面延伸。至少第一和第二外部终端形成在部件在该至少第一和第二导电焊盘的暴露部分之上的外围表面上。这些外部终端中的某些可选地包括至少一层终端材料，该终端材料包括导电聚合物。可选的屏蔽层还可包括在第一和第二基底的顶部和/或底部外围表面上。
根据本主题的其它实施例的特定方面，已经形成制造主题表面安装部件的方法。在一个示范性实施例中，多个薄膜电路形成在第一基底(例如，诸如氧化铝或硅石等的绝缘材料的晶片)上。形成用于每个薄膜电路的至少第一和第二导电焊盘，从而为每个薄膜电路提供电连接。然后将第二基底定位(具有或者不具有附加电路)在薄膜电路的顶部。用密封层、钝化层、粘合剂层或者这些层的组合将该第二基底粘合在电路之上。一旦薄膜电路夹在第一和第二基底之间，可选的碾磨步骤包含了将一个或两个基底的外表面进行回碾以将基底的厚度减小到相同或不同的减小厚度上。可选的第一和第二屏蔽层可提供在第一和第二基底的一个或多个外表面上。一旦制备好了部件的整个夹层晶片，然后通过形成多个直角通道将该组件切成方块，以生产出多个离散的表面安装无源部件。这个切成方块可以是这样的：每个离散部件包括至少一个薄膜电路，该薄膜电路具有沿着该离散部件的一个或多个表面暴露的至少第一和第二导电焊盘的部分。然后将外部终端形成在该至少第一和第二导电焊盘的暴露部分之上的每个离散部件上。
在一个示范性实施例中，薄膜表面安装部件包括基础基底、一个或多个薄膜电路以及导电焊盘、粘合剂层、盖子基底以及外部终端。该基础基底对应于一层绝缘材料，该绝缘材料例如但不局限于铝或硅等。该一个或多个薄膜电路以及对应的导电焊盘可形成在基础基底的表面上。导电焊盘提供到薄膜电路的电连接。此外，该导电焊盘延伸到所得的部件的一个或多个表面上并且首先沿着所得的部件的一个或多个表面暴露。盖子基底可包括绝缘材料，其形成在多层中，该多层具有多个内部导电元件(例如，内部有源电极和/或内部衔片电极(anchor electrode))以及设计成总体与形成在基础基底上的导电焊盘对齐的可选外部导电元件，这样导电元件部分成组沿着该部件的一个或多个外围表面暴露。该基础基底和/或盖子基底可在制造工艺中进行回碾以形成期望的器件厚度。然后使离散部件经历电镀工艺，以形成直接到导电元件(包括导电焊盘、内部有源电极、内部衔片电极和/或外部衔片电极)的暴露部分上的电镀终端。
根据本主题的其它实施例的特定方面，已经形成了用于制造本主题表面安装部件的方法。在一个示范性实施例中，多个薄膜电路以及对应的导电焊盘形成在基础基底晶片(例如，绝缘材料晶片，该绝缘材料诸如氧化铝或硅石等)上。形成用于每个薄膜电路的至少第一和第二导电焊盘，用以提供每个薄膜电路的电连接。可将用于电绝缘的钝化层施加到薄膜电路和导电焊盘之上。采用多层陶瓷工艺技术形成盖子基底块，并且切成方块，以形成分别进行烘干的多层基底部。用临时的粘合物将一个或多个盖子基底部粘结到载体基底上，这样如果期望，盖子基底部的暴露表面可随意地进行碾磨。然后采用一薄层永久性粘合剂将盖子基底部的碾磨表面叠压到基础基底晶片上。然后在叠压叠层切成多个离散器件之前，将基础基底晶片的外表面可选进行碾磨。作为间歇式工艺将可选的倒角倒圆以制备终端器件。直接终端电镀可包括将器件完整地浸入到电解液或者无电镀的电镀液中，这样通过穿过内部和外部导电元件的暴露部的可控横向传播形成了导电的终端材料。
一个当前示范性实施例涉及到表面安装部件，包括接收在第一和第二绝缘基底之间的至少一个薄膜电路器件；第一和第二内部导电焊盘，该第一和第二内部导电焊盘接收在这种绝缘基底中的一个上，并且暴露到这种表面安装部件的外表面上；以及将这种焊盘与这种薄膜电路器件连接的第一和第二电连接器。
这种表面安装部件的某些变形还可包括外部终端，该外部终端支撑在这种表面安装部件上，并且直接与这种焊盘电连接。在其进一步的替代物中，这种外部终端可以在这种表面安装部件的多个侧面上。
另一个当前变形可进一步包括形成在这种绝缘表面的暴露表面上的各屏蔽层。
此外，接收这种焊盘的这种绝缘基底中的一个可包括基础基底，这种绝缘基底的另一个包括盖子基底；并且这种盖子基底可包括多层陶瓷基部件。对于这些其它中的某些，这种盖子基底多层部件可包括内部和外部衔片电极中的至少一个。
仍然对于其它的当前表面安装部件的变形，这种薄膜电路器件可包括电阻性部件，或者可包括具有至少第一和第二导电层以及中间绝缘层的电容器部件，或者可包括电感性元件，或者可包括多部件电路，或者可包括部件阵列。
本主题的另一当前示范性实施例涉及一种具有至少两个分开器件的集成薄膜表面安装电子部件。这种实施例优选地包括在基础绝缘基底上接收的第一薄膜电路器件；在这种第一薄膜电路器件上接收的绝缘层；在这种绝缘层上接收的第二薄膜电路器件；在这种第二薄膜电路器件上接收的盖子绝缘基底；至少一对内部导电焊盘，分别在这种基础绝缘基底以及这种绝缘层上接收并且暴露到这种表面安装电子部件的外表面上；以及分别将这对焊盘和这种薄膜电路器件连接的至少一对电连接器。
这种示范性的集成薄膜安装电子部件的变形可进一步包括支撑在这种表面安装电子部件上的外部终端，其与这种焊盘直接电连接；并且与位于这种表面安装电子部件的多个侧面上的这种外部终端电连接。
在其它替换方式中，这种盖子基底可包括多层陶瓷基部件。此外，这种盖子基底多层部件可包括内部和外部衔片电极中的至少一种。
在每个其它当前变形中，这种薄膜电路器件可包括电阻性部件、具有至少第一和第二导电层以及中间绝缘层的电容性部件、电感性部件、多部件电路以及部件阵列中的一个。
又一本示范性实施例涉及集成薄膜表面安装电子部件，优选地包括接收在基础绝缘基底上并且包括多个阵列器件的薄膜电路；多个成对的内部导电焊盘，该多个成对的内部导电焊盘接收在这种基础绝缘基底上，分别与这种阵列器件关联，并且暴露到这种表面安装电子部件的外表面上；将这种焊盘与它们分别关联的阵列器件连接的多个成对的电连接器；接收在这种薄膜电路上的盖子绝缘基底；以及支撑在这种表面安装电子部件上并且与这种焊盘直接电连接的外部终端。
在前述的某些实施例中，这种外部终端可位于这种表面安装电子部件的多个侧面上。在其它的实施例中，这种盖子基底可包括多层陶瓷基部件；并且这种阵列器件可包括电阻性、电容性以及电感性子元件中的至少一个。此外，这种盖子基底多层部件可选地包括内部和外部衔片电极中的至少一个。
本领域的普通技术人员应该知道，本主题同样涉及装置以及对应和/或相关的方法。本发明一个示范性实施例涉及一种形成薄膜表面安装部件的方法，其包括：在第一绝缘基底上形成多个薄膜电路；在这种第一绝缘基底上分别提供第一和第二导电焊盘，该第一和第二导电焊盘与这种薄膜电路中的每个关联，并且分别电连接到其上；将第二绝缘基底定位在多个这种薄膜电路之上，从而形成中间组件；并且对这种组件进行选择性切块，从而形成离散部件，每个包括至少一个薄膜电路以及分别具有这种第一和第二导电焊盘分别与沿着每个离散部件的至少一个表面暴露在其上关联的至少一部分。
这种示范性方法的当前变形还可进一步包括在这种第二绝缘基底定位之前，将绝缘层提供在这种多个薄膜电路之上，同时这种薄膜电路的其它多个接收在这种绝缘层上，从而形成两层的多个薄膜电路，该两层的多个薄膜电路由这种绝缘层隔开，并且共同夹在这种第一和第二绝缘基底之间。
在每个其它当前变形中，这种第一绝缘基底可包括基础基底，这种第二绝缘基底可包括盖子基底。在某些这种变形中，这种盖子基底还可进一步包括多层结构，该多层结构包括内部有效电容电极。
可替换的本方法还可进一步包括在将这种组件进行切块之前，选择性地将这种第一和第二绝缘基底按照规定尺寸设计，和/或提供外部屏蔽层在这种第一和第二绝缘基底上。
本发明其它的替代形式还可进一步包括将外部终端形成在与每个离散部件关联的这种第一和第二导电焊盘的每个导电焊盘的暴露部分之上。对于这种替代形式中的某些，这种离散部件中的每个可包括多侧面部件，并且这种外部终端可包括两侧面终端，四侧面终端，以及不对称多侧面终端中的一个。
仍然在其它的替换形式中，这种盖子基底还可进一步包括多层结构，该多层结构包括内部和外部衔片电极中的至少一个；并且这种可替换的方法还可进一步包括将外部终端形成在每个离散部件有这种衔片电极的每个上。
仍然对于其它的变形，这种薄膜电路可分别包括无源部件的至少一个，该无源部件包括电阻器、电容器以及电感器，和/或可分别包括无源部件、网络和滤波器之一的阵列。
本方法的又一示范性实施例涉及形成用于安装在电路板上的薄膜表面安装部件的方法，优选地包括：将薄层电路阵列制造在基础基底晶片上；制备多层陶瓷盖子基底；将这种盖子基底与这种制造的阵列连接；以及将所得的连接结构进行切块，从而形成单个结构。
在每个这种方法的当前变形中，这种阵列的这种制造可包括形成多个薄膜器件在第一绝缘基底上，以及分别提供第一和第二导电焊盘在这种第一绝缘基底上，该第一和第二导电焊盘与这种薄膜器件中的每个关联，并且分别电连接到其上；并且这种薄膜器件可分别包括每个无源部件以及无源部件阵列中的一个。
在每个其它当前变形中，这种连接可包括施加钝化层到这种基础基底晶片的面向表面上，并且将这种盖子基底叠压到这种基础基底晶片上。
在其它的当前变形中，这种连接可包括将这种盖子基底叠压到这种基础基底晶片上，同时这种第一和第二导电焊盘中的每个的至少一部分沿着每个切块的单个结构的至少一个表面暴露。这种变形中的某些还可进一步包括将外部终端形成在单个结构上，这种单个结构在分别与每个切块的单个结构关联的这种第一和第二导电焊盘中的每个的暴露部分之上。仍然在更进一步的替换形式中，每个这种切块单个结构可包括多侧面部件，并且这种外部终端可包括两侧面终端、四侧面终端以及不对称多侧面终端中的一个。
本方法的某些可替换方法还可进一步包括在这种单个结构上执行倒角倒圆，和/或还可进一步包括形成外部终端在这种单个结构上。
本主题的其它方面和优点已经在本文的详细描述中对本领域普通技术人员阐明或者非常明显。同样，还应该知道，对于特别示出、涉及或者描述的特征、步骤以及其元件的修正或变形可以在各种实施例中实践，而不脱离本主题的精神和范围。变形可包括但不局限于各种部分、特征或步骤等所示出、涉及或者讨论的等效装置、特征或步骤以及功能性、操作性或者位置颠倒的替代。
此外，应该知道本主题不同的实施例，以及当前不同的优选实施例可包括当前披露的特征、步骤或元件或者他们的等效物(包括未在附图中明确示出或者在这种附图的详细说明中陈述的零件、部分或步骤或其结构的组合)的各种组合或结构。未在概述部分必要描述的本发明的其它实施例可包括并且组合上述概述目标中参考的特征、部件或步骤的方面的各种组合，和/或同样在该申请其它部分描述的其它特征、部分或步骤。本领域的普通技术人员基于说明书剩余部分的查看更清楚这种实施例的特征和方面以及其它的特征和方面。
附图说明
对本领域的普通技术人员有所指导的本主题的全部以及可能的披露，包括其最佳实施方式，将在本说明书中阐述，其参考附图，附图中：
图1A提供了根据本技术的方面的薄膜表面安装电子部件的第一示范性实施例的分解透视图；
图1B提供了沿着剖面线A-A切割的图1A所示的第一示范性实施例的剖面图，并且与其它的外部终端一起示出；
图1C提供了薄膜表面安装电子部件的第二示范性实施例的剖面图，其与图1A和1B类似只是没有可选的屏蔽层；
图2A提供了根据本技术的方面的薄膜表面安装电子部件的第三示范性实施例的分解透视图；
图2B提供了沿着剖面线B-B切割的图2A所示的第二示范性实施例的剖面图，并且与其它的外部终端一起示出；
图2C提供了薄膜表面安装电子部件的第四示范性实施例的剖面图，其与图2A和2B类似，只是没有可选的屏蔽层；
图3提供了根据本技术的方面的没有外部终端的示范性薄膜表面安装电阻器的透视图；
图4和5分别提供了诸如图3所示的具有示范性外部终端的示范性薄膜表面安装电阻器的透视和平面图；
图6提供了根据本技术的方面的示范性薄膜表面安装电容器的剖面图；
图7提供了根据本技术的方面的具有局部切割形式示出的外部终端的示范性薄膜表面安装电感器的透视图；
图8提供了根据本技术的方面的使用在电阻性部件中的示范性薄膜电路的平面图；
图9提供了根据本技术的方面的使用在滤波器部件中的示范性薄膜电路的平面图；
图10提供了根据本技术方面的具有第一组示范性外部终端的薄膜滤波器部件的示范性实施例的透视图；
图11提供了根据本技术方面的具有第二组示范性外部终端的薄膜滤波器部件的示范性实施例的透视图；
图12提供了根据本技术的构造成用作薄膜表面安装结构的安装环境的示范性电路板的透视图；
图13提供了根据本技术方面的安装到电路板上的薄膜表面安装滤波器部件的透视图；
图14提供了根据本技术方面的形成薄膜表面安装结构的方法的示范性步骤的流程图；
图15提供了具有球栅阵列(BGA)终端的现有技术薄膜电子部件的透视图；
图16A提供了根据本技术方面的具有四侧面终端的示范性薄膜表面安装电子部件的局部分解视图；
图16B提供了根据本技术方面的具有像图16A所示的那样的四侧面终端的示范性薄膜表面安装电子部件的透视图；
图17提供了根据本技术方面的具有两侧面终端的示范性薄膜表面安装电子部件的透视图；
图18提供了具有多层盖子基底的示范性薄膜表面安装电子部件的剖面图，该多层盖子基底具有内部有效电容电极；
图19提供了具有多层盖子基底的示范性薄膜表面安装电子部件的剖面图，该多层盖子基底具有内部有效电容器电极以及衔片电极；
图20提供了具有多层盖子基底的示范性薄膜表面安装电子部件的剖面图，该多层盖子基底具有内部衔片电极；
图21提供了根据本技术方面的具有两侧面多端子终端的示范性薄膜表面安装电子部件的透视图；
图22提供了根据本技术方面的具有四侧面多端子终端的示范性薄膜表面安装电子部件的透视图；
图23提供了根据本技术方面的具有不对称多端子终端的示范性薄膜表面安装电子部件的透视图；
图24提供了根据本技术方面提供的基础基底以及相关的薄膜电路部分的透视图；
图25提供了根据本技术方面在形成示范性薄膜表面安装电子部件中所用的制造多层盖子基底块的透视图；
图26提供了根据本技术方面在形成示范性薄膜表面安装电子部件中所用的制造多层盖子基底部分的部分透视图；
图27提供了根据本技术方面的包括诸如图10和11所示的基础基底部分以及多层盖子基底部分的集成组件部分的透视图；
图28提供了根据本技术方面的具有示范性切块位置的诸如图27所示的集成组件的透视图；以及
图29提供了根据本技术方面的形成薄膜表面安装结构的方法中的示范性步骤的流程图；
本说明书以及附图中参考标记的重复使用是为了表示本主题相同或类似的特征、元件或步骤。
具体实施方式
如本发明的发明内容部分所述，本主题特别关注用于提供薄膜表面安装部件的改进装置以及方法。总的来说，主要部件可对应于多种不同的电路类型，包括无源部件，该无源部件诸如但不局限于电阻器、电感器以及电容器，还有包括部件的滤波器、阵列和/或网络的这些部件的组合。
本主题还至少部分涉及用于提供薄膜表面安装部件的装置和方法，其与大体积、低成本组件技术相兼容，这些大体积、低成本组件诸如后面跟着回流焊的拾取以及置位(pick-and-place)安装。
本领域的技术人员应该知道本讨论仅仅是示范性实施例的描述，而不意味着限制本主题的宽泛的方面，其宽泛的方面在示范性构造中实施。所公开技术的方面的可选组合对应于本主题的多个不同实施例。应该注意本文中所出现和讨论的每个示范性实施例不应该隐含本主题的限制。作为一个实施例的部分示出或描述的特征或步骤可用于与另一实施例的方面组合以形成其它的实施例。此外，特定的特征可与执行相同或类似功能而不明确提及的类似器件或特征互换。
现在详细参考主题薄膜表面安装部件当前的优选实施例。应该清楚，本文中示出和讨论的各种表面安装部件称为离散部件，尽管这些部件或者可以单独形成，或者可在形成多个离散部件的制造过程中进行切割的多个部件阵列形成。这些部件首先以它们的离散部件表示示出并不会破坏根据多个部件或部件阵列的主题技术的实践方面的选择。
为了更清楚显示本技术的各个方面和优点，已知的BGA部件500的示范性表示如图15所示。一个或多个薄膜电路(诸如图15所示的三个电路504的阵列)形成在基底502的表面。每对第一和第二接触面506和508同样形成在基底502的表面，并且用作每个焊接球510的安装位置。如图所示，接触面506和508以及焊接球510占据了基底502上大量的宽度空间。根据这个已知的技术，本领域技术人员应该知道本文中所披露技术的各种实施例可提供具有改进的终端的部件，其很容易安装到表面上，而不需要复杂的、昂贵的以及有些时候不能预定尺寸的安装特征，例如导线、焊接球和/或面。
现在参考附图，图1A-1C分别示出了第一和第二示范性表面安装部件100、100’的各方面。部件100总体包括提供在第一和第二基底104和106之间的至少一个薄膜电路102。该薄膜电路102可对应于任何单个无源部件或无源部件的组合。例如，薄膜电路102可包括单个电阻器、电容器或电感器。薄膜电路102可对应于多个无源部件的阵列，诸如电阻器、电容器和/或电感器以这些部件的一行或多行以及一列或多列的平面阵列设置的阵列。薄膜电路102可对应于部件的网络或组合，例如，电阻器-电容器(RC)网络，诸如低通滤波器、EMI或RFI滤波器的滤波器或者其它无源元件的组合。这种部件的某些特定示例将在本文中示出和讨论，尽管本领域的普通技术人员清楚这些部件的潜在组合是无止境的。
第一和第二基底104和106优选地由一种或多种绝缘陶瓷或非陶瓷材料形成，该材料包括但不局限于玻璃、氧化铝(Al2O3)、氮化铝(AlN)、氧化铋(BeO)、砷化镓(GaAs)、氮化镓(GaN)、磷化铟、瓷、石英、蓝宝石、硅(Si)、碳化硅(SiC)、硅土(SiO2)、氮化硅(Si3N4)、氧化锆(ZrO2)、这些材料的氧化物和/或氮化物或者整体具有高热电阻的任何其它绝缘薄膜材料。这些基底中的一个(即，第一基底104)某些时候可称作基础基底，另一个基底(即，基底106)某些时候可称作盖子基底。
第一和第二基底104和106的长度和宽度尺寸可基本相同，第一和第二基底104和106的厚度可以相同或者它们可以变化。在一个实施例中，基底104和106的厚度可以通过在基底晶片进行切块以形成离散部件之前对其进行回碾而定做。这种方法的其它方面将参考图16稍后进行讨论。在各种示范性实施例中，基底104和106的厚度在一个实施例中在约0.1-1.0mm之间，在一个实施例中在约0.2-0.6mm之间，在一个实施例中为约0.5mm。
薄膜电路102在图1A中示出为单独的层，尽管应该知道薄膜电路102实际上可直接在第一(基础)基底104的表面上形成。当薄膜电路102直接形成在基底104的表面上时，其可由导电材料、介电材料、电阻性材料、电感性材料或者采用“薄膜”技术精确形成的其它材料的多层构成。例如，形成薄膜电路102的每层材料可采用基于蚀刻、平板印刷、PECVD(等离子加强的化学蒸汽沉积)工艺或其它技术的专门技术来施加。
至少第一和第二电连接器108和110可作为薄膜电路102的整体部分或者作为部件100的单独形成元件来提供。至少第一和第二电连接器中的至少一个(例如连接器108)用作薄膜电路102的第一(+)极性连接，而第一和第二电连接器的至少一个(例如，连接器110)用作薄膜电路的第二(-)极性连接。电连接器108和110可对应于导电轨迹或金属化层等。
第一和第二导电焊盘112和114也设置在基础基底104的表面上。导电焊盘112和114电连接到用于薄膜电路102的该至少第一和第二电连接器108和110上。导电焊盘112、114可由诸如铜、金、铂、镍、银或钯之类的材料或其它导电材料或这些金属的合金形成。在一个实施例中，导电焊盘112的厚度可以在约1-50微米的范围内，在另一个实施例中，在约5-20微米的范围内。导电焊盘112、114还这样进行定位，从而在各种器件层叠在一起时它们将沿着部件100的一个或多个外围表面暴露。例如，在图1A-1C中的导电焊盘112和114分别延伸到器件的整个端面并且沿着该器件的整个端面以及两个相邻侧面部分暴露。导电焊盘112、114的厚度和暴露位置对于帮助产生粘结和连接表面是非常重要的，该粘结和连接表面用于附着到外部终端，并且因此根据所公开的技术来实现表面安装终端结构。
在形成薄膜电路102和可选的连接器108、110以及导电焊盘112、114内的部件的每层形成在第一基底104上之后，可将一个或多个可选的密封层(未示出)设置在整个电路之上。这种密封层可提供电路保护，还提供粘合剂粘结到第二基底106。例如，密封层的一个实施例包括第一钝化层，其材料例如为由苯并环丁烯(BCB)或者聚酰亚胺、聚合物或者其它无机或有机材料之类的材料以及对应粘合剂材料的第二材料，该粘合剂材料例如为环氧胶、树脂或者诸如人造橡胶、热塑性塑料、乳胶、多乙酸乙烯酯、环氧树脂、聚亚安酯、氰基丙烯酸酯聚合物、其它聚合物以及其它类型的其它自然或合成粘合剂。
具有或者不具有其它的密封层，薄膜电路102以及相关的部件都夹在第一和第二基底104和106之间。如果需要的话，还可将可选的屏蔽层116以及118设置在部件组件100的顶部和/或底部表面上。屏蔽层116、118可对应于导电材料层，该导电材料例如但不局限于铜、金、铂、镍、银、钯或者其它导电金属或这些金属的合金。屏蔽层116和118可形成为基本覆盖第一和第二基底104、106的外表面，或者可形成为具有整体较小的尺寸或者具有切口以提供外部终端的位置来缠绕顶部和/或底部部件表面，而不会通过电连接到屏蔽层来缩短电子部件。屏蔽层116和118还可采用粘合剂材料附着到第一和第二基底104、106上，该粘合剂材料例如环氧胶或树脂或者上面提到的用于粘合剂层的任何一种其它的示范性材料。
图1B示出了沿着剖面线A-A切割的图1A的分解示图所示的部件100的示范性剖面图。如图所示，第一和第二外部终端120和122形成在部件100的外围，并且与每个导电焊盘112和114直接电连接。第一和第二外部终端120和122可仅在组件100的给定终端表面上形成，或者可缠绕到组件100的顶部和/或底部表面上，如图1C所示。如上所述，外部终端120和122的位置优选地设计为终端120和122不与可选的屏蔽层116和118直接接触。绝缘材料的其它部分或层可设置在部件100的外围上，从而有助于确保这些导电元件的电气分离。
图1C示出了部件100’的示范性剖面图，其与图1A和1B类似，但是没有可选的屏蔽层116和118。在这种结构中，外部终端120和122在顶部和/或底部表面上的位置可进一步沿着顶部和/或底部器件表面彼此延伸。
外部终端120和122(以及本文中披露的其它外部终端)可以包括一层或多层相同或不同的材料，其采用应用的相同或不同的方法而形成。例如，外部终端120和122可对应于由选择性形成技术施加的一层或多层薄膜或厚膜导电材料，该选择性形成技术包括但不局限于印刷、浸渍、剥条或者用于形成导电层的其它技术。可采用不同类型的导电材料，例如，最初的厚膜层导电膏，在其上可提供其它的电镀薄膜层(例如，镀镍、铜、锡、金等等)。
在一个示范性实施例中，外部终端分别包括至少一个有机金属层，例如导电聚合物材料层，从而在外部终端中提供柔韧性。采用这种材料可以有助于在诸如机械或者热-机械应力之类的外力施加到部件上时或之后确保维持电气整体性。在一个示范性实施例中，这种导电聚合物对应于聚合物、树脂、环氧树脂、聚酰亚胺、热固树脂、热固塑料或者加载有导电金属颗粒的其它聚合物材料，这些导电金属颗粒例如但不局限于银、镍、铝、铂、铜、钯、金、这些材料的合金或者其它。在某些特定实施例中，这种导电聚合物选择成低温材料，这样，固化温度小于部件中其它材料的固化温度，其它材料例如粘合剂或者密封剂层。此外，该导电的聚合物材料可以选择为其在电路安装环境中能承受特定的回流温度。在一个实施例中，导电聚合物终端材料施加在诸如铜或镍等等之类的导电金属的基础层之上。在另一个实施例中，该导电聚合物终端层直接设置在外围部件表面上，这样，导电聚合物终端层与部件的内部导电焊盘的暴露部分直接电连接。此外，可在导电聚合物终端材料层之上形成其它的终端层。例如，一层或多层电镀镍、铜或锡可以设置在导电聚合物终端材料层之上。
图1A-1C所示的所得的部件100和100’以及本文中披露的其它部件是非常有益的薄膜器件，这是因为它们作为芯片部件形成，其中芯片部件可容易安装到不要求复杂的安装零件的表面上，这些复杂的安装零件例如为导线、焊接球和/或面。部件100和100’整体对称，并且容易定位，这样，它们可以安装在顶部和/或底部表面上，并且提供相同的功能。外部终端120、122和导电焊盘112、114之间的直接连接是简单并且直接的，因此产生期望值低的等效串联电感(ESL)，其中该等效串联电感可由终端结构来确定，导电焊盘112、114是薄膜电路102内部电连接的部分。
根据当前公开的技术方面构造的其它示范性表面安装部件实施例200以及200’如图2A-2C所示。如这些附图所示，部件200和200’在许多方面与图1A-1C的部件100和100’类似，相同的附图标记用于表示相同或相似的零件。在部件200和200’中，两个不同的薄膜电路作为部分表面安装部件形成。第一薄膜电路102形成在第一基底104的表面(即，图2A所示的基底104的上表面)上。第二薄膜电路132同样设置并且形成在第二基底106的表面(即图2A所示的基底106的下表面)上。
第二薄膜电路132同样形成有各自的电连接和导电焊盘，与第一薄膜电路102的设置类似。更特别的是，第三和第四电连接134和136(与第一和第二电连接108和110类似)形成为薄膜电路132的整体部分或者部件200的单独形成的部件。第三和第四导电焊盘138和140还设置在基底106的表面上，从而用作薄膜电路132的电连接以及部件200的外部终端的界面。导电焊盘138和140的特定材料、排列以及尺寸可以与相对导电焊盘112和114在前面描述的类似。特别是，第三和第四导电焊盘138和140可以这样进行定位：当各种器件层彼此堆叠时，他们将沿着部件200的一个或多个外围表面暴露，其暴露位置与导电焊盘112和114类似。同样，所有导电焊盘112、114、138和140沿着一个或多个表面(例如，沿着图2A-2C所示的整个端面以及两个相邻侧面中的部分)的厚度和暴露位置有助于形成粘结以及连接表面，用于附着到外部终端上，并且因此实现了根据所公开的技术各方面的表面安装终端结构。
仍然参考图2A-2C，绝缘层142分开第一和第二薄膜电路102和132以及它们各自的电连接。绝缘层142可对应于一层或多层相同或不同的材料，其材料例如前面关于可选密封层所描述的材料。在一个示例中，绝缘层142对应于绝缘粘合剂，例如不导电的环氧树脂或树脂等等。
在图2A-2C所示的设置的替换方式中，仅有单组导电焊盘用于提供到第一和第二薄膜电路102和132的电连接。在这种实施例中，绝缘层142可形成为仅覆盖相对基底104和106上的薄膜电路102和132，并且留出形成单组导电焊盘的区域暴露，以便依据预定的连接设置，电连接两个薄膜电路为并联或串联结构。
图2B示出了图2A的分解视图所示中部件200沿着剖面线B-B截取的示范性截面图。如图所示，第一和第二外部终端120和122形成在部件200的外围上，与每个导电焊盘112、114、138和140直接电连接。第一和第二外部终端120和122可仅形成组件200给定的端面上，或者可缠绕到组件200的顶部和/或底部表面上，如图2B和2C所示。如上所述，外部终端120和122的位置优选地设计为终端120和122与可选的屏蔽层116和118不直接接触。绝缘材料其它的部分或层可设置在部件200的外围上，以有助于确保这种导电元件的电气隔离。
图2C示出了部件200’的示范性横截面图，其与图2A和2B中示出的那些类似，但是其不具有可选的屏蔽层116和118。在这种结构中，外部终端120和122在顶部和/或底部表面上的位置可进一步沿着顶部和/或底部器件表面向着彼此延伸。
应该注意到，部件100、100’、200、200’以及本文中所述的其它部件的整体大小可根据期望的性能参数进行定制。在本文的某些示例中，整个器件大小的示范性尺寸描述为“XXYY”的部件尺寸，其对应于宽度尺寸为0.XX英寸、长度尺寸为0.YY英寸的一个。例如，某些器件可具有对应于0201、0402、0603、0805、1206或者其它部件大小的示范性尺寸。在0201尺寸的器件(对应于长度尺寸和宽度尺寸为约0.02英寸和0.01英寸或约500微米和约250微米)中，导电焊盘112和114可形成为在部件300的端部上为约250微米，并且沿着部件300的相邻侧为约10-50微米或者约20-30微米。本文中公开的器件的示范性厚度，包括第一和第二基底以及插入其间的薄膜电路，在一个实施例中为约0.2-2.0mm，在另一个实施例中为约0.5-1.0mm。应该知道，这种尺寸仅作为示例出现，而不应限制所公开技术原理广泛的应用场合。
图3-5示出了本技术的另一示范性实施例，特别是薄膜表面安装电阻器300。电阻器300包括上述的第一和第二基底104和106，夹在这种基底之间的薄膜电路102对应于精密薄膜电阻器302。第一和第二导电焊盘112和114作为薄膜电阻器302的电连接并且沿着部件300的每个端面和侧面暴露，这样它们可与外部终端320和322(其可包括上述外部终端120和122的一个或多个特征)直接电连接。导电焊盘112和114形成在薄膜电阻器302内的第一和第二电连接108、110之上，如图8所示。尽管本领域的普通技术人员知道上述可选的屏蔽层可包括在其它实施例中，但图3-5所示的示范性实施例并未示出这些层。
更有其参考图8，示出了精密薄膜电阻器的示范性构造。电阻性材料的图案310通过光刻法或其它合适形成图案的技术而形成在基底表面上(例如，在基底104的上表面上)。图案310可对应于电阻性材料的选择性施加的薄膜，这些电阻性材料例如但不局限于氮化钽(TaN)、镍铬(NiCr)、铝钽合金(tantalum aluminide)、硅化铬、这些材料或其它材料的氧化物和/或氮化物，或者其它合适的薄膜电阻性材料。图案310中的某些或全部可形成为多个平行路径(例如，蛇形路径)的设置，其形成为在每个平行路径部分之间具有预定间隔，从而有助于限定出整个电阻的期望值。例如，2MΩ电阻器(0.2-2.2MΩ)可形成为电阻路径部分采用4μm线路宽度，如图所示。4MΩ电阻器(2.0-4.3MΩ)可形成为电阻路径部分采用3μm线路宽度，如图所示。8MΩ电阻器(3.0-8.5MΩ)可形成为电阻路径部分采用2μm线路宽度，如图所示。
本技术的另一示范性实施例如图6所示，其尤其针对薄膜表面安装电容器600。这个示例描述了上述的薄膜电路102、132如何形成为薄膜电容器。在图6中，形成在第一和第二基底104和106之间的薄膜电路包括第一和第二导电电极层602和604以及插入其中的介电层606。导电层602形成为平行板式电容器的底板，导电层604形成为平行板式电容器的顶板。本领域普通技术人员已知的不同材料可选择成形成目标电容器的电极和介电材料。例如，电极602和604可由多种不同的导电材料形成，这些材料例如但不局限于铝、铂、银、镍、铜、钯、金、这些材料的合金、这些材料和/或其它合适的导电物质的多层组合。介电材料606可包括高K介电常数，以形成相对大的电容值，同时仅需要单层介电材料以及常常形成总体很小的板面积。例如，在各种实施例中，希望采用的介电材料表现出的介电常数大于约100、大于约500或者高到10000或以上。使用在介电层606中的特定示范性材料可包括但不局限于硅氧氮化物、氮化硅、二氧化硅、钛酸钡、钛酸锶、钛酸锶钡、钽酸铋锶、钽、铌、这些材料的氧化物或氮化物、NPO(COG)、X7R、X7S、Z5U、Y5V化学式、诸如掺杂或不掺杂的PZT介电材料之类的铅基材料以及其它材料。
仍然参考图6，第一导电焊盘112形成为电连接到第一电极602上，并且还电连接到第一外部电极120上。第二导电焊盘114形成为电连接到第二电极604以及第二外部电极122上。还包括密封层608(如上参考图1所述)，以覆盖和保护薄膜电容器。上述器件并未包括屏蔽覆盖层，但是可以修正成这样。
本技术的另一示范性实施例如图7所示，其尤其针对薄膜表面安装电感器700。这种示例描述了上述薄膜电路102、132如何形成为薄膜电感器。在图7中，形成在第一和第二基底104和106之间的薄膜电路总体上包括第一和第二导电层以及中间绝缘层706。第一导电层形成为限定第一导电螺旋702以及第一导电焊盘112。第二导电层形成为限定第二导电螺旋704以及第二导电焊盘114。第一导电焊盘112形成为电连接到第一外部电极120上，而第二导电焊盘114形成为电连接到第二外部电极122上。外部电极120以局部切割图的方式示出。绝缘层706可形成为限定通孔或者开口708，以通过其连接第一和第二导电螺旋702和704。尽管未示出，也可包括上述的各种密封层或者屏蔽层。在部件700中形成导电层和绝缘层的材料与参考上述实施例、尤其是相对于图6中的电容器600描述的那些类似。器件尺寸也可如所公开的，在一个实施例中，每个基底104和106约为0.3mm，整个器件厚度(基底加上电感器层)在约0.8-1.0mm之间。电感值可实现为其之间的值。
图3-8所示的示范性实施例针对根据当前公开技术各方面形成的各种单个无源部件(例如，电阻器、电容器和电感器)。应该知道，根据所公开的技术形成的其它部件可包括一个或多个无源部件阵列，例如电阻器阵列、电容器阵列和/或电感器阵列。此外，可形成器件网络，例如阻容网络，其一个示例在转让给AVX公司的美国专利6,285,542(Kennedy,III等人)中公开，为了所有的目的，将其结合在本文中作为参考。多个无源部件的网络和/或滤波器可包括元件的无端口组合。一个特定的示例参考图9-14所进行的示出和讨论。
现在参考图9，用于使用在高频场合的示范性差分低通滤波器(LPF)900在薄膜电路中包括多个电感器和电容器。例如，四个电感器902采用参考图7所述的技术形成，这样每个电感器902包括由绝缘层分开的单独的导电螺旋层。每个导电螺旋中的多个匝彼此通过其它的绝缘隔离，其它的绝缘例如提供为在各匝之间形成的BCB绝缘。多个电容器904形成平行板电容器，不同地连接到电感器902上，以形成期望的滤波器电路结构。第一和第二导电焊盘906和908提供与薄膜滤波器电路900内的各种部件的第一和第二电连接，这些部件延伸到器件的第一侧面并暴露到该侧面上。第三和第四导电焊盘910和912提供与薄膜电路900内的各种部件的第三和第四电连接，这些部件延伸到该器件的相对侧面并暴露到该侧面上。在一个实施例中，导电焊盘906和908用作薄膜滤波器900的各个输入端，而第三和第四导电焊盘910和912用作薄膜滤波器900的各个输出端。
图9所示的薄膜电路900可作为表面安装部件内的一个或多个薄膜电路包括。如图10和11所示，部件920和930分别包括如图9所示的薄膜滤波器电路900，其采用诸如环氧树脂之类的粘合剂夹在两个基底104和106之间。第一和第二外部终端922提供滤波器900的输入端口，并电连接器到第一和第二导电焊盘906和908上。第三和第四外部终端924提供滤波器900的输出端口，并电连接到第三和第四导电焊盘910和912上。外部终端922和924的特定位置允许对输入和输出端口上的特性阻抗进行精确控制。第一和第二屏蔽层116和118提供了对于信号干扰的电路保护。
在图10和11中，可设置其它外部终端来用作部件920和930的接地连接。在图10中，其它的外部终端926和928基本覆盖了部件920的整个端表面，并且连接到屏蔽层116和118上。终端926和928为部件920提供了接地连接，并且在器件端部提供了额外的屏蔽(与层116和118所提供的屏蔽类似)。在一个特定示例中，每个输入和输出终端922、924的宽度为约100-500微米，这些终端在给定侧面上的节距在约300-800微米之间。在图11中，其它的外部终端931、932、934和936耦合到屏蔽层116和118上，并且用作部件930侧面上的接地连接。由图10和11可知，外部接地终端的位置可在数量和沿着表面安装部件的端部和/或侧面的布置上改变。
部件外部终端的设计特性(例如，这些终端的大小和位置)可确定部件如何连接到电路板或其它环境。对于图11的示范性部件930，电路板950以及相关的安装焊盘结构如图12和13所示。为部件930的每个外部终端(例如，终端922、924、930、931、932、934和936)提供焊接焊盘952，其能回流安装到电路板环境上。输入板焊盘944和输出板焊盘946可设置成用于与电路环境中的其它部件形成电连接。在某些实施例中，输入和输出板焊盘944和946可构造成具有精确的间隔，从而为部件500形成用于匹配期望阻抗值的差分传输线路。接地板焊盘954还可设置成与电路环境中其它的部件形成电连接。
现在参考图14，示出了一种可实践成构造根据本主题的表面安装部件的制造步骤的示范性流程图。步骤800对应于在第一基底上形成多个薄膜电路。第一基底(以及第二基底)可首先以晶片形式提供。每个薄膜电路可相同或不同，并且可对应于本文中所述的一个或多个部件或部件组合。每个薄膜电路可最终对应于切块之后的单个离散部件。应该清楚，根据所公开的终端设置实现的优点，借此使得BGA、LGA以及导线粘结特征消失，可以在基底上形成更高的电路密度，因此节省了空间以及制造过程中的成本。
第二示范性步骤802包括为每个薄膜电路形成至少第一和第二导电焊盘，从而为每个薄膜电路提供电连接。然后在步骤804(具有图2所示的附加电路或者不具有图1所示的附加电路)将第二基底定位在薄膜电路的顶面上。如上所述，通过密封剂层、钝化层、粘合剂层或者这些层的组合可将第二基底附着到电路之上。一旦将薄膜电路夹在第一和第二基底之间，可选的碾磨步骤806包括反向碾磨(back grinding)一个或两个基底的外表面，以将基底厚度减小到相同或不同减小的厚度。在步骤808中，将可选的第一和第二屏蔽层设置在第一和第二基底的一个或多个外表面上。
一旦制备好了部件整个夹持晶片，然后，通过形成多个直角通道而将组件进行切块，以生产出多个离散表面安装无源部件。例如，在步骤810中，将组件这样进行切块，使得每个离散部件包括至少一个薄膜电路，该至少一个薄膜电路具有至少第一和第二导电焊盘沿着该离散部件的一个或多个表面暴露的部分。最后，在步骤812中，将外部终端形成在至少第一和第二导电焊盘的暴露部分之上的每个离散部件上。
可以发现，当前公开的技术提供了无源部件以及部件的集成阵列，其令人满意地在非常小的器件封装中具有有效的元件布置。此外，通过使得本文中公开的薄膜电路与电路板，尤其与该板中的金属层或触点之间隔开固定的距离，可以实现优点。该电路与触点的距离是非常关键的问题，尤其是对于包括RF滤波器或者其它RF部件或者由RF滤波器或者其它RF部件组成的薄膜电路，其中在设计有效实现非常精确的电气性能特性的电路中连接距离通常被考虑。这里的固定距离部分由一个或多个特征实现。例如，基底厚度或者进行特别选择或碾磨到期望厚度值。此外，薄膜电路到电路板的距离可通过部件上的金属屏蔽或者电路板上到接地层(如果没有可选的屏蔽层)的已知距离实现。由于当前公开的终端布置，这种距离由基底厚度有力维持。相对于具有BGA终端的器件而言，这是非常特别的优点，其中有时不可预料的焊接球毁坏距离可以缩短电路到电路板的距离。
本领域的技术人员应该清楚，不脱离当前公开技术的精神和范围的情况下，可以形成各种变形和修正。例如，附图中示出的某些实施例采用一个或多个平行板电容器布置，其中电容器板以一个电容器板在另一个顶部的重叠结构相对，其中具有单独的介电材料层。然而，应该清楚，各种其它类型的电容器结构也包括在当前公开技术的教导之中。在这点上，希望在某些场合，主题薄膜电路内包括为间隙电容器的一个或多个电容器，其中共面电容器电极基本位于基底或介电层的表面上，并且隔开预定间隙。
此外，上述实施例示出了绝缘的或者在形成电路元件之前制造成绝缘的基底。在某些实施例中，诸如构造成具有公共接地的部分，可以期望使用导电基底。在使用导电基底的地方，通常必须采用离散绝缘来隔离某些电路元件，例如电阻器和电容器板。
此外，主题技术的某些实施例可以采用用诸如多层电容器、嵌入电容器或电感器之类的内部电路制作的一个或多个基底。将无源电路元件组合到基底中称作“嵌入”或“集成”无源，并且可以采用无源部件工业中公知的确定厚膜工艺技术实现。已知的多层印刷电路板的示例提供在美国专利No.7,006,359(Galvagni等人)、4,800,459(Takagi等人)、5,866,952(Wojnarowski等人)、6,038,133(Nakatani等人)以及美国专利No.6,218,729(Zavrel，Jr等人)中，为了所有的目的，将它们的全部内容在本文中结合作为参考。具有嵌入电路的这种厚膜基底可这样进行设计，使得它们的电导线引出部与本文中公开的薄膜电路相关的导线引出部对齐，使得在完成的终端器件中实现更高等级的电路功能。
参考当前示范性的薄膜表面安装部件的当前进一步优选的实施例，应该清楚本文中示出和讨论的各种表面安装部件引用了离散部件，尽管这种部件可以或者单个形成，或者可以在制造过程中形成为切块的多个部件阵列，从而形成多个离散部件。这种部件首先以它们的离散部件表示形式的演示不应该脱离根据多个部件或部件阵列的主题技术的实践方面的观点。
现在参考主题技术的其它实施例，图16A、16B以及17示出了第一和第二示范性表面安装部件1100和1200，二者通常都包括至少一个薄膜电路，例如但不局限于无源微电路(PMC)。这种薄膜电路形成在基础基底1102或1202的上表面上，例如如图16A的局部分解视图所示，其中薄膜电路1101形成在基础基底1102的上表面上。例如，图16A中的导电焊盘1103、1105，一个或多个导电焊盘还形成在基础基底1102、1202的表面上，以提供与薄膜电路的电连接。这种导电焊盘的一个或多个部分延伸到表面安装部件1100、1200的一个或多个外围表面并沿着该一个或多个外围表面暴露。在该薄膜电路的顶部上，设置粘合剂层1104、1204，其上设置多层盖子基底1106、1206。该多层盖子基底1106、1206，或者本文中公开的其它多层盖子基底，通常包括内部导电元件，其延伸到表面安装部件1100、1200的一个或多个外围表面并沿着该一个或多个外围表面暴露。图16A示出了形成在多层盖子基底1106内的内部导电元件1107和1109的示例。这种内部导电元件可包括有源电容器电极和/或衔片电极，其间插入有参考图18-20进一步描述的介电材料的叠层部分。外部导电元件也可相对于多层盖子基底1106、1206可选的设置。形成在基础基底1102、1202顶部的薄膜电路(例如1101)的导电焊盘(例如1103、1105)的暴露位置以及多层盖子基底1106、1206的内部和任何外部导电元件(例如，1107，1109)的暴露位置这样特别进行定位，使得相邻的暴露位置足够紧密，以采用直接电镀技术来形成外部终端。
图16A、16B和17的表面安装部件实施例1100和1200的主要差别涉及每个外部终端的形成位置。如从剩余说明书中进一步指导，每个外部终端的形成位置由形成在基础基底1102、1104的表面上薄膜电路导电焊盘的暴露位置以及与多层盖子基底1106、1206相关的内部和可选外部导电元件的暴露位置确定。参考图16B，图16B的部件1100中的第一和第二极性外部终端1108和1110形成为四侧面终端。每个终端1108、1110形成为基本覆盖多层盖子基底1106的每个端面的全部。每个终端1108、1110还缠绕成覆盖每个多层盖子基底的三个相邻表面、两个侧面和一个顶面的部分。参考图17，第一和第二极性外部终端1208和1210形成为覆盖多层盖子基底1206的部分端面，或者基本覆盖多层盖子基底1206的整个端面。每个终端1208、1210还缠绕到多层盖子基底1206的顶面上。
应该注意到，其它外部终端的实施例可以形成在部件1100、1200的每个表面的全部或部分上，诸如仅在部件1100、1200的一个表面上或者在部件1100、1200的三个被选表面上。还应该清楚，尽管外部终端1108、1110、1208、1210以及本文中所述的其它终端通常形成在基础基底1102、1202以及多层盖子基底1106、1206之间的暴露导电元件部分之上，并且形成在多层盖子基底110、1206内，但是外部终端可在形成过程中在横向上扩散，以同样略微覆盖基础基底1102、1202的相邻部分。
还应该清楚，图16A、16B以及17所示的实施例的变形通常包括在相同基础基底1102、1202的底面上设置如基础基底1102、1202的顶面上所示的相同或类似的元件。例如，第二薄膜电路可形成在基础基底1102、1202的底面上，基础基底顶部可设置有第二多层盖子基底。这样，可形成进一步的表面安装薄膜部件实施例，其通过在形成在多个基础基底表面上的薄膜电路中和/或多个盖子层基底的有源层中设置其它的或替代电路而提供改进的功能。可以得到四个分开的外部终端，因此形成具有对称终端的器件，这样器件可安装在顶部或底部表面上。被选外部终端之间的电连接可采用其它的连接特征形成，该其它的连接特征例如为外部终端带、内部通孔或导线粘结等等。
在当前公开技术的某些示范性实施例中，基础基底1102和1202，以及本文中讨论的其它基础基底，可分别对应于一个或多个绝缘陶瓷或非陶瓷材料的基本平的均匀层，该材料包括但不局限于玻璃、氧化铝(Al2O3)、氮化铝(AlN)、氧化铋(BeO)、砷化镓(GaAs)、氮化镓(GaN)、磷化铟、瓷、石英、蓝宝石、硅(Si)、碳化硅(SiC)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化锆(ZrO2)、这些材料的氧化物和/或氮化物或者具有高热电阻的任何其它绝缘薄膜材料。在某些实施例中，例如构造成具有公共接地端的那些，可以期望采用导电基底。在使用导电基底的地方，通常必须采用离散绝缘来隔离某些电路元件，例如电阻器和电容器板。
形成在主题部件的一个或多个基础基底表面上，例如在图16A/16B以及17中所示的基础基底1102、1202的表面上的薄膜电路，可对应于任何单个无源部件或无源部件的组合。例如，薄膜电路可包括单个电阻器、电容器或电感器。薄膜电路可对应于多个无源部件的阵列，例如以这些部件的一个或多个行和列设置的平面阵列的电阻器、电容器和/电感器阵列。薄膜电路可对应于部件组合或网络，例如阻容(RC)网络、诸如低通滤波器、EMI或RFI滤波器之类的滤波器或无源元件的其它组合。一层或多层导电材料、介电材料、电阻材料、电感材料和/或用于形成薄膜电路的其它材料采用“薄膜”技术精确形成。例如，形成薄膜电路的每层材料可采用基于蚀刻、光刻、PECVD(等离子增强型化学蒸汽沉积)工艺或其它技术的专用技术施加。这些部件的某些特定示例将在本文中讨论，尽管本领域技术人员应该清楚这些部件的潜在组合是无止境的。
当薄膜电路由薄膜精密电阻器构成或者包括薄膜精密电阻器时，电阻性材料的图案通过光刻或其它合适的图案技术形成在基底表面上。这种电阻器图案可对应于电阻性材料的选择性施加膜，该材料例如但不局限于氮化钽(TaN)、镍铬(NiCr)、铝酸钽、硅化铬、这些材料或其它材料的氧化物或氮化物或者其它合适的薄膜电阻性材料。某些或全部的电阻性图案可形成为多个连接的平行路径(例如蛇形路径)的布置，其采用在每个平行路径部分之间具有预定间隔而形成，从而有助于基于电阻路径部分的宽度和间隔来限定整个电阻的期望值。
当薄膜电路由薄膜表面安装电容器构成或者包括薄膜表面安装电容器时，这种电容器部分可包括第一和第二导电电极层以及插入其中的介电层。第一导电层形成平行板电容器的底板，第二导电层形成平行板电容器的顶板，电容器板以一个电容器板在另一个顶部上的重叠结构相对，其中具有单独层的介电材料。然而，应该清楚，各种其它类型的电容器结构包括在当前公开技术的教导中。这点上，在某些场合中希望包括在主题薄膜电路的一个或多个电容器中，这些电容器是间隙电容器，其中基本共面的电容器电极位于基底或介电层的表面上，并且隔开预定间隙。
本领域的普通技术人员已知的不同材料可选择成用于形成主题电容器的电极和介电材料。例如，薄膜电容器电极可由多种不同的导电材料形成，该导电材料例如但不局限于铝、铂、银、镍、铜、钯、金、这些材料的合金、这些材料的多层组合和/或其它合适的导电物质。薄膜电容器的介电材料可包括高K介电材料，以在仅需要单层介电材料并且经常具有整体较小的板区域的时候实现相对大的电容值。例如，期望采用的介电材料表现出的介电常数大于约100、大于约500或者在各种示范性实施例中高至10，000或者更高。用于薄膜电容器的介电层中使用的特定示范性材料可包括但不局限于氧氮化硅、氮化硅、氧化硅、钛酸钡、钛酸锶、钛酸锶钡、钽酸铋锶、钽、铌、这些材料的氮化物或氮化物、NPO(COG)、X7R、X7S、Z5U、Y5V化学式、诸如掺杂或不掺杂的PZT介电层的铅基材料以及其它。
当薄膜电路包括薄膜表面安装电感器时，这种电感器可包括第一和第二导电层以及中间绝缘层。第一导电层形成为限定第一导电螺旋，而第二导电层形成为限定第二导电螺旋。绝缘层可设置在第一和第二导电层之间，并且可进一步形成为限定出其中的通孔或开口，以连接第一和第二导电螺旋。形成电感性部件中的导电和绝缘层的材料可与参考上述实施例、尤其是相对于示范性薄膜电容器描述的那些类似。
根据所公开技术的薄膜电路并不局限于上述的各种单个无源部件(例如，电阻器、电容器和电感器)。应该知道，根据所公开的技术形成的其它部件可包括一个或多个无源部件的阵列，例如电阻器阵列、电容器阵列和/或电感器阵列。此外，可形成器件网络，例如阻容网络，其示例公开在转让给AVX公司的美国专利6,285,542(Kennedy，III等人)中，为了所有的目的结合到本文中作为参考。包含多个无源部件的薄膜电路可形成为用于各种包括低通、电磁干扰(EMI)以及射频干扰(RFI)滤波的场合的滤波器电路。多个无源部件的网络和/或滤波器可包括元件无止境的组合。
导电焊盘可设置为每个薄膜电路的整体部分或者表面安装部件的单独形成的元件。至少一个导电焊盘可设置成用作与每个薄膜电路的第一(+)极性连接，而至少一个第二导电焊盘可设置成用作与该薄膜电路的第二(-)极性连接。例如，导电焊盘可由诸如铜、金、铂、镍、银、钯或者其它导电材料或者这种金属的合金之类的材料形成。
仍然参考图16A、16B和17，每个基础基底1102、1202的长度和宽度尺寸可基本与其对应的盖子基底1106、1206的长度和宽度尺寸相同。基础基底1102、1202以及盖子基底1106、1206的厚度可基本相同或者它们可以变化。在某些实施例中，基础基底1102、1202和/或盖子基底1106、1206的厚度可通过在它们分块以形成离散部件之前反向碾磨基底进行定制。该方法的其它方面稍后参考图29进行讨论。在各种示范性实施例中，基底1102和1202的厚度在一个实施例中为约0.1-1.0mm之间在一个实施例中为约0.2-0.6mm之间，在一个实施例中为约0.5mm。在各种示范性实施例中，基底1106和1206的厚度在一个实施例中为约0.15-0.25mm之间，在一个实施例中为约0.3-0.6mm之间，在一个实施例中为约0.85mm。
如上所述，多层盖子基底1106和1206可包括介电材料和内部导电元件的组合。盖子基底1106和1206中的介电材料可以交替堆叠的方式设置在一个或多个电极的每个相邻层之间。内部有源电极和/或衔片电极之间的介电层的厚度可选择成为初始平行板电容提供预定的电容值，同时还容纳该场合中所述的薄膜电镀终端。在制造过程中，介电材料和电极可分别在盖子基底形成时施加到层中或者板中。然而，应该清楚，在焙烧之后，已完成的盖子基底可看成一块介电材料，其中嵌入了内部导电元件。
本领域普通技术人员公知的不同材料可选择成形成主题盖子基底的电极和介电材料。例如，多层盖子基底内的内部有源电极和/或内部衔片电极和/或多层盖子基底的表面上形成的外部衔片电极可由多种不同的导电材料形成，这些材料例如但不局限于铂、银、钯、镍、铜、金、钯银合金、这些和/或其它导电材料的组合或者其它合适的导电物质。多层盖子基底内的介电材料可包括陶瓷、半导体或者绝缘材料，例如但不局限于钛酸钡、钛酸钙、氧化锌、具有微火玻璃(low-fire glass)的氧化铝或者其它合适的陶瓷或玻璃粘结材料。可替换地，多层盖子基底内的介电材料可以是有机化合物，例如环氧树脂(具有或不具有陶瓷混合其中以及具有或不具有纤维玻璃)、作为电路板材料常用的材料或者作为介电材料的其它常用塑料。在这些情形下，导体通常是铜箔，对其进行化学蚀刻以提供图案。在其它进一步的实施例中，介电材料可包括具有相对高介电常数(K)的材料，例如NPO(COG)、X7R、X5R、X7S、Z5U、Y5V以及钛酸锶中的一种。在一个实施例中，采用的介电材料具有在约2000和约4000之间的范围内的介电常数。
当前主题的其它方面将从图18-20所提供的截面图中清楚。图18-20分别示出了三种不同的薄膜表面安装部件实施例1300、1400和1500。尽管这些部件描述为当前主题分开以及离散的实施例，但是其有助于真正地考虑图18-20示出的截面图可以演示图16A、16B和17所示实施例1100或1200中的一个或两个的替换内部结构。例如，图18-20可以切实可行地示出部件1100和1200沿着图16B和17的截面线A-A截取的内部结构。
现在参考图18，示范性薄膜表面安装部件实施例1300包括形成在基础基底1302表面上的薄膜电路1301。至少第一和第二导电焊盘1303和1305还形成在基础基底1302的上表面上，以形成与薄膜电路1301的至少第一和第二电连接。粘合剂层1304形成在薄膜电路1301以及第一和第二导电焊盘1303和1305的顶部。在可替换实施例中，粘合剂层1304形成为仅覆盖在薄膜电路1301之上，而不在第一和第二导电焊盘1303、1305之上。在粘合剂层1304的顶部，设置了多层盖子基底1306。
在部件1300中，盖子基底1306包括多层介电材料以及交替插入的有源电极层1312、1314，有源电极层在相邻的电极平面中重叠，从而在每个平行的板电容器中形成对电极。多个第一有源电极1312嵌入到多层盖子基底1306中，并且电连接到第一外部终端1308上。多个第二有源电极1314嵌入到多层盖子基底1306中，并且电连接到第二外部终端1310上。当终端1308和1310形成为直接电镀终端时，每个有源电容器电极1312和1314延伸到部件1300的一个或多个外围表面上并且首先沿着该一个或多个外围表面暴露。有源电容器电极1312的外围暴露位置通常与导电焊盘1303的外围暴露位置柱状对齐。有源电容器电极1314的外围暴露位置通常与导电焊盘1305的外围暴露位置柱状对齐。外部衔片电极1320还可选地设置在盖子基底1306的顶部和/或底部表面上，从而提供另外的暴露导电表面，可将外部终端1308和1310附着到其上。
现在参考图19，示范性的薄膜表面安装部件实施例1400包括形成在基础基底1402的表面上的薄膜电路1401。至少第一和第二导电焊盘1403和1405还形成在基础基底1402的上表面，从而形成到薄膜电路1401的至少第一和第二电连接。粘合剂层1404形成在薄膜电路1401以及第一和第二导电焊盘1403、1405的顶部。在可替换实施例中，粘合剂层1404形成为仅在薄膜电路1401之上而不在第一和第二导电焊盘1403、1405之上。在粘合剂层1404的顶部设置多层盖子基底1406。
在部件1400中，盖子基底1406包括多层介电材料以及交替插入的有源电极层1412、1414，其中有源电极层1412、1414在相邻的平面电极中重叠，从而在每个平行板电容器中形成对电极。每个有源电容器电极1412和1414延伸到部件1400的一个或多个外围表面并且首先沿着该一个或多个外围表面暴露。多个第一有源电极1412嵌入到多层盖子基底1406中，并且电连接到第一外部终端1408上。多个第二有源电极1414嵌入到多层盖子基底1406中，并且电连接到第二外部终端1410上。同样嵌入到盖子基底1406的是多个第一和第二衔片电极1416和1418中的每个。衔片电极1416可形成在与第二有源电极1414基本相同的平面中，尽管其不与这些有源电极直接接触。衔片电极1418可形成在与第一有源电极1412基本相同的平面中，尽管其不与这些有源电极直接接触。
衔片电极1416和1418，以及本文中公开的其它衔片电极，通常对应于相对短的导电材料片(tab)，其典型地不向部件提供电气功能，但是提供机械成核点和导向，用于沿着部件的外围形成电镀的外部终端。衔片电极可由与多层盖子基底内的内部有源电极相同、类似或不同的导电材料形成。衔片电极的暴露部分与内部有源电极暴露部分的结合可组合成提供有效的暴露导电部，从而形成更有效的自主电镀终端。电镀终端1408和1410电连接到部件1400在部件相对表面上的内部电极上。有源电容器电极1412和衔片电极1416的外围暴露位置通常与导电焊盘1403的外围暴露位置柱状对齐。有源电容器电极1414和衔片电极1418的外围暴露位置通常与导电焊盘1405的外围暴露位置柱状对齐。外部衔片电极1420还可可选的设置在盖子基底1406的顶部和/或底部表面上，从而提供其它的暴露导电表面，其上可附着外部终端1408和1410。
现在参考图20，薄膜表面安装部件1500的又一示范性实施例包括形成在基础基底1502表面上的薄膜电路1501。至少第一和第二导电焊盘1503和1505还形成在基础基底1502的上表面上，从而形成到薄膜电路1501的至少第一和第二电连接。粘合剂层1504形成在薄膜电路1501以及第一和第二导电焊盘1503、1505的顶部。在可替换实施例中，粘合剂层1504仅形成在薄膜电路1501之上，而不在第一和第二导电焊盘1503、1505之上。在粘合剂层1504的顶部上设置多层盖子基底1506。
在部件1500中，盖子基底1506包括多层介电材料以及交替插入的第一和第二衔片电极1512和1514。采用仅具有内部衔片电极的多层基底1506更多的是提供实现电镀终端的特征，而不同时提供与图18和19中的部件1300和1400的每个盖子基底1306和1406中相同的其它多层电容器功能。多个第一衔片电极1512嵌入到多层盖子基底1506中，并且直接连接到第一外部终端1508上。多个第二有源电极1514嵌入到多层盖子基底1506中，并且电连接到第二外部终端1510上。第一衔片电极1512的外围暴露位置通常与导电焊盘1503的外围暴露位置柱状对齐。第二衔片电极1514的外围暴露位置通常与导电焊盘1505的外围暴露位置柱状对齐。外部衔片电极1520还可选地设置在盖子基底1506的顶部和/或底部表面上，从而提供其它的暴露导电表面，其上可粘结外部终端1508和1510。
分别从图18-20中的示范性实施例1300、1400和1500可见，当前公开技术的每个多层盖子基底内的内部导电元件特别定位成用于精确布置成组的暴露位置。在某些实施例中，第一组内部导电元件暴露在第一表面上，而第二组内部导电元件暴露在第二对表面上。内部导电元件的暴露位置可设置在多个相邻的表面上，例如沿着整个端面以及两个相邻侧面的部分上，从而有助于形成图1B所示的四侧面终端。衔片电极或其它导电元件还可设置在沿多层基底的顶部和底部表面的一个或多个位置上，从而为电镀终端、尤其是对于缠绕到如图16-20所示的器件的顶部表面上的外部终端部分提供其它的成核点。内部导电元件的暴露位置还可设置成多于两组，例如分别如图21-23的多终端实施例所示。
与每个单独组内的一个或多个薄膜电路和/或内部有源电极和/或内部衔片电极和/或外部衔片电极关联的导电焊盘的暴露位置之间的距离优选地足够小，这样非终端的部件与电镀液的暴露可以使得电镀材料沉积在每个电子部件的暴露导电部分。每个外部终端然后作为电镀材料形成，以在通过在暴露导电元件的相邻组之间横向分布和受控桥接电镀材料的电镀工艺中继续沉积。导电元件的暴露位置的精确控制有助于确保无间隙的连续金属沉积，并且有助于在形成外部电极的过程中潜在地改进电镀材料的沉积粘合。在某些示范性实施例中，相同组内的每个导电元件和相邻导电元件之间的暴露位置距离在约2-30微米之间的范围内。在一个示例中，这种距离在约5-20微米之间。在另一个示例中，这种距离不大于约十微米，并且在其它实施例中小于约八微米(例如，在约2-8微米的范围内)。分开的相邻组的暴露导电元件之间的距离可至少是任何给定组中暴露导电元件之间距离的两倍大，这样不同的外部终端保持了彼此分开且分明。
暴露的导电元件部分的厚度在某些实施例中还可精确选择。根据所公开技术的各方面，这种导电元件部分的厚度和暴露位置还有助于形成粘合和连接表面，用于附着到外部终端上，并且因此实现了表面安装电镀终端结构。形成在基础基底的一个或多个表面上的导电焊盘的厚度以及与盖子基底相关的内部和外部导电元件(例如，内部有源电极、内部衔片电极以及外部衔片电极)的厚度可在约1-50微米的范围内。在一个特别的示范性实施例中，形成在基础基底的一个或多个表面上的导电焊盘的厚度在约10-20微米之间，而设置在盖子基底内或可选的一个或多个外表面上的导电元件的厚度可在约1-10微米的范围内。在某些实施例中，外部衔片电极的厚度大于内部衔片电极的厚度。例如，在某些实施例中，形成在多层盖子基底本体内的内部衔片电极的特征在于示范性的厚度约为二(2)微米或更小，而设置在盖子基底的外部上表面或下表面上的外部衔片电极特征在于示范性厚度为约五(5)微米或更大。总的来说，当所得的电子部件经受与倒角倒圆或筛选(harperizing)相关的机械搅拌时，在某些实施例中的外部衔片电极的厚度约为用于增加硬度的内部有源电极和/或衔片电极的厚度的两倍。
由如上述讨论可知，本文中公开的所有外部终端可形成为“电镀终端”。这种电镀终端可通过定位暴露的内部导电元件而引出。这种现象在下文中称作“自主”，这是因为电镀终端的形成直接由部件的所选外围位置上的暴露金属化结构决定。这种电镀终端如何形成的其它细节现在进行展现。
在所公开技术的某些示范性实施例中，外部终端可通过将导电材料的薄膜电镀沉积成所选择的暴露电极部分并且最终形成“电镀终端”而形成。这种电镀终端可通过电解镀(或者电化学沉积)形成，其中将焙烧的介电和电极层与暴露电极部分无终端的堆叠将经受电镀液，这些电镀液例如为由电气偏压定义的电解镍或电解锡。电容器本身然后偏置到与电镀液相反的极性，并且电镀液中的导电元件附着到电容器暴露的电极部的选择部分。没有极性偏置的可替换电镀技术称作非电解电镀，并且可应用成与诸如镍或铜离子溶液之类的非电解电镀液结合，以形成一个或多个终端层中的任何一个。
根据电化学电镀和/或非电解电镀技术，可采用诸如批量电镀等等之类的批量工艺，这样无终端的电容器优选地全部浸入或沉浸到合适的电镀液中特定的时间量。由于采用了本主题特定的实施例，对于足够的电镀材料需要不到十五分钟，以在沿着电子部件的被选暴露电极部分进行沉积，使得组合足以分布到电镀材料中，以在给定极性被选的相邻暴露电极部分之间形成连续连接。
根据所公开技术的形成电镀终端的一个特别的方法涉及上述参考的电镀应用技术的组合。电子部件首先可沉浸到诸如铜离子溶液之类的非电解电镀液中，以沉积被选的暴露电极部分之上的铜初始层。电镀技术然后切换到电解电镀系统中，其可以在这种部件的被选部分上进行铜或其它电镀材料的更快集结。完整的电镀覆盖度以及电镀材料粘结的进一步保障可以通过在电镀液中包括减小电阻的附加剂而实现。用于改进形成电镀终端的金属化沉积的粘合的又一机械将随后加热根据这些技术的部件，这些技术例如为烘焙、激光支配(laser subjection)、UV暴露、微波暴露、电弧焊接等等。这些工艺在某些实施例中可总体称作“退火”。
根据用于电镀材料到根据当前技术的电子部件的被选暴露电极部分上的不同的可选技术，不同类型的材料可用于形成电镀终端。例如，诸如镍、铜、锡、金等之类的金属化导体以及合适的电阻性导体或半导体材料(例如根据变阻器技术提供的那些)，和/或所选的这些不同类型的材料的组合可以采用。终端的一个特定示例对应于铜(Cu)的第一薄膜电镀，其后跟着镍(Ni)的第二电镀，以及锡(Sn)、铅(Pb)、金(Au)或这些材料的合金组合的第三电镀。在一个实施例中，这种三层的薄膜终端形成为具有约十(10)微米的近似厚度。
用于形成薄膜电镀终端的上述技术的其它方面描述在Ritter等人的标题为“电镀终端”的美国专利No.7,177,137中，为了所有的目的将其结合到本文中作为参考，并且其由本技术的拥有者所拥有。应该清楚，形成电容器终端的其它技术也在本技术的范围之内。示范性替代物包括但不局限于通过电镀、掩模、溅射、真空沉积、印刷或者形成厚膜或薄膜导电层的其它技术来形成终端。
从上面的讨论应该知道，形成电镀外部终端的可能性有很多。大量的各种可能的实现方式可以由本文中公开的批量电镀工艺中的一种或多个来部分启动，其可提供厚膜带印刷或者要求将终端特征精确应用到单个部件上的传统终端技术之外的许多优点。用于多层盖子基底的其它终端选择例如分别如图21-23所示。
如图21所示，一个示范性的表面安装部件1600具有两侧面多端子外部终端1630。部件1600包括采用粘合剂层1604粘结到盖子基底1606上的基础基底1602。设置在基础基底1602的表面上的导电焊盘以及设置在盖子基底1606内并沿着盖子基底1606上表面设置的导电元件沿着六个柱状组中的部件1600的外围暴露，从而有助于形成外部终端1630。三个外部终端1630形成在部件1600的一个较长的侧面上，而三个其它的外部终端1630形成在部件1600较长的对侧面上。所有的六个终端1630还可选地缠绕到部件1600的顶面上，尽管这个特征并不是必须的。应该清楚，较少或较多的终端在终端之间具有相同或可变的节距，可以提供在沿着部件1600的这种两个侧面的整体相对的位置。
现在参考图22，另一示范性的表面安装部件1700具有四侧面多端子外部终端1730。部件1700包括采用粘合剂层1704粘结到盖子基底1706上的基础基底1702。设置在基础基底1702的表面上的导电焊盘以及设置在盖子基底1706内并沿着盖子基底1706的上表面设置的导电元件沿着六个柱状组中的部件1700的外围暴露，从而有助于形成外部终端1730。两个外部终端1730形成在部件1700中的一个较长的侧面上，而两个其它的外部终端1730形成在部件1700较长的对侧面上。一个外部终端1730形成在部件1700较短的侧面(即，端面)上，而一个外部终端1730形成在部件1700较短的对侧面(即，另一端面)上。所有的六个终端1730可选地缠绕到部件1700的顶面上，尽管这个特征并不是必须的。应该清楚，较少或较多数量的终端在终端之间具有相同或可变的节距，可以提供在沿着部件1700的这种四个侧面选择的位置。
现在参考图23，另一示范性表面安装部件1800具有不对称的多端子外部终端。部件1800包括采用粘合剂层1804粘合到盖子基底1806的基础基底1802。设置在基础基底1802的表面上的导电焊盘以及设置在盖子基底1806内并沿着盖子基底1806的上表面延伸的导电元件可沿着三个柱状组中的部件1800的外围暴露，从而有助于形成外部终端1830。两个外部终端1830形成在部件1800较长的一个侧面上，而另一个外部终端形成在部件1800较长的对侧面上。较多或较少的外部终端可设置在部件1800的侧面和/或端面上。该外部终端可以是不对称的，并且不必定位在如图21和22所示的相对位置。例如，可形成不对称终端的相对灵活性是所公开技术的某些实施例中非常重要的方面，其中电镀终端工艺并不要求器件的物理定位，其在诸如采用丝网印刷的金属加载墨水场合之类的现有技术方法中非常需要。
本技术的各种示范性薄膜表面安装部件实施例已经进行了描述，剩余的讨论将集中在本技术总体涉及制造这种部件的示范性方法的方面。图29提供了一种形成根据本技术各方面的薄膜表面安装结构的方法的示范性步骤的流程图，而图24-28分别示出在这种制造方法中出现的各种结构性构造。
现在参考图29，示范性步骤2400-2404总体涉及形成基础基底以及其一个或多个表面上形成的薄膜电路。步骤2400涉及在基础基底晶片上形成薄膜电路阵列。应该清楚，最终切块形成每个基础基底的材料晶片可对应于任何预定形状和厚度的较大表面。可形成多个薄膜电路，而一个或多个薄膜电阻旨在包括在每个离散部件中。作为步骤2400的部分，对每个薄膜电路提供暴露的电连接的多个导电焊盘同样形成在晶片上。在步骤2402中，按需测试和整理薄膜电路。在步骤2404中，将钝化层施加到晶片顶部之上，以基本覆盖并且电隔离薄膜电路和/或形成在其上的导电焊盘的某些或全部。示范性钝化层可对应于诸如苯并环丁烯(BCB)或者聚酰亚胺、环氧树脂、聚合物或其它无机或有机材料的材料。
从步骤2400得到的结构示例的局部视图如图24所示。如图24所示，基础基底晶片1902形成用于多个电子部件的基础基底。多个薄膜电路1904以及对应的导电焊盘1906形成在基础基底晶片1902的表面上。尽管每个薄膜电路1904在图24中示意性示出为电阻器，但是应该清楚每个薄膜电路1904可以对应于任何无源部件或上述的这种部件的组合。还应该清楚，尽管图24示出了晶片1902具有四个薄膜电路1904和六个导电焊盘1906，但是典型的晶片基底具有更大的表面区域，以容纳几百或更多的单个薄膜电路以及导电焊盘的形成。
仍然参考图29，示范性步骤2406-2412总体涉及一个或多个盖子基底的形成。在步骤2406中，盖子基底块采用多层陶瓷工艺技术制成。例如，可制备导电材料和介电材料，其诸如但不局限于陶瓷材料。在一个示例中，以“绿色”陶瓷形式的介电材料通过将陶瓷粉末与合适的粘合溶液(PVA或丙烯酸树脂)混合成介电“片(slip)”而形成。为了采用“直接敷设(direct lay down)”或者“湿法”技术制备介电层，这些介电层可以通过丝网、幕墙涂覆或者喷射法沉积在载体基底上。可替换地，在胶带或“干法”工艺中，自支撑胶带可采用手术刀或类似的技术进行剥脱。在任一工艺中，将电极材料丝网印刷到陶瓷介电材料上。用作电极的金属可以以颗粒形式施加，或者在通过加湿以及将导电颗粒与有机丝网印刷媒介混合形成到导电墨水之后施加。多组和对应的多片电极图案可采用介电层插入，从而形成对应于盖子基底块的固体“焊盘”。
图25示出了盖子基底块2000的示例，其在切块后最终形成了用于多个离散部件的盖子基底。盖子基底块2000包括介电材料2002以及内部导电元件2004的插入层。内部导电元件2004可对应于相同或不同组的有源电极和/或衔片电极或介电材料2002内设置的其它导电元件。盖子基底块2000然后在步骤2408中可切块成较小的盖子基底部分并且进行焙烧。可替换地，盖子基底块2000可基于不需要焙烧的热固树脂或热固塑料材料采用有机介电或导体形成。
示范性的盖子基底部2100如图26所示，其总体对应于图25所示的区域B的放大图。盖子基底部2100以与图24的基础基底晶片1902匹配的有限尺寸真实示出，尽管应该清楚盖子基底部2100实际上可以更大。如图26进一步示出，应该清楚盖子基底部2100可包括任何期望的内部导电元件组合。例如，某些组导电元件可以对应于内部衔片电极2102以及可选的外部衔片电极2103。其它组的导电元件可对应于内部有源电极2104和2106，其包括或不包括其它内部衔片电极2107，其中衔片电极2107或者插入在这种有源电极2104和2106之间(未示出)或者插入在盖子层(如图26所示)以及可选的外部衔片电极2108中。
再次参考图29，步骤2410包括采用临时粘合剂将盖子基底部粘结到载体基底上，该临时粘合剂例如为热释放胶水或其它合适的材料。盖子基底部的暴露表面然后可在步骤2412中重叠或碾磨至基本均匀的目标厚度。碾磨可执行为确保暴露表面上的电极暴露，尽管这不是必须的，因为一个或多个侧面上的电极暴露是器件最终电连接出现的地方。
仍然参考图29，步骤2414-2422涉及基础基底和盖子基底的集成和随后步骤，以形成完整的薄膜表面安装部件。在步骤2414(图27所示的方面)中，基础基底晶片1902反向并且采用粘合剂层2202叠压到盖子基底部2100的重叠表面上。粘合剂层2202可对应于低粘性永久粘合剂，例如环氧树脂胶水、树脂或者其它天然或合成粘合剂，诸如人造橡胶、热固塑料、乳胶、聚乙烯醋酸酯、环氧树脂、聚氨酯、氰基丙烯酸酯聚合物、其它聚合物或者其它。基础基底晶片1902与盖子基底部2100的恰当对齐可以通过与基础基底晶片1902相关的晶片对齐特性或者内置对齐凹槽、标记或者与基础基底晶片1902或盖子基底部2100关联的其它特性来实现。步骤2414的叠压可采用施加到一个或多个基础基底晶片1902和盖子基底部分2100的压力来执行，这样粘合剂层2202以相对薄并且均匀的形式来形成。在某些示范性实施例中，在金属化形成导电焊盘上，粘合剂层2202的厚度在约1-15微米之间或者在约1-10微米之间。
图29的步骤2416对应于重叠或碾磨基础基底晶片的后侧。所叠压的叠层的总体厚度等于无终端的器件最终完成的厚度。在步骤2418中，叠压的叠层在一个或多个横向或纵向方向上(即，x和y方向)切块，以形成单个离散的最终器件。示范性切块位置采用图28的平面视图来示出。例如，图28的叠压叠层可在诸如平面2302所示的x方向中限定的一个或多个位置以及在诸如平面2304所示的y方向中限定的一个或多个位置进行切块。
一旦形成了离散器件，多个这种器件可以经受可选的倒角倒圆步骤2420。“倒角倒圆”是在根据本技术的实际终端电镀之前实现的又一步骤，以便影响电子部件在先出现的锐利边缘的整体倒圆。这种倒圆可以在各部分之间提升更好的终端覆盖度以及器件均匀性，还可以减小处理大批具有锐利边缘的多个部件时出现的潜在碎屑。根据这种“倒角倒圆”，多个离散器件可经受预定值的机械搅拌，或者在通常采用软媒介或什么也不用的绿色状态时，或者在具有媒介和/或水的焙烧阶段时。当在焙烧阶段施加到部件时的工艺在本领域的普通技术人员来说有时称作“筛选”。前焙烧筛选工艺可能特别重要，以在氧化出现在焙烧过程中时将内部电极的这种氧化去掉。电极氧化可以在内部层和外部终端之间呈现不想要的电连接。在某些实施例中，筛选可对应于高能量大翻转工艺，其可采用电子部件的离心抛光，以便清理毛刺并且在比传统的翻转以及震动抛光更短的时间段内清理毛刺和抛光部件。典型的筛选截面的一个示例采用水、-325网眼的铝粉末、1-2mm的含锆水珠和焙烧部件的组合进行150rpm的偏心搅拌六十(60)分钟。这种筛选截面给出了部件与媒介在一个滚筒碾粉机上的低速翻转近二十四(24)小时的等效结果。最后，步骤2422包含采用上述的直接电镀工艺应用外部终端。
本领域的技术人员还应该清楚，根据本技术当前公开的各个方面可以实现许多优点。可以看出，当前公开的技术提供了在非常小的器件封装中具有有效元件布置的令人满意的无源部件以及部件的集成阵列。
小型薄膜器件还可以增加复杂性，从而允许多个终端焊盘和/或自对准精密终端。
此外，多层盖子基底可以包含电路、电容器以及未以薄膜技术实现的用盖子基底提供保护功能的其它部件。
导电元件暴露位置的变形还有利地提供了终端可能性中的变形和灵活性，其中多个对称或不对称终端形成在任何被选的部件表面上，而对于每个终端结构不需要昂贵的工具/机械。
可以实现的其它优点是：当前公开的技术可以在各种部件尺寸、甚至于相对更小的尺寸可以实现灵活的终端结构。示范性器件可以具有对应于0201、0402、0603、0805、1206或者其它部件大小的尺寸，其中“XXYY“的器件尺寸对应于其宽度尺寸为0.XX英寸，长度尺寸为0.YY英寸的一个。例如，0201尺寸器件对应于长度和宽度尺寸约为0.02英寸和0.01英寸或者约为500微米和约为250微米。
尽管本主题已经针对其特定实施例进行详细描述，但是本领域技术人员应该清楚，基于上述的理解，可以容易形成这些实施例的替换、变形或等效物。因此，当前公开的范围仅仅是示例的形式，而不是限制的形式，并且主题公开并不排除包括当前主题的这些修正、变形和/或添加，这些对于本领域的普通技术人员是容易理解的。

Claims (19)

1.一种形成薄膜表面安装部件的方法，包括：
在第一绝缘基底的表面上形成多个薄膜电路；
将第一导电焊盘和第二导电焊盘的每一个设置在所述第一绝缘基底的所述表面上，与所述薄膜电路中的每个关联，并且分别与其电连接；
将第二绝缘基底定位在所述多个薄膜电路之上，以便形成中间组件；以及
选择性切块所述组件，以便形成离散部件，每个离散部件包括至少一个薄膜电路，并且分别具有与所述第一导电焊盘和第二导电焊盘关联的沿着每个离散部件的至少一个表面暴露的至少一部分。
2.如权利要求1所述的方法，还包括：在定位所述第二绝缘基底之前，将绝缘层设置在所述多个薄膜电路之上，其它多个薄膜电路容放在这种绝缘层上，以便形成由所述绝缘层分开并且共同夹在所述第一绝缘基底和第二绝缘基底之间的两层的多个薄膜电路。
3.如权利要求1所述的方法，其中所述第一绝缘基底包括基础基底，所述第二绝缘基底包括盖子基底。
4.如权利要求3所述的方法，其中所述盖子基底进一步包括多层结构，该多层结构包括内部有源电容器电极。
5.如权利要求1所述的方法，还包括选择性地将所述第一绝缘基底和第二绝缘基底确定尺寸。
6.如权利要求1所述的方法，还包括：在将所述组件切块之前，将外部屏蔽层设置在所述第一绝缘基底和第二绝缘基底上。
7.如权利要求1所述的方法，还包括将外部终端形成在所述各第一导电焊盘和第二导电焊盘与每个离散部件分别关联的暴露部分之上。
8.如权利要求7所述的方法，其中所述各离散部件包括多侧面部件，所述外部终端包括两侧面终端、四侧面终端以及不对称多侧面终端的一个。
9.如权利要求3所述的方法，其中：
所述盖子基底还包括多层结构，该多层结构包括内部衔片电极和外部衔片电极的至少一个；以及
所述方法还包括通过这种衔片电极导引而将外部终端分别形成各离散部件的每一个上。
10.如权利要求1所述的方法，其中所述薄膜电路分别包括至少一个无源部件，该无源部件包括电阻器、电容器和电感器。
11.如权利要求1所述的方法，其中所述薄膜电路分别包括无源部件、网络和滤波器的阵列的一个。
12.一种用于形成安装在电路板上的薄膜表面安装部件的方法，包括：
在基础基底晶片的表面上形成多个薄膜器件；
在所述基础基底晶片的所述表面上提供相应的第一导电焊盘和第二导电焊盘，与所述薄膜电路中的每一个相关联，并且分别与其电连接；
制备多层陶瓷盖子基底；
将所述盖子基底与所述薄膜器件连接；以及
将所得的连接结构切块以形成离散部件，每个离散部件包括至少一个薄膜电路，并且分别具有与所述第一导电焊盘和第二导电焊盘关联的沿着每个离散部件的至少一个表面暴露的至少一部分。
13.如权利要求12所述的方法，其中：
所述薄膜器件分别包括各无源部件以及无源部件阵列中的一个。
14.如权利要求12所述的方法，其中所述连接包括将钝化层施加到所述基础基底晶片的对表面上，以及将所述盖子基底叠压到所述基础基底晶片上。
15.如权利要求13所述的方法，其中所述连接包括将所述盖子基底叠压到所述基础基底晶片上，各所述第一导电焊盘和第二导电焊盘的至少一部分沿着各切块的单个结构的至少一个表面暴露。
16.如权利要求15所述的方法，还包括在所述第一导电焊盘和第二导电焊盘与各切块的单个结构分别关联的暴露部分之上的所述单个结构上形成外部终端。
17.如权利要求16所述的方法，其中所述各切块的单个结构包括多侧面部件，所述外部终端包括两侧面终端、四侧面终端以及不对称多侧面终端中的一个。
18.如权利要求15所述的方法，还包括在所述单个结构上执行倒角倒圆。
19.如权利要求15所述的方法，还包括在所述单个结构上形成外部终端。
CN201610206511.8A 2009-10-16 2010-10-18 薄膜表面安装部件 Active CN105845296B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US25234009P 2009-10-16 2009-10-16
US25233509P 2009-10-16 2009-10-16
US61/252,335 2009-10-16
US61/252,340 2009-10-16
US12/904,315 US9450556B2 (en) 2009-10-16 2010-10-14 Thin film surface mount components
US12/904,315 2010-10-14
CN201010621677.9A CN102157513B (zh) 2009-10-16 2010-10-18 薄膜表面安装部件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010621677.9A Division CN102157513B (zh) 2009-10-16 2010-10-18 薄膜表面安装部件

Publications (2)

Publication Number Publication Date
CN105845296A CN105845296A (zh) 2016-08-10
CN105845296B true CN105845296B (zh) 2019-04-16

Family

ID=43879153

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010621677.9A Active CN102157513B (zh) 2009-10-16 2010-10-18 薄膜表面安装部件
CN201610206511.8A Active CN105845296B (zh) 2009-10-16 2010-10-18 薄膜表面安装部件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010621677.9A Active CN102157513B (zh) 2009-10-16 2010-10-18 薄膜表面安装部件

Country Status (4)

Country Link
US (3) US9450556B2 (zh)
CN (2) CN102157513B (zh)
DE (1) DE102010042544B9 (zh)
HK (1) HK1157057A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011004061A1 (de) * 2011-02-14 2012-08-16 Endress + Hauser Gmbh + Co. Kg Elektronisches Gerät und Schutzelement hierfür für den Einsatz in explosionsgefährdeten Bereichen
CN103477402A (zh) * 2011-04-26 2013-12-25 松下电器产业株式会社 静电应对部件及其制造方法
KR20130035329A (ko) * 2011-09-30 2013-04-09 삼성전기주식회사 인쇄회로기판
DE102012106425A1 (de) 2012-07-17 2014-01-23 Epcos Ag Bauelement
US9093974B2 (en) 2012-09-05 2015-07-28 Avx Corporation Electromagnetic interference filter for implanted electronics
WO2014150723A1 (en) * 2013-03-15 2014-09-25 Ccl Label, Inc. Thin conductors, connectors, articles using such, and related methods
US9419667B2 (en) 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
US10933489B2 (en) * 2013-07-09 2021-03-02 Raytheon Technologies Corporation Transient liquid phase bonding of surface coatings metal-covered materials
KR102122934B1 (ko) 2013-07-22 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102097329B1 (ko) 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR102004770B1 (ko) 2013-10-31 2019-07-29 삼성전기주식회사 복합 전자부품 및 그 실장 기판
DE102014100469A1 (de) * 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben
KR102089696B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
WO2016042990A1 (ja) * 2014-09-18 2016-03-24 株式会社村田製作所 高周波部品
US10119992B2 (en) * 2015-04-01 2018-11-06 Tektronix, Inc. High impedance compliant probe tip
JP6554833B2 (ja) * 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
US9866193B2 (en) * 2015-04-20 2018-01-09 Avx Corporation Parallel RC circuit equalizers
US10033346B2 (en) 2015-04-20 2018-07-24 Avx Corporation Wire-bond transmission line RC circuit
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
CN105407627B (zh) * 2015-12-04 2018-04-20 广州兴森快捷电路科技有限公司 高速印刷电路板及其差分布线方法
US10103703B2 (en) 2016-05-20 2018-10-16 Qualcomm Incorporated Double-sided circuit
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
CN106960882B (zh) * 2017-03-20 2018-06-15 河北盛平电子科技有限公司 一种表面金属化陶瓷立方体和制作方法
CN106971814A (zh) * 2017-03-24 2017-07-21 苏州翠南电子科技有限公司 一种结构化电感陶瓷磁性材料
US10390425B2 (en) * 2017-04-27 2019-08-20 Nanning Fugui Precision Industrial Co., Ltd. Golden finger structure
WO2018198600A1 (ja) * 2017-04-28 2018-11-01 株式会社村田製作所 電子部品
CN110574131B (zh) * 2017-05-15 2022-05-17 株式会社村田制作所 层叠型电子部件和层叠型电子部件的制造方法
KR102516765B1 (ko) * 2017-09-27 2023-03-31 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102511867B1 (ko) * 2017-12-26 2023-03-20 삼성전기주식회사 칩 전자부품
US10944147B2 (en) 2018-03-06 2021-03-09 Avx Corporation Thin film surface mountable high frequency coupler
WO2019170230A1 (en) * 2018-03-07 2019-09-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device having an electronic component packaged in a compact component carrier with shielding cavities
JP7198000B2 (ja) * 2018-05-28 2022-12-28 太陽誘電株式会社 コイル部品及び電子機器
CN110660584B (zh) * 2018-06-29 2023-06-27 浙江清华柔性电子技术研究院 柔性储能薄膜的制备方法
US11546019B2 (en) * 2018-12-10 2023-01-03 Skyworks Solutions, Inc. Apparatus for minimizing electromagnetic coupling between surface mount device inductors
US11509276B2 (en) * 2018-12-20 2022-11-22 KYOCERA AVX Components Corporation Multilayer filter including a return signal reducing protrusion
US11595013B2 (en) * 2018-12-20 2023-02-28 KYOCERA AVX Components Corporation Multilayer electronic device including a high precision inductor
JP6944665B2 (ja) * 2019-03-29 2021-10-06 株式会社村田製作所 振動子及び振動子の製造方法
CN110225648A (zh) * 2019-04-23 2019-09-10 台州思碳科技有限公司 一种带简便接电装置的薄膜折叠电路及空气净化装置
US11404372B2 (en) 2019-05-02 2022-08-02 KYOCERA AVX Components Corporation Surface-mount thin-film fuse having compliant terminals
KR20190116115A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR102447684B1 (ko) * 2019-06-27 2022-09-27 주식회사 노바텍 단독 자석 부품을 포함하는 회로기판 및 smt 장비를 이용한 자석 장착 방법
CN110231071B (zh) * 2019-07-17 2020-08-11 湖北保乾科技有限公司 一种基于电容式传感器的液位测量装置
US10998132B1 (en) * 2019-10-16 2021-05-04 Infineon Technologies Ag Capacitor and electronics module assembly with low-inductance connection features
DE102020201295B4 (de) 2020-02-03 2024-10-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung von modularen, eingebetteten Bauelementen für miniaturisierte Systeme
WO2021211559A1 (en) * 2020-04-14 2021-10-21 Avx Corporation Component array including one or more heat sink layers
CN111926266A (zh) * 2020-08-14 2020-11-13 苏州利昇达电子科技有限公司 一种抗干扰性能强的合金电阻及其制作方法
CN115549633B (zh) * 2022-10-27 2023-07-28 泓林微电子（昆山）有限公司 基板集成电感屏蔽结构、由其组成的声波滤波器件及应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301392A (zh) * 1998-03-04 2001-06-27 阿维科斯公司 超小型电容器阵列
CN1459808A (zh) * 2002-04-15 2003-12-03 阿维科斯公司 镀覆接线端
CN1717149A (zh) * 2004-07-02 2006-01-04 安迪克连接科技公司 电路化衬底
CN101241799A (zh) * 2007-02-05 2008-08-13 Tdk株式会社 电子部件及其制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US218729A (en) 1879-08-19 Improvement in cans for cooked meats
GB2197540B (en) 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
US5166656A (en) * 1992-02-28 1992-11-24 Avx Corporation Thin film surface mount fuses
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JPH09270331A (ja) * 1996-03-29 1997-10-14 Tokin Corp 電子部品
JPH09270329A (ja) * 1996-03-29 1997-10-14 Tokin Corp 電子部品及びその製造方法
DE19649332C1 (de) * 1996-11-28 1998-01-22 Tele Quarz Gmbh Resonator mit Kristall
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6707680B2 (en) * 1998-10-22 2004-03-16 Board Of Trustees Of The University Of Arkansas Surface applied passives
US6034589A (en) * 1998-12-17 2000-03-07 Aem, Inc. Multi-layer and multi-element monolithic surface mount fuse and method of making the same
US6218729B1 (en) 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6285542B1 (en) 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6477031B1 (en) * 2000-03-22 2002-11-05 Tdk Corporation Electronic component for high frequency signals and method for fabricating the same
US6890629B2 (en) * 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6761963B2 (en) * 2000-09-21 2004-07-13 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US6898070B2 (en) 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
US20040160753A1 (en) * 2003-01-10 2004-08-19 Vrtis Joan K. System and method for packaging electronic components
JP2007535123A (ja) 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
US7133274B2 (en) * 2005-01-20 2006-11-07 Matsushita Electric Industrial Co., Ltd. Multilayer capacitor and mold capacitor
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7724496B2 (en) * 2005-11-04 2010-05-25 Avx Corporation Multilayer vertically integrated array technology
US20080212258A1 (en) * 2007-02-05 2008-09-04 Tdk Corporation Electronic device and manufacturing method thereof
US8169772B2 (en) 2007-05-01 2012-05-01 Avx Corporation Precision laser adjustable thin film capacitors
US8208266B2 (en) 2007-05-29 2012-06-26 Avx Corporation Shaped integrated passives
TW200929310A (en) * 2007-12-21 2009-07-01 Chun-Chang Yen Surface Mounted Technology type thin film fuse structure and the manufacturing method thereof
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8276268B2 (en) * 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
US8264816B2 (en) * 2009-08-24 2012-09-11 Kemet Electronics Corporation Externally fused and resistively loaded safety capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301392A (zh) * 1998-03-04 2001-06-27 阿维科斯公司 超小型电容器阵列
CN1459808A (zh) * 2002-04-15 2003-12-03 阿维科斯公司 镀覆接线端
CN1717149A (zh) * 2004-07-02 2006-01-04 安迪克连接科技公司 电路化衬底
CN101241799A (zh) * 2007-02-05 2008-08-13 Tdk株式会社 电子部件及其制造方法

Also Published As

Publication number Publication date
US9755609B2 (en) 2017-09-05
CN102157513B (zh) 2016-03-23
DE102010042544A1 (de) 2011-08-25
CN105845296A (zh) 2016-08-10
US20160344365A1 (en) 2016-11-24
HK1157057A1 (zh) 2012-06-22
DE102010042544B4 (de) 2021-03-04
CN102157513A (zh) 2011-08-17
US9450556B2 (en) 2016-09-20
DE102010042544B9 (de) 2021-08-26
US9722568B2 (en) 2017-08-01
US20160345444A1 (en) 2016-11-24
US20110090665A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
CN105845296B (zh) 薄膜表面安装部件
US8730645B2 (en) Multilayer electrical component
KR100799475B1 (ko) 서지 흡수 소자
KR102084737B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
US7283032B2 (en) Static electricity countermeasure component
JP3061088B2 (ja) ノイズフィルタ
JP2005051226A (ja) チップ状電子部品およびその製造方法
US10115528B2 (en) Multilayer ceramic electronic component
JP7444135B2 (ja) 電子部品及び電子機器
JPH05299291A (ja) 高誘電率を有する可撓性シート、並びに該シートを有する多層回路基板、バスバー及び多層コンデンサ
JP2005203479A (ja) 静電気対策部品
JPH08107039A (ja) セラミック電子部品
CN102176375B (zh) 镀覆接线端
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
JPS63300593A (ja) セラミック複合基板
JP2007214509A (ja) 積層型電子部品
JP5014856B2 (ja) 積層型フィルタ
KR101468138B1 (ko) 적층형 칩 소자
KR100691156B1 (ko) 적층형 유전체 필터
KR100672235B1 (ko) 바리스터 및 그 제조 방법
JP2001035249A (ja) 導電性部材
KR20120050289A (ko) 캐패시터 내장형 인쇄회로기판
EP2690780A2 (en) Electrical component
JP2023039725A (ja) コイル部品及びコイル部品の製造方法
JPS63252414A (ja) 多層セラミツクコンデンサを含む高静電容量バスバー

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1224805

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: south carolina

Patentee after: Kyocera AVX Components Co.,Ltd.

Address before: south carolina

Patentee before: AVX Corp.

CP01 Change in the name or title of a patent holder