CN105826073A - 层叠型陶瓷电子部件 - Google Patents
层叠型陶瓷电子部件 Download PDFInfo
- Publication number
- CN105826073A CN105826073A CN201610044522.0A CN201610044522A CN105826073A CN 105826073 A CN105826073 A CN 105826073A CN 201610044522 A CN201610044522 A CN 201610044522A CN 105826073 A CN105826073 A CN 105826073A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- element body
- dielectric ceramic
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
本发明提供即使是薄层多层化后的介电体陶瓷层和内部电极层也能够改善内部电极与外部电极的接触不良并且在可靠性方面表现优异的层叠型陶瓷电子部件。所述层叠型陶瓷电子部件具有多个介电体陶瓷层与多个内部电极层交替层叠而成的元件主体和设置于所述元件主体的内部电极层露出的端面的外部电极,露出于所述元件主体的端面的多个内部电极层中的至少一部分具有连结邻接的内部电极层的端面电极部,在所述端面电极部与接触的所述介电体陶瓷层之间具有连接部,以覆盖端面电极部的方式设置外部电极。
Description
技术领域
本发明涉及一种内部电极层和陶瓷层交替层叠而成的层叠型陶瓷电子部件。
背景技术
近年来,在电子设备的小型化、薄型化发展过程中要求搭载于这些电子设备中的电子部件也小型化。尤其是关于层叠陶瓷电容器,根据薄型民用设备的需要受限于电子部件的按照面积而要求小型部件的高容量化。
从这样的市场要求出发,层叠陶瓷电容器必须确保容量并且小型化。在此,层叠陶瓷电容器的静电容量以式1表示。
C:静电容量;εr:相对介电常数;ε0:真空介电常数
S:内部电极重叠面积;d:介电体陶瓷层厚度;n:层叠数
由式1可知,在小型化的要求不断提高中,考虑到确定的形状尺寸和内部电极的重叠面积,为了提高层叠陶瓷电容器的静电容量,提高陶瓷材料的固有的相对介电常数、减薄介电体陶瓷层厚度、减薄内部电极层厚度并增加层叠数等来调整。
然而,关于相对介电常数,根据物质固有的值,如果没有发现新型介电体物质则不能预计有大幅度的提高,必然需要减薄内部电极层厚度或介电体陶瓷层厚度。因此,要求由0.60μm以下的内部电极层以及介电体陶瓷层来形成的层叠陶瓷电容器。
通常为了减薄内部电极层以及介电体陶瓷层,形成内部电极层的金属颗粒和形成介电体陶瓷层的介电体陶瓷颗粒可以使用经过微细化的粉末。
然而,如果使用微细化后的金属颗粒和介电体陶瓷颗粒,则金属颗粒其反应性高于介电体陶瓷颗粒,在伴随着烧结的收缩开始温度会产生大的失配。其结果,容易成为内部电极层进入到元件主体内部的结构,在内部电极层与外部电极之间产生空隙,从而会发生连接不良难以确保品质。
因此,在专利文献1中提出了通过直接电镀来形成外部电极的方法。提出了通过该方法,即使是引入到元件主体内部的内部电极层也将内部电极层端面的露出部作为核而析出电镀膜,电镀膜生长,由此夹着介电体陶瓷层的内部电极层的露出部彼此连接,能够形成薄而且平整的外部电极。
另外,在专利文献2中提出了通过进行准备内部电极的端部被引出到表面的陶瓷素体的工序、形成含有包含第1金属成分的第1金属填料以及包含熔点高于所述第1金属成分的第2金属成分的第2金属填料的树脂电极层的工序、将所述电极层加热并形成含有所述第1和第2金属成分和包含于所述内部电极中的金属并且具有位于所述陶瓷素体表面上的金属层的电极的加热工序,从而能够得到可以改善内部电极层与外部电极层的连接不良的结构体。
现有技术文献
专利文献
专利文献1:日本特开2010-21523号公报
专利文献2:日本特开2013-118356号公报
发明内容
发明所要解决的技术问题
然而,在专利文献1中,因为通过直接电镀来形成外部电极,所以会有镀膜与元件主体没有化学结合,镀膜与部件主体的接合强度不充分的问题。其结果,会有在弯曲强度试验中从镀膜与元件主体之间开始变得容易发生界面剥离的技术问题。
另外,在专利文献2中,因为在介电体陶瓷层的厚度被薄层多层化到0.6μm以下的层叠陶瓷电容器中引出到表面的内部电极彼此的间隙窄从而第1金属填料和第2金属填料难以侵入,所以有在外部电极与被内部电极夹着的介电体陶瓷层之间产生空隙的技术问题。其结果,会有在弯曲强度试验中将空隙作为起点从外部电极与介电体陶瓷层之间容易发生界面剥离的技术问题。
本发明的目的在于提供一种即使在介电体陶瓷层和内部电极层被薄层多层化的情况下也能够改善连接不良并且抑制在弯曲强度试验中在外部电极与元件主体之间发生的界面剥离的层叠型陶瓷电子部件。
解决技术问题的手段
为了解决上述技术问题,本发明所涉及的层叠型陶瓷电子部件其特征在于:所述层叠型陶瓷电子部件具有多个介电体陶瓷层与多个内部电极层交替层叠而成的元件主体和在所述元件主体的内部电极层所露出的端面上设置的外部电极,露出于所述元件主体的侧端面的多个内部电极层中的至少一部分具有连结邻接的内部电极层的端面电极部,并且在与所述端面电极部接触的所述介电体陶瓷层之间具有连接部,以覆盖端面电极部的方式设置外部电极。
在此,端面电极部是指相比元件主体更突出于外部电极侧的内部电极层的端部。另外,连接部是指接触于端面电极部和介电体陶瓷层端部的层,也包括不连续的层。
这样的结构体在烧结外部电极之前形成,因而外部电极与端面电极部的接合面积增加,所以接合强度提高并且能够改善连接不良。进一步,因为在端面电极部与介电体陶瓷层的界面具有连接部,所以能够抑制在端面电极部与介电体陶瓷层端部之间产生空隙,并且在弯曲强度试验中能够飞跃性地改善在外部电极与元件主体之间发生的界面剥离。
所述连接部的特征在于,将所述内部电极金属的氧化物作为主成分。
根据这样的结构,因为在连接部中主成分含有内部电极金属的氧化物,所以能够提高连接部与介电体陶瓷层端部的接合性,并且在弯曲强度试验中能够飞跃性地改善在外部电极与元件主体之间发生的界面剥离。
另外,所述连接部为接触于端面电极部和介电体陶瓷层端部的非常薄的层,优选为100nm以下。
所述连接部的副成分的特征在于,含有V、Cr、Cu、Mn、Mg、Si、Ti、Ba、Ca、Zr的氧化物中的至少任意一种。
根据这样的结构,因为连接部含有V、Cr、Cu、Mn、Mg、Si、Ti、Ba、Ca、Zr的氧化物中的至少任意一种,所以与端面电极部的反应性良好,连接部与端面电极部的接合性提高,并且在弯曲强度试验中能够飞跃性地改善在外部电极与元件主体之间发生的界面剥离。
另外,所述端面电极部中存在连结至少3层以上的内部电极层的端面电极部,通过端面电极部连结3层以上的内部电极层的比例相对于全部内部电极层为10%以上。
即,作为例子如果是具有300层内部电极层的层叠型陶瓷电子部件,则意味着30层以上的内部电极层通过端面电极部连结3层以上。
以这样的比例构成的结构体其端面电极部与内部电极层的接合强度提高,并且在弯曲强度试验中能够飞跃性地改善在外部电极与元件主体之间所发生的界面剥离。
发明的效果
根据本发明,能够提供一种即使是在介电体陶瓷层和内部电极层被薄层多层化的情况下也能改善连接不良并且飞跃性地改善了在弯曲强度试验中在外部电极与元件主体之间所发生的界面剥离的层叠型陶瓷电子部件。
附图说明
图1是本发明的一个实施方式所涉及的层叠陶瓷电容器的概略截面图。
图2是本发明的一个实施方式所涉及的热压烧成炉的概略图。
图3是本发明的一个实施方式所涉及的热压烧成炉的烧成时的概略图。
图4是为了说明本发明所涉及的层叠陶瓷电容器的内部结构体的形态的层叠陶瓷电容器的部分截面图。
图5是由本发明的一个实施方式所涉及的实施例7制得的外部电极形成前的层叠陶瓷电容器的内部电极突出部的部分截面的场发射扫描电子显微镜(FE-SEM)照片。
符号的说明
1…介电体陶瓷层、2…内部电极层、3…元件主体部件、4…外部电极、10…层叠陶瓷电容器、20…加压冲头加热室、21…加压室、22…冲头、23…工作台、24…加热器、25…推板、26…接受板、27…元件主体试样、28…高强度板、29…陶瓷台、31…内部电极层、32…介电体陶瓷层、33…外部电极、34…端面电极部、35…连接部。
具体实施方式
以下,举例说明层叠陶瓷电容器作为本发明的优选的实施方式。将相同符号赋予相同部件并省略重复的说明。另外,附图是示意性的,部件相互之间的尺寸的比率或部件的形状等可以与实物不同。
(层叠陶瓷电容器)
如图1所示,本发明的一个实施方式所涉及的层叠陶瓷电容器10具有介电体陶瓷层1和内部电极层2交替层叠的结构的元件主体部件3。在该元件主体部件3的两端部形成分别与元件主体部件的内部中交替配置的内部电极层2相导通的一对外部电极4。元件主体部件3的形状没有特别地限制,通常为长方体形状。另外,其尺寸也没有特别地限制,可以根据用途做成适当的尺寸。
(层叠陶瓷电容器的制造方法)
本实施方式的层叠陶瓷电容器的制造方法可以通过介电体陶瓷膏体的制作、内部电极膏体的制作、高低差吸收层用陶瓷膏体的制作、印刷、层叠、切断这样的公知的方法来制作元件主体部件的包含有机成分等的状态的物质。接着,为了燃烧有机成分等并使之碳化,并且使元件主体部件烧结,经过脱粘结剂工序、烧成工序而得到元件主体部件。接着,在烧结后的元件主体的端面上形成外部电极,在外部电极上形成镀膜,从而完成层叠陶瓷电容器。
以下就制造方法进行具体地说明。
(介电体陶瓷层的陶瓷组成)
上述的介电体陶瓷层的组成没有特别地限定,优选将ABO3(其中,表示A位点至少包含Ba并且B位点至少包含Ti的钙钛矿型结晶)作为主成分,并且作为副原料相对于100mol的ABO3含有Mg以MgO换算为0.01mol以上且2.00mol以下、R的化合物(其中,R为选自Y、Dy、Ho、Yb、Lu、Gd以及Tb中的至少1种)以R2O3换算为0.20mol以上且1.00mol以下、SiO2为0.40mol以上且2.00mol以下、Mn的化合物以MnO换算为超过0.00mol且小于0.50mol、V的化合物以V2O5换算为0.01mol以上且0.50mol以下所示的组成范围的组成。
(介电体陶瓷膏体)
本发明中的介电体陶瓷层优选使用平均粒径为20nm至100nm的介电体陶瓷粉末。通过将平均粒径控制在该范围内,从而能够制作致密的介电体生坯薄片。
介电体陶瓷膏体可以通过以成为所述介电体陶瓷层组成的方式用高速搅拌机混合介电体陶瓷颗粒、副原料的氧化物或碳酸盐和有机载体之后,在三辊式滚轧机或球磨机、珠磨机中进行分散并混炼来进行制作。
(内部电极膏体)
本发明中的内部电极膏体的导电性粉末,作为粒径没有特别地限制,优选使用平均粒径为10nm至150nm的导电性粉末。另外,为了使导电性粉末的烧结举动延迟而作为辅助材料添加的介电体陶瓷粉末优选使用与在介电体陶瓷膏体中所使用的介电体陶瓷粉末相同组成且平均粒径为10nm至50nm左右的介电体陶瓷粉末。作为用作导电材料的金属,能够使用Ni、Cu、Ni-Cu合金、Ag-Pd合金等,没有特别地限定。
内部电极膏体可以通过用高速搅拌机混合准备好的导电性粉末、用作所述辅助材料的介电体陶瓷粉末、有机载体,在三辊式滚轧机或球磨机中进行分散并混炼来进行制作。
(高低差吸收层用陶瓷膏体)
关于高低差吸收层的组成,将与介电体陶瓷层相同的无机组成作为无机主成分,作为副成分没有特别地限定,优选以换算为0.01mol以上且2.00mol以下的范围含有至少一种以上的CuO、Cr2O3、MnO、V2O5、SiO2、MgO、TiO2、BaCO3、CaCO3、ZrO2。可以通过用高速搅拌机混合准备好的原料粉末、分散剂和有机溶剂,在珠磨机中进行分散,浆料化之后混合有机载体,用高速搅拌机进行混合之后,用蒸发器等在所希望的范围内使有机溶剂蒸发气化,然后用三辊式滚轧机进行混炼来进行制作。
上述有机载体是将粘结剂树脂溶解于溶剂中而获得的。作为用于有机载体的粘结剂树脂,没有特别地限制,可以列举乙基纤维素、聚乙烯醇缩丁醛、丙烯酸树脂等通常的各种粘结剂树脂。
(层叠陶瓷电容器的制造)
使用由此制得的介电体陶瓷膏体、内部电极膏体以及高低差吸收层用陶瓷膏体来制造层叠陶瓷电容器。
首先,为了形成介电体陶瓷生坯薄片,使用上述的介电体陶瓷膏体,通过模具涂层法(diecoatingmethod)、刮刀法等在作为支撑体的载体薄膜14上以0.6μm以上且0.9μm以下的厚度形成介电体陶瓷生坯薄片并进行干燥。
接着,为了形成内部电极生坯层,使用上述的内部电极膏体用丝网印刷等印刷法在介电体陶瓷生坯薄片上以优选为0.7μm以下的厚度形成内部电极生坯薄片并进行干燥。
进一步,为了形成高低差吸收层陶瓷生坯层,通过丝网印刷等印刷法在介电体陶瓷生坯薄片上优选以与内部电极生坯层同等的厚度与内部电极生坯层具有10μm左右的重叠来形成于内部电极生坯层之间的凹部并进行干燥。在此,将由此制得的生坯薄片称为容量部生坯薄片。
剥下如上所述制得的容量部生坯薄片的载体薄膜,层叠所希望数量的容量部生坯薄片,制作层叠陶瓷电容器中形成静电容量的生坯体,进一步在仅以介电体陶瓷生坯薄片形成的生坯薄片中其它的途径制作层叠所希望层数后的层叠体,在生坯体层叠面的上下进行热压合来粘结。
接着,将所得到的元件主体切断成单片。单片化方法没有特别地限制,可以列举铡刀切断方法或划片刀法、激光切割法等。
(脱粘结剂工序)
脱粘结剂工序中的条件为氧分压为10-21atm以上且10-16atm以下、在氢浓度为0.1%以上且4.0%以下的氮氢混合气体中、顶部保持温度为650℃以上且850℃以下的条件下进行。升温速度和保持时间没有特别地限制,残留碳量可以为0.1质量%以下。如果降低脱粘结剂温度则残留碳较多,所以在烧成工序中由于更多地从元件主体除去碳而会变得容易发生分层。
(热处理工序)
本发明的一个实施方式中的热处理工序因为制成具有本发明中所使用的端面电极部和连接部的结构,所以可以使用特殊的热压烧结法。但是,本发明的效果在于结构体,只要是能够制作本发明的结构体的方法,可以使用任何介电体陶瓷膏体、内部电极膏体、高低差吸收层用膏体、各种烧成方法,例如可以列举辊道窑烧成、热等静压(hotisostaticpressing)烧成、间歇式炉烧成等。
本发明的一个实施方式中的热压烧结如图2、图3所示用连续式高速热压烧成来进行烧结。
如图2所示,本发明中的连续式高速热压烧成炉由加压冲头加热室20、加压室21、冲头22、工作台23、加热器24、推板25、接受板26构成,元件主体试样27置于高强度板28之上,高强度板28安装于陶瓷台29之上和冲头22的底部。
如图3所示,本发明中的连续式高速热压烧成炉通过在加压冲头加热室20中从1200℃被加热到1300℃的冲头22和高强度板28对通过推板25被送到工作台23并且放置于陶瓷台29和高强度板28上的元件主体试样27进行加压加热,由此进行烧结。烧结后的元件主体试样通过接受板26送出至加压室21之外。
作为烧成条件,例如可以列举升温速度为7000℃/h以上且100000℃/h以下、加压量为1.0MPa以上且80MPa以下的条件。
作为烧成气氛,优选在氮、氢以及水蒸气共存的气氛下氢浓度为大于0.1%且4.0%以下进行。如果氢浓度过高,则在脱粘结剂工序中残留的碳也会在烧成工序中残留,并且再氧化条件会移动到高温侧,因而不优选。相反地,如果过低,则导电性粉末会发生氧化,因而不优选。
作为上述的高强度板,可以列举碳化钨、碳化硅、氮化硅等抗热冲击性强并且弯曲强度大的材料。从与试样的反应性的观点出发,优选使用碳化硅。
作为上述的加压冲头,可以列举碳化硅、氮化铝等比导热率高的材料。从耐热性、比导热率的观点出发,优选使用碳化硅。
作为上述的陶瓷台,可以列举稳定化氧化锆、氧化铝、氮化硅等比导热率低的材料。从抗热冲击性、比导热率的观点出发,优选使用稳定化氧化锆、氮化硅。
对使之这样烧结烧成之后的元件主体进行再氧化处理。在再氧化处理中,在热压装置内进行加压,另外,也可以用其它的间歇炉、连续炉等来进行。另外,通常来说将氧分压控制在10-8atm至10-4atm的范围的氮和水蒸气的共存气氛下进行。另外,优选保持温度为800℃至950℃的范围下进行。如果退火时的保持温度小于上述的温度范围,则因为介电体材料的再氧化不充分,所以会有绝缘电阻以及寿命特性降低的情况。另外,如果超过上述的范围,则难以获得本发明的结构。
通过上述工序,从而内部电极层的导电材料从元件主体挤出,在与邻接的内部电极层接触的阶段浸润于介电体陶瓷层端部,形成端面电极部。另外,连接部是在形成了端面电极部之后的降温阶段与介电体陶瓷层端部的氧化物发生界面反应而形成的。
在本发明一个实施方式中,用上述方法制作了本发明的结构,例如,即使不是通常的热压烧结或加压烧结,通过将Ni膏体涂布于元件主体的内部电极层引出的端部,控制气氛来进行烧成也能够形成,本发明的结构不限于上述方法。
这样,对使用上述介电体陶瓷膏体和内部电极膏体制得的元件主体通过上述热处理工序能够制得本发明的结构体。关于本发明的结构体的最佳的形态,用图4进行说明。
图4是图1的层叠陶瓷电容器的概略截面图的内部结构的一部分放大图。
如果放大本发明所涉及的层叠陶瓷电容器的内部结构的截面,则如图4所示,由内部电极层31、介电体陶瓷层32、外部电极33、端面电极部34以及连接部35构成。在此,端面电极部34是指比元件主体更突出于外部电极33侧的内部电极层31的端部,连接部35存在于在端面电极部34与介电体陶瓷层32的端部之间所存在的界面。
如图4所示,本发明所涉及的层叠陶瓷电容器内部结构由于具有由内部电极层成分构成的端面电极部,所以改善了外部电极与内部电极的连接不良,进一步,由于具有连接了介电体陶瓷层端部与端面电极部的连接部,所以能够使元件主体与外部电极的连接良好,能够获得飞跃性地改善了在弯曲强度试验中在外部电极与元件主体之间所发生的界面剥离的良好结果。
进一步,连接部优选将内部电极金属的氧化物作为主成分,例如可以例示NiO或CuO。
根据这样的结构,因为在连接部中主成分包含内部电极金属的氧化物,所以连接部与介电体陶瓷层端部的接合性有所提高,并且能够飞跃性地改善在弯曲强度试验中在外部电极与元件主体之间所发生的界面剥离。
作为连接部的厚度没有特别地限制,因为在界面生成,所以为1nm以上且5nm以下左右。另外,在端面电极与介电体陶瓷层端部的界面上必须形成连接部。
进一步,连接部优选含有V、Cr、Cu、Mn、Mg、Si、Ti、Ba、Ca、Zr的氧化物中的至少任意一种作为副成分,进一步优选为V、Cr、Mn、Cu。
根据这样的结构,因为连接部含有V、Cr、Cu、Mn、Mg、Si、Ti、Ba、Ca、Zr的氧化物中的至少任意一种作为副成分,所以与端面电极部的反应性良好,连接部与端面电极部的接合性提高,能够飞跃性地改善在弯曲强度试验中在外部电极与元件主体之间所发生的界面剥离。
进一步,端面电极部中存在连结至少3层以上的内部电极层的端面电极部,通过端面电极部连结3层以上的内部电极层的比例优选为10%以上。
以这样的比例构成的结构体其端面电极部与内部电极层的接合强度提高,并且能够飞跃性地改善在弯曲强度试验中在外部电极与元件主体之间所发生的界面剥离。连结3层以上的内部电极层的比例如果相对于全部内部电极层为小于10%,则端面电极部和连接部存在的效果变小,在弯曲强度试验中会有在外部电极与元件主体之间发生界面剥离的情况。
(外部电极膏体)
本发明中的外部电极膏体能够通过将导电性粉末作为主成分,并将作为副成分的玻璃粉末和有机载体用三辊式滚轧机等进行混炼来制作。导电性粉末没有特别地限定,优选使用至少含有Cu,且作为粒径平均粒径为0.3μm至7.0μm的粉末。通过将平均粒径控制在该范围内从而能够制作致密的外部电极。
将烧成后的元件主体的一部分浸渍于用以上的方法制得的外部电极膏体,并进行烧结,由此能够形成外部电极。外部电极的烧结条件优选为例如在经过加湿的氮和氢的共存气氛中在600℃至850℃的温度范围保持10分钟至1小时左右。
镀膜的形成方法没有特别地限定,对于形成有外部电极的烧结体,通过使用了Ni镀槽、Sn镀槽的滚镀法依次在外部电极上形成Ni镀层和Sn镀层,由此形成了Ni/Sn镀层。这样,能够制作出具有本发明的结构体的层叠陶瓷电容器。
以上已就本发明的一个实施方式作了说明,但是本发明丝毫不会被限定于上述的实施方式,可以在不脱离本发明的宗旨的范围内进行各种变更来适用。
实施例1
以下基于更加详细的实施例来说明本发明,可以在不脱离本发明的宗旨的范围内进行各种变更。
(介电体陶瓷膏体的粉末制作)
在本实施例中,制造了具有组成为(Ba0.96Ca0.04)(Ti0.85Zr0.15)O3+MgO(0.1质量份)+MnO(0.3质量份)+Y2O3(0.4质量份)+SiO2(0.3质量份)+V2O5(0.05质量份)的介电体层的层叠陶瓷电容器。首先,通过球磨机对粒径为0.1~1μm的BaTiO3、CaTiO3、BaZrO3、MgCO3、MnCO3、Y2O3、SiO2的材料粉末进行16小时的湿式混合并进行干燥,由此准备了介电体粉末。
相对于100质量份的介电体粉末,用球磨机混合丙烯酸树脂4.8质量份、乙酸乙酯100质量份、矿物油精6质量份和甲苯4质量份并进行膏体化,从而获得介电体陶瓷膏体。
(内部电极用膏体的制作)
接着,相对于100质量份的平均粒径为0.15μm的Ni颗粒,通过三辊滚压机将有机载体(将乙基纤维素8质量份溶解于丁基卡必醇92质量份而得到的混合物)40质量份和丁基卡必醇10质量份进行混炼并进行膏体化,从而获得内部电极层用膏体。
(高低差吸收层用陶瓷膏体的制作)
将与介电体陶瓷膏体相同的无机组成原料与溶解有分散剂的甲基乙基酮溶剂混合,用高速搅拌机进行混合搅拌并浆料化之后,使用的氧化锆珠来粉碎混合24小时。
将有机载体投入到上述浆料中,使用的氧化锆珠来粉碎混合24小时之后,用蒸发器使有机溶剂挥发调整无机物浓度,用三辊式滚轧机进行混炼,从而制作出高低差吸收层用陶瓷膏体。
(层叠陶瓷电容器的制作)
使用上述的介电体陶瓷膏体,通过刮刀法将介电体生坯薄片形成于作为支撑体的载体薄膜上。介电体生坯薄片的厚度以元件主体内部每1层介电体陶瓷层的厚度成为0.5μm的方式进行调整。
接着,为了形成内部电极层而使用上述的内部电极膏体,用丝网印刷将内部电极膏体形成于介电体生坯薄片上。
进一步,为了形成高低差吸收层,将上述的高低差吸收层用陶瓷膏体丝网印刷于内部电极图案之间的凹部,并进行干燥。这样准备好了容量部生坯薄片。
另外,与内层用生坯薄片分开准备在载体薄膜上仅形成有介电体生坯薄片的外层用生坯薄片。
接着,上述的容量部生坯薄片是用容量部生坯薄片层叠所希望的片数而成,外层用生坯薄片是用外层用生坯薄片层叠所希望的片数而成。载体薄膜每次层叠后剥离。
使用划片机来切断所获得的元件主体。
接着,以0.1mm的间隔将上述切断后的单片化后的元件主体排列于高强度板上,与高强度板一起进行脱粘结剂。
在本实施例中,作为高强度板使用碳化硅。
脱粘结剂条件为:在氢浓度4.0%的加湿后的氮氢混合气体中将保持温度设定为800℃,将保持时间设定为12小时。升温速度没有特别地限制,一直进行至残留碳量成为0.1质量%以下。
使用图2所示的热压烧成装置,以约86400℃/h的升温速度以5MPa的加压量在1100℃的烧成温度下烧结所获得的高强度板上的脱粘结剂后的元件主体。
烧成时的气氛为加湿后的氮和氢的混合气体,并且氧分压为10-10atm。
作为上述的热压烧成装置的夹具材料种类,在本实施例中作为加压冲头使用碳化硅,作为陶瓷台使用氮化硅。
对这样烧结后的元件主体进行再氧化处理。在本发明中用无加压的间歇式炉在控制在10-5atm的氮和水蒸气共存的气氛下进行再氧化处理。另外,保持温度为950℃。
在此,外部电极膏体通过准备作为导电性粉末的Cu粉末(平均粒径为0.8μm)和有机载体,用三辊式滚轧机进行混炼来制作。
然后,使烧结后的元件主体的一部分浸渍于该外部电极膏体中并进行干燥,在氮气中进行烧结。升温速度没有特别地限定,将保持温度设定为800℃,将保持时间设定为20分钟。
通过使用了Ni镀槽、Sn镀槽的滚镀法在形成有外部电极的元件主体中将Ni镀层和Sn镀层依次形成于外部电极上,由此形成了Ni/Sn镀层。这样形成了具有本发明的结构体的层叠陶瓷电容器。
(实施例2)
除了将0.7质量份的Cr2O3追加到高低差吸收层用膏体中以外,以与实施例1相同的方法进行制作。
(实施例3)
除了将0.7质量份的CuO追加到高低差吸收层用膏体中以外,以与实施例1相同的方法进行制作。
(实施例4)
除了将0.7质量份的MnO追加到高低差吸收层用膏体中以外,以与实施例1相同的方法进行制作。
(实施例5)
除了将0.7质量份的V2O5追加到高低差吸收层用膏体中以外,以与实施例1相同的方法进行制作。
(实施例6)
除了将烧成时的加压量变更为10MPa以外,以与实施例1相同的方法进行制作。另外,介电体生坯薄片的厚度以元件主体内部每1层介电体陶瓷层的厚度成为0.5μm的方式进行调整。
(实施例7)
除了将烧成时的加压量变更为15MPa以外,以与实施例1相同的方法进行制作。另外,介电体生坯薄片的厚度以元件主体内部每1层介电体陶瓷层的厚度成为0.5μm的方式进行调整。
(实施例8)
除了将烧成时的加压量变更为20MPa以外,以与实施例1相同的方法进行制作。另外,介电体生坯薄片的厚度以元件主体内部每1层介电体陶瓷层的厚度成为0.5μm的方式进行调整。
(实施例9)
除了将烧成时的加压量变更为40MPa以外,以与实施例1相同的方法进行制作。另外,介电体生坯薄片的厚度以元件主体内部每1层介电体陶瓷层的厚度成为0.5μm的方式进行调整。
(实施例10)
除了将0.7质量份的Cr2O3追加到高低差吸收层用膏体中以外,以与实施例7相同的方法进行制作。
(比较例1)
变更成辊道窑烧成装置,以与实施例1相同的方法进行制作。在烧成时的气氛为加湿后的氮和氢的混合气体,并且氧分压为10-10atm的条件下进行烧成。
(比较例2)
改变外部电极膏体和外部电极膏体烧结时的温度以及气氛,以与比较例1相同的方法进行制作。通过秤取25.6重量份的作为第1导电性填料的Sn、60重量份的作为第2导电性填料的Ag、14.4重量份的热固化性环氧树脂,用三辊式滚轧机进行混炼来制作外部电极膏体。条件为:烧结时的温度为520℃,气氛为氮气,氧分压为10-6atm。用这样的制造方法制得的层叠陶瓷电容器的结构体由于成为通过从内部电极延伸出来的连接部而互相连接元件主体侧面的至少1组相邻的内部电极的露出部的结构体,所以外部电极与内部电极的接合面积变得充分,并且能够抑制静电容量的降低。
所制得的层叠陶瓷电容器的不包括外部电极的形态设定成,被介电体陶瓷层夹持的内部电极层为270层,元件主体内部每1层介电体陶瓷层的厚度为0.5μm,内部电极层的厚度为0.4μm,外层部的厚度为25μm,容量为4.7μF。
(层叠陶瓷电容器的评价)
所制得的层叠陶瓷电容器通过以下的评价方法对端面电极部的有无、由端面电极部连结了3层以上的内部电极层的比例、连接部的有无、连接部的主成分、连接部的副成分、静电容量、弯曲强度试验进行评价。
(端面电极部的有无的评价)
端面电极部的有无的评价方法是使用场发射扫描电子显微镜(FE-SEM)以5000倍来观察所制得的层叠陶瓷电容器的截面,从而评价了介电体陶瓷层厚度、内部电极层厚度以及端面电极部的有无。
(连接部的有无、连接部的主成分、连接部的副成分的组成评价)
连接部的有无、连接部的主成分和连接部的副成分的评价是通过使用附属于扫描透射电子显微镜的能量色散X射线分光装置(EDS)以50万倍来观察所制得的层叠陶瓷电容器的连接部,进行视野的线分析来进行评价。
(由端面电极部连结了3层以上的内部电极层的比例)
由端面电极部连结了3层以上的内部电极层的比例的评价是通过使用场发射扫描电子显微镜(FE-SEM)以5000倍来观察所制得的层叠陶瓷电容器的截面的10个视野,评价端面电极部连结3层以上的内部电极的层数,计算出相对于内部电极层数的比例。
(静电容量)
对所制得的层叠陶瓷电容器使用LCR测试仪(HP公司制造,4284A)以1kHz、1.0Vrms的条件测定静电容量,求得实效静电容量。
(弯曲强度试验评价)
使用焊锡(Sn96.5%-Ag3%-Cu0.5%)将制得的层叠陶瓷电容器安装于玻璃环氧基板之后,使用弯曲强度试验机从芯片型电子部件的安装部的下侧对玻璃环氧基板施加弯曲应力,实施基板弯曲试验。
将关于实施例1和比较例1至2的端面电极部的有无、由端面电极部连结了3层以上的内部电极层的比例、连接部的有无、连接部的主成分、连接部的副成分、静电容量、弯曲强度试验的结果示于表1中。
[表1]
在实施例1中,由端面电极部连结了3层以上的内部电极层的比例小,但是观察到大量由端面电极部连结了2层的内部电极层。
如表1所示,可知如果如比较例1那样在无加压下进行烧结,则因为外部电极与内部电极的接合面积不充分,所以会发生容量降低。
如表1所示,可知如果如比较例2那样变更外部电极膏体,则外部电极与内部电极的接合面积变得充分,从而能够抑制容量发生降低。但是,在弯曲强度试验中可知不能抑制不良品的产生。薄层多层化后的层叠陶瓷电容器被认为不能够抑制在外部电极与元件主体之间产生空隙,且在弯曲强度试验中在外部电极与元件主体之间发生了界面剥离。
如表1所示,可知本发明所涉及的实施例1的结构体其静电容量不会降低。认为通过增加端面电极部与外部电极的接合面积,从而改善了连接不良。另外,可知在弯曲强度试验中能够抑制不良品的产生。认为其原因在于在端面电极部与介电体陶瓷层端部之间有连接部,没有空隙,从而抑制了在外部电极与元件主体之间的界面剥离。
将关于实施例2至10的端面电极部的有无、由端面电极部连结了3层以上的内部电极层的比例、连接部的有无、连接部的主成分、连接部的副成分、静电容量、弯曲强度试验的结果示于表2中。
[表2]
如表2所示,可知本发明所涉及的实施例2至实施例5的结构体在弯曲强度试验中能够抑制不良品的产生。认为其原因在于通过在连接部中含有作为副成分的Cr、Cu、Mn、V的氧化物从而提高了连接部与端面电极部的接合强度。
如表2所示,可知本发明所涉及的实施例6至实施例10的结构体在弯曲强度试验中能够进一步抑制不良品的产生。认为其原因在于通过具有3层以上发生了连结的端面电极部从而提高了端面电极部与内部电极层的接合强度。
图5是实施例7的在烧结外部电极之前观察到的试样的截面图。由图5看到可知,端面电极部和介电体陶瓷层端部紧密附着,并具有连接部。另外,因为显示这样的结构的比例高,所以抑制了在端面电极部与介电体陶瓷层端部之间产生空隙,并且改善了连接不良。因此,认为在弯曲强度试验中能够飞跃性地抑制在外部电极与元件主体之间发生界面剥离。
本发明并不限定于上述的各个实施例,关于介电体陶瓷材料和内部电极材料的组成、内部电极层厚度、介电体陶瓷层厚度、外部电极层厚度、热处理工序可以在本发明的范围内增加各种应用。
产业上利用的可能性
本发明可以提供一种小型化高容量化的层叠型陶瓷电子部件即使在介电体陶瓷层和内部电极层被薄层多层化的情况下也能改善连接不良且弯曲强度试验表现优异的可靠性良好的层叠型陶瓷电子部件。
Claims (4)
1.一种层叠型陶瓷电子部件,其特征在于:
所述层叠型陶瓷电子部件具有:多个介电体陶瓷层与多个内部电极层交替层叠而成的元件主体和在所述元件主体的内部电极层所露出的端面上设置的外部电极,
露出于所述元件主体的端面的多个内部电极层中的至少一部分具有连结邻接的内部电极层的端面电极部,在所述端面电极部与接触的所述介电体陶瓷层之间具有连接部,以覆盖端面电极部的方式设置外部电极。
2.如权利要求1所述的层叠型陶瓷电子部件,其特征在于:
所述连接部将所述内部电极金属的氧化物作为主成分。
3.如权利要求1或者2所述的层叠型陶瓷电子部件,其特征在于:
所述连接部的副成分含有V、Cr、Cu、Mn、Mg、Si、Ti、Ba、Ca、Zr的氧化物中的至少任意一种。
4.如权利要求1~3中任一项所述的层叠型陶瓷电子部件,其特征在于:
所述端面电极部中存在连结至少3层以上的内部电极层的端面电极部,通过端面电极部连结3层以上的内部电极层的比例为10%以上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010869A JP6443072B2 (ja) | 2015-01-23 | 2015-01-23 | 積層型セラミック電子部品 |
JP2015-010869 | 2015-01-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105826073A true CN105826073A (zh) | 2016-08-03 |
Family
ID=56433807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610044522.0A Pending CN105826073A (zh) | 2015-01-23 | 2016-01-22 | 层叠型陶瓷电子部件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10199168B2 (zh) |
JP (1) | JP6443072B2 (zh) |
CN (1) | CN105826073A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111584184A (zh) * | 2020-06-22 | 2020-08-25 | 惠州市宏业兴电子有限公司 | 叠层片式陶瓷电感器 |
CN115036132A (zh) * | 2021-03-08 | 2022-09-09 | Tdk株式会社 | 陶瓷电子部件 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7040206B2 (ja) * | 2018-03-27 | 2022-03-23 | Tdk株式会社 | 積層セラミック電子部品 |
JP7053095B2 (ja) * | 2018-11-29 | 2022-04-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
KR102333094B1 (ko) | 2019-07-08 | 2021-12-01 | 삼성전기주식회사 | 커패시터 부품 |
KR102257992B1 (ko) * | 2019-07-08 | 2021-05-28 | 삼성전기주식회사 | 커패시터 부품 |
JP2021093404A (ja) * | 2019-12-06 | 2021-06-17 | 太陽誘電株式会社 | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 |
JP2022057916A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
WO2024014235A1 (ja) * | 2022-07-12 | 2024-01-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246105A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 積層コンデンサ |
US20130107421A1 (en) * | 2011-10-31 | 2013-05-02 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method thereof |
CN103578757A (zh) * | 2012-08-09 | 2014-02-12 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243650A (ja) * | 1999-02-22 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
JP5078307B2 (ja) * | 2006-09-27 | 2012-11-21 | 京セラ株式会社 | 誘電体磁器およびその製法、ならびにコンデンサ |
JP5207675B2 (ja) * | 2007-07-02 | 2013-06-12 | 京セラ株式会社 | 誘電体磁器およびこれを用いた積層セラミックコンデンサ |
JP5600247B2 (ja) | 2008-06-11 | 2014-10-01 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP2010006634A (ja) * | 2008-06-26 | 2010-01-14 | Kyocera Corp | 誘電体磁器およびそれを用いた積層セラミックコンデンサ |
KR101655348B1 (ko) * | 2012-02-29 | 2016-09-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법 |
-
2015
- 2015-01-23 JP JP2015010869A patent/JP6443072B2/ja active Active
-
2016
- 2016-01-21 US US15/003,216 patent/US10199168B2/en active Active
- 2016-01-22 CN CN201610044522.0A patent/CN105826073A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246105A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 積層コンデンサ |
US20130107421A1 (en) * | 2011-10-31 | 2013-05-02 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method thereof |
CN103578757A (zh) * | 2012-08-09 | 2014-02-12 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111584184A (zh) * | 2020-06-22 | 2020-08-25 | 惠州市宏业兴电子有限公司 | 叠层片式陶瓷电感器 |
CN111584184B (zh) * | 2020-06-22 | 2022-01-28 | 惠州市宏业兴电子有限公司 | 叠层片式陶瓷电感器 |
CN115036132A (zh) * | 2021-03-08 | 2022-09-09 | Tdk株式会社 | 陶瓷电子部件 |
Also Published As
Publication number | Publication date |
---|---|
JP2016136557A (ja) | 2016-07-28 |
US20160217930A1 (en) | 2016-07-28 |
US10199168B2 (en) | 2019-02-05 |
JP6443072B2 (ja) | 2018-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105826073A (zh) | 层叠型陶瓷电子部件 | |
JP4111006B2 (ja) | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ | |
CN105849836B (zh) | 层叠型陶瓷电子部件 | |
US6853536B2 (en) | Dielectric ceramic, method of producing the same, and monolithic ceramic capacitor | |
KR101836194B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
US20150200055A1 (en) | Laminate-type ceramic electronic components | |
CN108883991B (zh) | 电介质组合物、电介质元件、电子部件及层叠电子部件 | |
CN109071355B (zh) | 电介质组合物、电介质元件、电子部件及层叠电子部件 | |
KR101383568B1 (ko) | 유전체 세라믹 조성물 및 적층 세라믹 콘덴서 | |
KR101800211B1 (ko) | 적층 세라믹 콘덴서 | |
CN105801110A (zh) | 介电陶瓷及层叠陶瓷电容器 | |
CN105693236A (zh) | 低温烧结介电组合物以及由其形成的多层陶瓷电容器 | |
JP5240199B2 (ja) | 誘電体セラミック及び積層セラミックコンデンサ | |
JP2004155649A (ja) | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ | |
JP4728051B2 (ja) | 誘電体セラミック及び積層セラミックコンデンサ | |
JP4997685B2 (ja) | 誘電体セラミック組成物、及び積層セラミックコンデンサ | |
CN100483577C (zh) | 电介质陶瓷组合物、电子部件以及多层陶瓷电容器 | |
CN101868432B (zh) | 电介质瓷器及层叠陶瓷电容器 | |
CN103460316A (zh) | 层叠陶瓷电容器、以及层叠陶瓷电容器的制造方法 | |
JP4729847B2 (ja) | 非還元性誘電体セラミックおよび積層セラミックコンデンサ | |
JP5151039B2 (ja) | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ | |
CN102136310A (zh) | 导电膏以及电子零件的制造方法 | |
JPH03112860A (ja) | 誘電体磁器組成物とそれを用いた積層セラミックコンデンサとその製造方法 | |
JP2002231560A (ja) | 誘電体セラミックおよび積層セラミックコンデンサ | |
JPH02270313A (ja) | 誘電体磁器組成物とそれを用いた積層セラミックコンデンサとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160803 |