CN105706183A - 各向异性导电膜及利用其的半导体装置 - Google Patents

各向异性导电膜及利用其的半导体装置 Download PDF

Info

Publication number
CN105706183A
CN105706183A CN201480059674.7A CN201480059674A CN105706183A CN 105706183 A CN105706183 A CN 105706183A CN 201480059674 A CN201480059674 A CN 201480059674A CN 105706183 A CN105706183 A CN 105706183A
Authority
CN
China
Prior art keywords
mentioned
conductive film
anisotropic conductive
weight
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480059674.7A
Other languages
English (en)
Other versions
CN105706183B (zh
Inventor
黃慈英
金智软
朴憬修
郑光珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guo Dujianduansucai
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN105706183A publication Critical patent/CN105706183A/zh
Application granted granted Critical
Publication of CN105706183B publication Critical patent/CN105706183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

本发明涉及一种各向异性导电膜及用其连接的半导体装置，其通过调节在电极间的电极部压接的导电粒子密度及空间部的导电粒子密度，而能够防止短路，并提高成本节约效果及连接特性。

Description

各向异性导电膜及利用其的半导体装置
技术领域
本发明涉及一种各向异性导电膜及利用其的半导体装置。
背景技术
各向异性导电膜(Anisotropicconductivefilm，ACF)是指通常将镍(Ni)或金(Au)等金属粒子或如上所述金属的高分子粒子等导电粒子，在环氧树脂等树脂上分散而成的薄膜形状粘合膜，意味着在薄膜的膜厚方向具备导电性而在面方向具备绝缘性的具有电各向异性及粘合性的高分子膜。
将这种各向异性导电膜布置在电路之间后，规定条件下进行热压接工序，则在电路电极之间因导电粒子而电连接，在电极与电极之间形成的空间部(space)填充有绝缘性粘合树脂而导电粒子相互独立，从而具备较高绝缘性。
通过上述热压接工序而电极相接触的过程中，导电粒子受压而发挥连接特性，此时，由于上述热压接工序中的热与压力，包含有导电粒子的粘合剂组合物发生流动，从而导电粒子不能位于电路电极之间，而引发用于实现电极之间连接特性的粒子效率显著下降的问题。不仅如此，包含有导电粒子的粘合剂组合物中一部分会流进相邻空间(空间部)，而粒子聚集在狭窄的面积内，从而引发发生短路或接触电阻上升的问题。
因此作为用于调节包含有导电粒子的层的流动性的现有技术，在韩国公开专利第10-2012-0122943号中，调节膜形成树脂及自由基聚合性树脂的重量，在韩国公开专利第10-2011-0063586号中则调节层厚，从而减少了组合物的流动，然而均未公开调节绝缘粒子含量的超低流动性各向异性导电膜。
发明内容
本发明要解决的技术课题是提供一种超低流动性各向异性导电膜及利用其的半导体装置，其提高了在热压接工序后压接在电极之间电极部的导电粒子密度，并降低空间部的导电粒子密度从而防止短路。
并且，提供一种超低流动性各向异性导电膜及利用其的半导体装置，其调节电极部的导电粒子密度及空间部的导电粒子密度，而提高了节约成本效果及连接特性。
本发明提供一种通过调节无机粒子含量，提高连接特性的超低流动性各向异性导电膜及利用其的半导体装置。
根据本发明一实施例提供一种半导体装置，电极部导电粒子密度X与空间部导电粒子密度Y的比率X：Y是1：1至1：10，上述X是指将各向异性导电膜布置在包括第一电极的玻璃基板与包括第二电极的覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个之间，并在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接后检测的在上述第一电极与上述第二电极之间压接的导电粒子的密度；上述Y是指经上述正式压接后检测的在空间部存在的导电粒子的密度。
并且，根据本发明另一实施例提供一种各向异性导电膜，其以各向异性导电膜固体总量为准，包括5重量％至20重量％的全部导电粒子及20重量％以上的全部绝缘粒子；该各向异性导电膜包括设在导电层的一面或两面的绝缘层，在上述导电层中所含导电粒子及绝缘粒子的含量(重量％)比在上述绝缘层中所含绝缘粒子的含量(重量％)更多。
并且，根据本发明另一实施例提供一种半导体装置，其包括：包含第一电极的第一被连接件；包含第二电极的第二被连接件；以及根据本发明一实施例的各向异性导电膜，并且上述各向异性导电膜布置在上述第一被连接件与上述第二被连接件之间而连接上述第一电极及上述第二电极。
本发明不仅提供一种含有通过调节绝缘粒子含量而呈现超低流动性的导电层的各向异性导电膜，而且发挥通过改善绝缘层组合物的流动而防止电极短路的效果。
并且，本发明发挥通过调节电极部的导电粒子密度及空间部的导电粒子密度而提高各向异性导电膜的连接特性的效果。
附图说明
图1是通过根据本发明一实施例的各向异性导电膜而连接的半导体装置。
图2是图示电极部A与空间部B的显微镜照片，也是图示在上述电极A上压接的导电粒子1’与不被压接而在空间部B存在的导电粒子1”的显微镜照片。
图3是将图2显微镜照片中的空间部B进行放大而显示不被压接而在空间部B存在的导电粒子1”的显微镜照片。
图4是将根据本发明一实施例的各向异性导电膜中任意一层的最低熔融粘度及用于检测其的方法进行说明的概念图。
具体实施方式
下面，进一步详细说明本发明。本说明书中没有记载内容是因为具备本发明所属技术领域或类似领域一般知识者均可充分认识并推测，因此省略了其说明。
本说明书中所使用词汇用于说明实施例，并不用于限制本发明。本说明书中，单数形句子若无特别说明可包括复数形。本说明书中使用的“包括(comprises)”及/或“组成(comprising)”所提及的构件、步骤，不排除一个以上其他构件、步骤的存在或添加。
参照图1，说明根据本发明的半导体装置。
包含第一电极70的第一被连接件50与包含第二电极80的第二被连接件60，通过含有导电粒子40的各向异性导电膜10相连接。
具体说，上述连接是将各向异性导电膜10的一面附着在第一被连接件50上所形成的第一电极70上，并装配设有第二电极80的第二被连接件40以使各向异性导电膜10的另一面与第二电极80相接触，然后加热及加压，通过在各向异性导电膜10中所包含的导电粒子将第一电极70与第二电极80进行电连接的方式完成的。
上述第一被连接件与上述第二被连接件没有特别限制，可使用本技术领域中公知的。
例如，第一被连接件可以是玻璃基板、印刷电路板(printedcircuitboard)或柔性印刷电路板(FlexiblePrintedCircuit)，上述第二被连接件例如可以是半导体硅片、覆晶薄膜、集成电路芯片或集成电路驱动芯片。
上述第一电极或上述第二电极可以是突出电极或平面电极的形状，上述第一电极或上述第二电极分别是氧化铟锡(IndiumTinOxide)、铜、二氧化硅或氧化铟锌(IndiumZincOxide)，但并不限于此。
并且，根据本发明一实施例的半导体装置的制作方法没有特别限制，可按本技术领域公知方法进行。
本发明一实施例可以是一种半导体装置，其电极部导电粒子密度X与空间部导电粒子密度Y的比率X：Y是1：1至1：10，上述X是指将各向异性导电膜布置在包括第一电极的玻璃基板与包括第二电极的覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个之间，并在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接后检测的在上述第一电极与上述第二电极之间压接的导电粒子的密度；上述Y是指经上述正式压接后检测的布置在空间部的导电粒子的密度。
具体说，上述X：Y可以是1：1至1：9，也可以是1：1至1：8，还可以是1：1至1：7，更具体说，可以是1：1至1：6，也可以是1：1至1：5，例如可以是1：1至1：4。
上述密度比越是接近1：1，导电粒子流进空间部越少，意味着超低流动性，在上述密度范围内可改善电极短路、绝缘层组合物的流动。
进行上述压接工序时，导电粒子A主要位于第一电极与第二电极之间(电极部)而被压接。此时，通过在连接工序中施加的热与压力而各层发生流动，从而有可能产生不被压接而流进上述第一电极与上述第二电极不相互面向的旁边空间(空间部)的导电粒子B。
此时，分别检测压接在电极间而在第一电极与第二电极之间电极部存在的上述导电粒子A与不被压接而在空间部存在的上述导电粒子B的密度(ea/μm2)X与Y，并计算上述密度比X：Y(参照图2及图3)。
具体说，上述预压接温度是50℃至80℃，例如可以是50℃至70℃，而预压接时间是1秒至3秒，例如可以是1秒至2秒，并且预压接时压力条件是1.0MPa至3.0MPa，例如可以是1MPa至2MPa。
具体说，上述正式压接温度可以是175℃至185℃，而正式压接时间可以是5.5秒至6.5秒，并且正式压接时的压力条件可以是65MPa至75MPa。
通过上述连接在第一电极与第二电极之间压接、从而在电极部存在的上述导电粒子的密度X与不被压接而在空间部存在的导电粒子的密度Y的比率(X：Y)的检测方法的非限制性实施例如下所述：利用设有2000μm2凸块面积、厚度的氧化铟锡电路的玻璃基板与2000μm2凸块面积、1.7mm厚度的集成电路芯片，将各个各向异性导电膜在下述条件下进行加压、加热而进行连接。
1)50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的预压接条件，
2)170℃至190℃、5秒至7秒、60MPa至80MPa的正式压接条件，
上述压接后，用显微镜观察来检测每单位面积(μm2)凸块上粒子数以及电极间空间部存在的粒子数来检测各个密度X及Y，从而检测密度比X：Y。
并且，在本发明一实施例中，在包括第一电极的玻璃基板与包括第二电极的覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个之间，布置各向异性导电膜，并在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接，之后检测的各向异性导电膜的接触电阻可以在0.5Ω以下，具体说可以是超过0且0.5Ω以下，例如可以是超过0且0.3Ω以下。
上述预压接及正式压接的具体条件，与前述导电粒子密度比(X：Y)检测方法中提及内容实际上相同，因此以下对其省略说明。
上述第一电极及第二电极与前述内容实际上相同，因此省略其有关记载。
在上述范围内可防止微间距电极的信号干扰。
上述接触电阻的检测方法没有特别限制，其非限制性实施例如下所述：将各个各向异性导电膜在常温(25℃)静置1小时后，在0.5t玻璃上以涂覆氧化铟锡层的没有图案的玻璃上，用能够进行四端子检测的设有图案的覆晶薄膜(三星电子)，将各向异性导电膜的上下界面以60℃实测温度、1秒、1MPa的预压接条件与180℃、6秒、70MPa的正式压接条件进行压接，并准备七个上述各试样，然后用四探针法(pointprobe)(ASTMF43-64T)检测五次接触电阻并计算平均值。
并且，根据本发明一实施例的半导体装置中所包含各向异性导电膜，按与上述接触电阻检测方法相同的条件及方法进行预压接及正式压接后，在85℃温度及85％相对湿度条件下静置250小时后进行检测的可靠性评价后的接触电阻可以是7Ω以下。具体可以是超过0且6Ω以下，更具体可以是超过0且5Ω以下，例如可以是超过0且4Ω以下。
并且，根据本发明一实施例的半导体装置中所包含各向异性导电膜，按与上述接触电阻检测方法相同的条件及方法进行预压接及正式压接后，在85℃温度及85％相对湿度条件下静置500小时后进行检测的可靠性评价后的接触电阻可以是15Ω以下。具体可以是超过0且10Ω以下，更具体可以是超过0且7Ω以下。
上述范围内即使在高温高湿条件下也可保持较低接触电阻而改善连接可靠性，而且提供一种通过具有稳定的可靠电阻的各向异性导电膜相连接的半导体装置，从而具有在高温及/或高湿条件下也可长期使用的优点。
上述可靠性评价后接触电阻的检测方法没有特别限制，其非限制性实施例如下所述：在上述接触电阻检测条件下进行预压接及正式压接后，在85℃温度及85％相对湿度条件下静置250小时及500小时，进行高温、高湿可靠性评价，之后检测它们的可靠性评价后的接触电阻并计算平均值。
下面，具体说明根据本发明一实施例的用于连接半导体装置的各向异性导电膜。
根据本发明另一实施例，各向异性导电膜包括含有导电粒子的导电层；以及绝缘层。
具体说，上述导电层包括导电粒子，从而在正式压接时将第一电极与第二电极进行电连接，上述绝缘层不包含导电粒子，并分别与设有第一电极的第一基板和设有第二电极的第二基板接触布置，而发挥保证相邻电极间绝缘性的功能。
根据本发明一实施例的各向异性导电膜可以是在导电层的一面或两面层叠绝缘层的结构。即、可以是层叠导电层及绝缘层的两层结构、或者在绝缘层上层叠导电层，并在上述导电层上层叠绝缘层的三层结构，并且根据需要也可以是四层以上的层叠导电层及绝缘层的多层结构。
上述词汇“层叠”意味着在任意一层的一面上形成另一层，并且可与涂布或层压(lamination)混合使用。
另外包含导电层与绝缘层的多层结构的各向异性导电膜，由于各层相分开，因此即使绝缘粒子(如、二氧化硅等)含量高，也不妨碍导电粒子的压接、也不不影响导电性，但会影响粘合剂组合物的流动性，因此可制作超低流动性的各向异性导电膜。
根据本发明一实施例的各向异性导电膜中包括的导电层的最低熔融粘度，可以比上述各向异性导电膜中包括的绝缘层的最低熔融粘度更高。上述导电层的最低熔融粘度可以是103Pa·S至107Pa·S，具体说可以在105Pa·S至106Pa·S范围。
在上述范围内，导电层内导电粒子在压接过程中流进电极之间空间部的情况会减少，从而改善接触电阻，而且在端子间填充足够的绝缘层而改善连接可靠性。
并且，上述绝缘层的最低熔融粘度可以比上述导电层的最大熔融粘度低，具体说上述绝缘层的最低熔融粘度可以是102Pa·S至104Pa·S。在上述范围内，可防止由于绝缘层流动而导电层粒子流出，从而具有改善接触电阻及防止短路的效果。
下面，参照图4说明根据本发明一实施例的各向异性导电膜的最低熔融粘度。
通常，当提高粘合剂温度，初期(A1区)由于温度上升而粘度逐渐下降，到某一瞬间(T0)由于粘合剂熔融而呈现最低粘度(η0)。然后再提升温度就会进行固化(A2区)而粘度逐渐上升，当固化完毕(A3区)粘度就会大体上保持一定。上述T0温度时的粘度η0意味着“最低熔融粘度”。
本说明书中词汇“最低熔融粘度”意味着用高级流变扩展系统(AdvancedRheometricExpansionSystem)检测的任意一层的熔融粘度值中最低的熔融粘度值。
各层的最低熔融粘度可根据各层的组成进行调节，具体说可根据绝缘粒子含量进行调节。
下面，详细说明根据本发明一实施例的各向异性导电膜的各层成分。根据本发明一实施例的导电层可包括粘合剂树脂、环氧树脂、固化剂、导电粒子及绝缘粒子，绝缘层可包括粘合剂树脂、环氧树脂、固化剂及绝缘粒子。
首先，详述在各层共同包含的粘合剂树脂、环氧树脂、固化剂及绝缘粒子。
粘合剂树脂
本发明一实施例中使用的粘合剂树脂没有特别限制，可使用本技术领域通常使用的树脂。
作为上述粘合剂树脂的非限制性实施例，可举例聚酰亚胺树脂、聚酰胺树脂、苯氧基树脂、聚甲基丙烯酸酯树脂、聚丙烯酸酯树脂、聚氨酯树脂、聚酯树脂、聚酯型聚氨酯树脂、聚乙烯醇缩丁醛树脂、苯乙烯-丁二烯-苯乙烯树脂以及环氧树脂改性剂，苯乙烯-乙烯-丁烯-苯乙烯(SEBS)树脂及其改性剂、或丁腈橡胶(NBR)及其氢化物等。可单独或混合两种以上而使用，具体说可使用与环氧树脂相容的树脂，例如可使用苯氧基树脂。
上述粘合剂树脂以绝缘层固体总量为准可包括1重量％至60重量％，具体说可包括1重量％至50重量％，更具体说可包括5重量％至40重量％，例如可包括10重量％至30重量％。
并且，以导电层固体总量为准，可包括1重量％至50重量％，具体说可包括5重量％至50重量％，更具体说是5重量％至40重量％，例如可包括5重量％至30重量％。
在上述范围内，可提高相应层的流动性及粘合力，同时还可调节各层的熔融粘度。
环氧树脂
环氧树脂可包括选自由双酚、酚醛树脂、缩水甘油、脂肪族及脂环族组成的组中的环氧树脂单体、环氧树脂低聚物及环氧树脂共聚物中一种以上。作为这些环氧树脂，只要是在目前公知的环氧系中包括选自双酚、酚醛树脂、缩水甘油、脂肪族及脂环族等的分子结构中的一种以上的键合结构的物质，那么没有特别限制。
可并用在常温下固态的环氧树脂与在常温下液态的环氧树脂，在此可并用另外的柔性环氧树脂。作为在常温下固态的环氧树脂，可举例线性酚醛(phenolnovolac)环氧树脂、甲酚醛(cresolnovolac)环氧树脂、以环戊二烯酸型(dicyclopentadiene)为主要骨架的环氧树脂、双酚(bisphenol)A型或F型的高分子或改性的环氧树脂等，但并不限于此。
作为在常温下液态的环氧树脂，可举例双酚A型或F型或混合型环氧树脂等，但并不限于此。
作为上述柔性环氧树脂的非限制性实施例，可举例二聚酸(dimeracid)改性环氧树脂、以聚丙二醇(propyleneglycol)为主要骨架的环氧树脂、氨酯(urethane)改性环氧树脂等。
此外作为芳香族环氧树脂可使用选自由萘系、蒽系、芘系树脂组成的组中的一种以上，但并不限于此，具体说可根据分子量与官能团一起使用反应快的环氧树脂与反应慢的环氧树脂。
上述环氧树脂以绝缘层固体总量为准，可包括10重量％至80重量％，具体说可包括20重量％至80重量％，更具体说可以是30重量％至80重量％，例如可包括40重量％至60重量％。
并且，以导电层固体总量为准，可包括1重量％至50重量％，具体说可包括5重量％至50重量％，更具体说可包括5重量％至40重量％，例如可包括5重量％至30重量％。
在上述范围内，可保证优异的膜生成率及粘合力，并且可获得能够保证本发明一实施例的密度比的最低熔融粘度。
固化剂
作为固化剂只要是现有的技术领域中公知的环氧树脂固化用的固化剂均可使用，没有特别限制，并且作为非限制性实施例，可使用酸酐系、胺系、咪唑系、异氰酸酯系、酰胺系、肼系、酚系、阳离子系等，并且可单独或混合两种以上使用。
根据本发明一实施例，上述固化剂可以是阳离子系，例如铵/锑的六氟化物等。
上述固化剂在常温下与环氧树脂混合使用，因此混合后在常温不能与环氧树脂产生反应，只有在一定温度以上时被激活而与环氧树脂积极反应，而发挥物理性质。
上述固化剂只要是通过热激活能量而能够产生阳离子的化合物，可使用通常的固化剂而无限制，例如可使用阳离子潜伏性固化剂。
具体说，作为上述阳离子潜伏性固化剂，可使用芳香族重氮、芳香族锍盐、脂肪族锍盐、芳香族碘化铝、磷盐、吡啶盐、硒盐等鎓盐化合物；金属芳烃(arene)配合物、硅烷醇/铝配合物等配合物；苯偶姻甲苯磺酸(Benzointosylato-)、邻硝基甲基甲苯磺酸(ortho-Nitrobenzyltosylato-)等包括甲苯磺酸基而发挥俘获(capture)电子功能的化合物等。
更具体说，可使用阳离子产生效率高的芳香族锍盐化合物或脂肪族锍盐化合物等锍盐化合物。
并且当上述阳离子潜伏性固化剂形成盐结构，形成反应性支链盐时作为反离子(counterion)可使用六氟锑酸、六氟磷酸、四氟硼酸、五氟苯硼酸等。
上述固化剂以绝缘层固体总量为准可包括1重量％至30重量％，具体说可包括1重量％至20重量％，更具体说可包括1重量％至10重量％。
上述固化剂以导电层固体总量为准可包括1重量％至30重量％，具体说可包括1重量％至20重量％，更具体说可包括1重量％至10重量％。
在上述范围内，能够充分形成固化结构并防止固化物硬度过高，从而防止界面剥离强度及粘合力下降，且防止由于残留的固化剂而发生稳定性下降及可靠性下降的现象。
绝缘粒子
绝缘粒子可以是无机粒子、有机粒子或有机/无机混合粒子，且可包含在绝缘层及导电层。上述绝缘粒子对各向异性导电膜提供识别性从而可防止导电粒子间的短路。
作为上述无机粒子的非限制性实施例，可使用选自由二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锌(ZnO)、氧化镁(MgO)、二氧化锆(ZrO2)、氧化铅(PbO)、三氧化二铋(Bi2O3)、三氧化钼(MoO3)、五氧化二钒(V2O5)、五氧化二铌(Nb2O5)、五氧化二钽(Ta2O5)、三氧化钨(WO3)以及氧化铟(In2O3)组成的组中的一种以上，并且作为上述有机粒子的非限制性实施例可举例压克力珠等，也可以使用在无机粒子表面涂覆有机物质的有机/无机混合粒子。
上述绝缘粒子可以是无机粒子，具体说可以是二氧化硅。上述二氧化硅可以是采用溶胶-凝胶法、沉淀法等液相法的二氧化硅、火焰氧化(filameoxidation)法等气相法生成的二氧化硅，也可使用将硅胶细粉碎的微粉末二氧化硅，并且可使用气相二氧化硅(fumedsilica)或熔融二氧化硅(fusedsilica)，其形状可以是球形、碎末形、无边(edgeless)形等，但并不限于此。熔融二氧化硅包括：将天然水晶或硅石利用电弧(火焰)放电或氢氧焰熔融而制成的天然二氧化硅玻璃与、将四氯化硅或硅烷等气态原料用氢氧焰或氧等离子体等进行热分解而合成的合成二氧化硅玻璃，可包括两者中的一种以上。
若上述绝缘粒子比导电粒子直径(平均粒径)大，会引发通电上的问题，因此使用比导电粒子直径小的。
上述绝缘粒子以绝缘层固体总量为准包括1重量％至50重量％，具体说可以包括5重量％至50重量％，更具体是5重量％至40重量％，例如可包括10重量％至40重量％、20重量％至35重量％。
并且，以导电层固体总量为准，在上述导电层所包含绝缘粒子的含量可以是20重量％以上，具体说可以包含25重量％至85重量％，更具体可以是25重量％至80重量％，例如可以是25重量％至75重量％、25重量％至65重量％。
并且，以各向异性导电膜固体总量为准，在上述各向异性导电膜中所含的全部绝缘粒子的含量可以是20重量％以上。
具体说，在上述各向异性导电膜中所包含全部绝缘粒子含量，以各向异性导电膜固体总量为准，可以是20重量％至60重量％，具体说可以是21重量％至60重量％，例如可以是22重量％至50重量％。
并且，以各向异性导电膜总量为准，在导电层所包含绝缘粒子的含量可与在绝缘层所含的绝缘粒子的含量相同或更多。
在本说明书中当以各向异性导电膜固体总量为准显示全部绝缘粒子含量时，考虑对应于多层结构的各向异性导电膜总厚(如、导电层及绝缘层厚度之和)的导电层及绝缘层的厚度，如下式1所示计算全部绝缘粒子含量的百分比。
【式1】
各向异性导电膜内全部绝缘粒子的含量(重量％)＝[Ac×(Tc/(Tc+Ti))]+[Ai×(Ti/(Tc+Ti))]
上述式1中，Ac是导电层内绝缘粒子的含量(重量％)、Ai是绝缘层内绝缘粒子的含量(重量％)、Tc是导电层的厚度(μm)、Ti是绝缘层的厚度(μm)。
本说明书中以各向异性导电膜固体总量为准显示各层所含绝缘粒子的含量时，考虑各层的厚度来计算全部绝缘粒子含量的百分比。
即使下面没有特别叙述，上述全部绝缘粒子含量的计算方法同样适用于以各向异性导电膜固体总量为准的其他组分的含量。
通过上述范围的绝缘粒子的含量，调节各层的熔融粘度，就可以显示根据本发明一实施例的密度比，并通过调节各层的流动性，不仅可防止导电粒子流进空间部，而且可防止电极间的短路。
并且，由于在各层含有上述含量及平均粒径的二氧化硅，因此可保证各层组合物充分填充在电极间的流动性，并通过粒子的绝缘性而提高绝缘可靠性。
在根据本发明一实施例的各向异性导电膜中所包括的导电层可包括导电粒子。
导电粒子
为了端子间的通电，导电层可包括导电粒子，在本发明一实施例中使用的导电粒子没有特别限制，可使用本技术领域通常使用的导电粒子。
作为上述导电粒子的非限制性实施例，可举例包括金(Au)、银(Ag)、镍(Ni)、铜(Cu)、铅(Pb)等的金属粒子；碳；以包括聚乙烯、聚丙烯、聚酯、聚苯乙烯、聚乙烯醇等的树脂及其改性树脂为粒子并涂布包括金(Au)、银(Ag)、镍(Ni)等金属的粒子；其上再涂布绝缘粒子而进行绝缘化处理的导电粒子等。这些可单独使用或混合两种以上使用。
上述导电粒子的平均粒径可根据所使用电路的间距十分多种多样，具体说可在1μm至10μm范围内根据用途进行选择使用。
上述导电粒子以导电层固体总量为准，在导电层内可包含1重量％至40重量％，具体说可包含5重量％至40重量％，例如可包含10重量％至30重量％。
并且，以各向异性导电膜固体总量为准，全部导电粒子可在各向异性导电膜内包含5重量％至20重量％，具体说可包含5重量％至15重量％。
本说明书中以各向异性导电膜固体总量为准显示在导电层内所含导电粒子的含量时，考虑对应于多层结构的各向异性导电膜的总厚(如、导电层及绝缘层厚度之和)的导电层及绝缘层的厚度，如下式2所示计算全部导电粒子含量的百分比。
【式2】
各向异性导电膜内全部导电粒子的含量(重量％)＝[Cc×(Tc/(Tc+Ti))]+[Ci×(Ti/(Tc+Ti))]
上述式2中，Cc是导电层内绝缘粒子的含量(重量％)、Ci是绝缘层内绝缘粒子的含量(重量％)、Tc是导电层的厚度(μm)、Ti是绝缘层的厚度(μm)。
在上述范围内导电粒子可容易压接在端子之间，而保证连接的稳定可靠性，并通过提高通电性而减少接触电阻。
本发明一实施例的导电层中所含导电粒子及绝缘粒子的含量(重量％)比绝缘层中所含绝缘粒子的含量(重量％)更多。在上述导电层所含导电粒子及绝缘粒子的含量，以导电层固体总量为准可以是40重量％至90重量％，具体说可以是40重量％至80重量％，更具体说可以是45重量％至75重量％。
在绝缘层内所含绝缘粒子的含量与上面绝缘粒子项目中所记载内容实际上相同，因此在此省略。
在上述范围内，可减少组合物的流动而制作超低流动性的各向异性导电膜，从而在加热压接各向异性导电膜时，可将电极部的导电粒子密度X及空间部的导电粒子密度Y的比率X：Y调节在1：1至1：10。
本发明一实施例的导电层及绝缘层，为了既不妨碍各向异性导电膜的基本物理性质，又在膜上添加另外的物理性质，可添加前述成分以外的其他添加剂。
其他添加剂
本发明的各向异性导电膜为了既不妨碍基本物理性质又添加附加的物理性质，可另包括抗氧化剂、热稳定剂、耦合剂等其他添加剂。上述其他添加剂的添加量可根据膜的用途或所要实现效果等十分多种多样，其优选含量没有特别限制，并且对于具备本技术领域一般知识者来说已广为人知。
利用上述各向异性导电膜组合物生成本发明的各向异性导电膜的方法，没有特别限制，可使用本技术领域通常使用的方法。形成各向异性导电膜的非限制性实施例如下所述：用有机溶剂溶解粘合剂树脂而进行液化后，添加剩余的成分并搅拌一定时间，将其以10μm至50μm厚度涂布在隔离膜上后干燥一定时间而挥发有机溶剂，从而制取具备单层结构的各向异性导电膜。此时，作为上述有机溶剂可使用通常有机溶剂而无限制，本发明中重复上述过程两次以上，就可以制取具备两层以上多层结构的各向异性导电膜。
根据本发明的另一实施例，提供一种用前述本发明的各向异性导电膜中任意一个进行连接的半导体装置。
具体说，根据本发明一实施例的半导体装置可以是包括：含有第一电极的第一被连接件、含有第二电极的第二被连接件、以及根据本发明一实施例的各向异性导电膜，并且上述各向异性导电膜位于上述第一被连接件与上述第二被连接件之间而用于连接上述第一电极及上述第二电极的半导体装置。
各向异性导电膜包含导电粒子，并介于第一电路部件及第二电路部件之间，通过在各向异性导电膜中所含导电粒子而对第一电极及第二电极进行电连接。
上述第一被连接件可以是玻璃基板，上述第二被连接件可以是覆晶薄膜、集成电路驱动芯片或集成电路芯片。
并且，将上述各向异性导电膜布置在上述玻璃基板与上述覆晶薄膜、集成电路驱动芯片或集成电路芯片之间，并在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接，之后在85℃温度及85％相对湿度条件下静置250小时后进行检测的可靠性评价后的接触电阻可以是7Ω以下。
并且，上述正式压接后，在85℃温度及85％相对湿度条件下静置500小时后进行检测的可靠性评价后的接触电阻可以是15Ω以下。
若是上述范围，就会具备半导体装置即使在高温及/或高湿条件下也可长期使用的优点。
上述预压接及正式压接的具体条件，与前述导电粒子的密度比(X：Y)检测方法中所述内容实际上相同，因此省略其相关记载。
上述第一电极及第二电极与前述内容实际上相同，因此省略其相关记载。
下面通过叙述实施例、比较例以及实验例而进一步详细说明本发明。但，下述实施例、比较例以及实验例只是本发明的例示，不应解释为本发明内容仅限于此。
实施例1
导电层组合物的制备
作为起用于形成膜的基质功能的粘合剂树脂，使用按40体积％溶解在二甲苯/乙酸乙酯共沸物混合溶剂的苯氧基树脂(PKHH、Inchemrez公司、美国)20重量份、作为进行固化反应的固化剂则使用环氧丙烷系环氧树脂(EP-4000S、Adeka公司、日本)15重量份、环氧丙烷系环氧树脂(EP-4010S、Adeka公司、日本)10重量份、作为热固性阳离子固化剂使用(Si-60L、SanshinChemical、日本)5重量份、作为用于添加流动性及绝缘性的绝缘粒子使用(SFP-20M、DENKA、日本)30重量份、导电粒子使用(AUL-704、平均粒径4μm、SEKISUI公司、日本)20重量份，进行绝缘化处理后混合而制备导电层组合物。
绝缘层组合物的制备
制备上述导电层组合物时，利用相同方法制备以下表1所示组成及含量的绝缘层组合物。
各向异性导电膜的制备
在各个白色隔离膜上涂布上述绝缘层组合物后，在70℃烘干机中挥发溶剂5分钟，而制取导电层及绝缘层分别被干燥成6μm及12μm厚度的导电层膜及绝缘层膜。
利用层压机将分别制作的导电层膜及绝缘层膜，在40℃温度下层压而制取各向异性导电膜。
【表1】
上述全部绝缘粒子的含量是以各向异性导电膜固体总量为准计算的值，考虑各层的厚度计算了全部绝缘粒子的百分比。
实施例2
除了在实施例1中将各组成的含量调节为上述表1所示以外，利用与实施例1相同的方法及条件制作了实施例2的各向异性导电膜。
实施例3
除了在实施例1中将各组成的含量调节为上述表1所示以外，利用与实施例1相同的方法及条件制作了实施例3的各向异性导电膜。
比较例1
除了在实施例1中将各组成的含量调节为上述表1所示以外，利用与实施例1相同的方法及条件制作了比较例1的各向异性导电膜。
比较例2
除了在实施例1中将各组成的含量调节为上述表1所示以外，利用与实施例1相同的方法及条件制作了比较例2的各向异性导电膜。
比较例3
除了在实施例1中将各组成的含量调节为上述表1所示以外，利用与实施例1相同的方法及条件制作了比较例3的各向异性导电膜。
实验例1
压接在电极间而在第一电极与第二电极之间存在的导电粒子密度X与不被压 接而在空间部存在的导电粒子密度Y的比率X：Y的检测
为了利用在上述实施例及比较例中制作的各向异性导电膜而检测X：Y，采用了下述方法。
将在上述实施例及比较例中制作的各个膜，在常温静置1小时后，利用设有2000μm2凸块面积、厚度的氧化铟锡电路的玻璃基板与2000μm2凸块面积、1.7mm厚的集成电路驱动芯片，在下述条件下进行加压加热而进行连接。
1)60℃、1秒、1.0MPa的预压接条件
2)180℃、6秒、70MPa的正式压接条件，
用显微镜观察完成连接的试样，如下进行观察而检测了凸块上粒子数及在电极间空间部存在的粒子数，并检测各个密度X、Y(每单位面积(μm2)凸块上粒子数及在电极间空间部存在的粒子数(ea/μm2))以及X：Y，其结果如下表2所示。
实验例2
接触电阻的检测
为检测在上述实施例及比较例中制作的各向异性导电膜的接触电阻，采用了下述方法。
将各向异性导电膜分别在常温(25℃)静置1小时后，在0.5t玻璃上以涂覆氧化铟锡层的没有图案的玻璃上，利用能够进行四端子检测的设有图案的集成电路驱动芯片，将各向异性导电膜的上下界面以60℃实测温度、1秒、1MPa的预压接条件与180℃、6秒、70MPa的正式压接条件进行压接，并准备了七个上述各试样，然后用四探针法(pointprobe)(ASTMF43-64T)检测五次接触电阻并计算了平均值。
实验例3
可靠性评价后接触电阻的检测
为对上述实施例及比较例中制作的各向异性导电膜进行可靠性评价后检测接触电阻，采用了下述方法。
在实验例2的条件下进行预压接及正式压接后，将上述各七个试样，在85℃温度及85％相对湿度条件下静置250小时至500小时后进行高温、高湿可靠性评价后，对它们检测五次可靠性评价后的接触电阻并计算了平均值。
上述实验例1至3的结果如下表2所示。
【表2】
参照上述表2，在实施例1至3，密度比在1：1至1：10范围内，接触电阻是0.5Ω以下，且250小时后可靠性评价后的接触电阻是7Ω以下，而500小时后可靠性评价后的接触电阻是15Ω以下，从而表明在上述密度范围，导电粒子的流出很少且接触电阻及连接可靠性十分优异。
然而，在比较例1至3，密度比超过1：10，接触电阻则超过0.5Ω，且250小时后可靠性评价后的接触电阻超过7Ω，而500小时后可靠性评价后的接触电阻也超过了15Ω，这表明若不满足上述密度比，不仅接触电阻，而且可靠性评价后接触电阻也不会上升。
如上详细叙述了本发明的特定部分，具备本领域一般知识者均明白，这些具体叙述只是优先的实施例，本发明的范围并不限于此。因此本发明的实际保护范围应根据权利要求书及其等同物进行定义。
符号说明
A：在第一电极及第二电极之间(电极部)压接的上述导电粒子
B：不被压接而在空间部存在的上述导电粒子
10：各向异性导电膜
40：导电粒子
50：第一被连接件
60：第二被连接件
70：第一电极
80：第二电极

Claims (19)

1.一种半导体装置，其特征在于，
电极部导电粒子密度X与空间部导电粒子密度Y的比率X:Y是1:1至1:10，
上述X是指将各向异性导电膜布置在包括第一电极的玻璃基板与包括第二电极的覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个之间，并在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接后检测的在上述第一电极与上述第二电极之间压接的导电粒子的密度，
上述Y是指经上述预压接及正式压接后检测的在空间部存在的导电粒子的密度。
2.根据权利要求1所述的半导体装置，其特征在于，
经上述预压接及正式压接后检测的接触电阻是0.5Ω以下。
3.根据权利要求2所述的半导体装置，其特征在于，
上述预压接及正式压接后，在85℃温度及85％相对湿度条件下静置250小时后进行检测的可靠性评价后的接触电阻是7Ω以下。
4.根据权利要求2所述的半导体装置，其特征在于，
上述预压接及正式压接后，在85℃温度及85％相对湿度条件下静置500小时后进行检测的可靠性评价后的接触电阻是15Ω以下。
5.根据权利要求1所述的半导体装置，其特征在于，
上述第一电极或上述第二电极分别是氧化铟锡(IndiumTinOxide)、铜、二氧化硅或氧化铟锌(IndiumZincOxide)。
6.一种各向异性导电膜，其特征在于，
以各向异性导电膜固体总量为准，包括5重量％至20重量％的全部导电粒子及20重量％以上的全部绝缘粒子，
上述各向异性导电膜包括设在导电层的一面或两面的绝缘层，
在上述导电层中所含导电粒子及绝缘粒子的含量比在上述绝缘层中所含绝缘粒子的含量更多，其中，该含量以重量％计。
7.根据权利要求6所述的各向异性导电膜，其特征在于，
上述全部绝缘粒子以各向异性导电膜固体总量为准占20重量％至60重量％。
8.根据权利要求6所述的各向异性导电膜，其特征在于，
上述导电层的最低熔融粘度比上述绝缘层的最低熔融粘度高。
9.根据权利要求6所述的各向异性导电膜，其特征在于，
上述导电层的最低熔融粘度是1,000Pa·s至10,000,000Pa·s。
10.根据权利要求6所述的各向异性导电膜，其特征在于，
上述绝缘层的最低熔融粘度是100Pa·s至10,000Pa·s。
11.根据权利要求6所述的各向异性导电膜，其特征在于，
在上述导电层中所含上述导电粒子及绝缘粒子的含量，以导电层固体总量为准占40重量％至90重量％。
12.根据权利要求6所述的各向异性导电膜，其特征在于，
上述绝缘粒子以导电层固体总量为准在导电层中含有25重量％以上。
13.根据权利要求6所述的各向异性导电膜，其特征在于，
上述绝缘粒子以绝缘层固体重量为准在绝缘层中含有1重量％至50重量％。
14.根据权利要求6所述的各向异性导电膜，其特征在于，
在包括第一电极的玻璃基板与包括第二电极的覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个之间布置上述各向异性导电膜，
在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接后检测的接触电阻是0.5Ω以下。
15.根据权利要求14所述的各向异性导电膜，其特征在于，
上述预压接及正式压接后，在85℃温度及85％相对湿度条件下静置250小时后进行检测的可靠性评价后的接触电阻是7Ω以下。
16.根据权利要求14所述的各向异性导电膜，其特征在于，
上述预压接及正式压接后，在85℃温度及85％相对湿度条件下静置500小时后进行检测的可靠性评价后的接触电阻是15Ω以下。
17.一种半导体装置，其特征在于，
包括：包含第一电极的第一被连接件；
包含第二电极的第二被连接件；以及
如权利要求第6项至第13项中任意一项所述的各向异性导电膜，
上述各向异性导电膜布置在上述第一被连接件与上述第二被连接件之间而连接上述第一电极及上述第二电极。
18.根据权利要求17所述的半导体装置，其特征在于，
上述第一被连接件是玻璃基板，
上述第二被连接件是覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个，
上述各向异性导电膜布置在上述玻璃基板与上述覆晶薄膜、集成电路驱动芯片或集成电路芯片中任意一个之间，
在50℃至90℃、1秒至5秒、1.0MPa至5.0MPa的条件下预压接后，在170℃至190℃、5秒至7秒、60MPa至80MPa条件下正式压接，之后在85℃温度及85％相对湿度条件下静置250小时后进行检测的可靠性评价后的接触电阻是7Ω以下。
19.根据权利要求18所述的半导体装置，其特征在于，
在85℃温度及85％相对湿度条件下静置500小时后进行检测的可靠性评价后的接触电阻是15Ω以下。
CN201480059674.7A 2013-10-29 2014-10-24 各向异性导电膜及利用其的半导体装置 Active CN105706183B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130129157 2013-10-29
KR10-2013-0129157 2013-10-29
PCT/KR2014/010041 WO2015064961A1 (ko) 2013-10-29 2014-10-24 이방성 도전 필름 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
CN105706183A true CN105706183A (zh) 2016-06-22
CN105706183B CN105706183B (zh) 2018-03-06

Family

ID=53004501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059674.7A Active CN105706183B (zh) 2013-10-29 2014-10-24 各向异性导电膜及利用其的半导体装置

Country Status (3)

Country Link
KR (1) KR101943718B1 (zh)
CN (1) CN105706183B (zh)
WO (1) WO2015064961A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054105A (zh) * 2019-06-06 2020-12-08 錼创显示科技股份有限公司 微型发光二极管显示器的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893248B1 (ko) * 2015-11-26 2018-10-04 삼성에스디아이 주식회사 이방 도전성 필름 및 이를 이용한 접속 구조체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030070394A (ko) * 2002-02-25 2003-08-30 한국과학기술원 고출력 모듈 접속용 저 전기 저항/고 임계전류밀도 이방성전도성 접착제조성물
KR20090029084A (ko) * 2007-09-17 2009-03-20 엘지전자 주식회사 이방성 전도 필름 및 그를 포함하는 표시 장치
KR20110076173A (ko) * 2009-12-29 2011-07-06 주식회사 효성 접착 신뢰성이 우수한 이방성 도전 필름 및 그 제조방법
CN102484120A (zh) * 2009-08-24 2012-05-30 全球Oled科技有限责任公司 使用小芯片控制电子器件
CN103155050A (zh) * 2010-10-08 2013-06-12 第一毛织株式会社 各向异性导电膜

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464353B1 (ko) * 2011-12-28 2014-11-25 제일모직 주식회사 이방 도전성 필름용 조성물, 이방 도전성 필름, 및 이를 이용한 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030070394A (ko) * 2002-02-25 2003-08-30 한국과학기술원 고출력 모듈 접속용 저 전기 저항/고 임계전류밀도 이방성전도성 접착제조성물
KR20090029084A (ko) * 2007-09-17 2009-03-20 엘지전자 주식회사 이방성 전도 필름 및 그를 포함하는 표시 장치
CN102484120A (zh) * 2009-08-24 2012-05-30 全球Oled科技有限责任公司 使用小芯片控制电子器件
KR20110076173A (ko) * 2009-12-29 2011-07-06 주식회사 효성 접착 신뢰성이 우수한 이방성 도전 필름 및 그 제조방법
CN103155050A (zh) * 2010-10-08 2013-06-12 第一毛织株式会社 各向异性导电膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054105A (zh) * 2019-06-06 2020-12-08 錼创显示科技股份有限公司 微型发光二极管显示器的制造方法

Also Published As

Publication number Publication date
KR101943718B1 (ko) 2019-01-29
CN105706183B (zh) 2018-03-06
WO2015064961A1 (ko) 2015-05-07
KR20160077039A (ko) 2016-07-01

Similar Documents

Publication Publication Date Title
KR101659128B1 (ko) 이방성 도전 필름 및 이를 이용한 반도체 장치
TWI396205B (zh) A circuit connecting material, a connecting structure using the circuit member, and a connection method of the circuit member
JP2009007443A (ja) 接着フィルム
CN101675484A (zh) 导电体连接用部件、连接结构和太阳能电池组件
TW200417576A (en) Curing resin composition, adhesive epoxy resin paste, adhesive epoxy resin sheet, conductive connection paste, conductive connection sheet, and electronic component joined body
TW200910488A (en) Anisotropic electroconductive film, and process for producing connection structure using the same
TW200908027A (en) Adhesive film, connecting method, and connected structure
KR20160050078A (ko) 이방성 도전 필름
TW201217481A (en) Anisotropic conductive adhesive film and curing agent
JP6237855B2 (ja) 接着フィルム、回路部材の接続構造及び回路部材の接続方法
TW201728012A (zh) 異向性導電膜及連接結構體
CN105706183A (zh) 各向异性导电膜及利用其的半导体装置
JP2016014115A (ja) 導電材料及び接続構造体
KR101628440B1 (ko) 이방성 도전 필름 및 이를 이용한 반도체 장치
JP2010067360A (ja) 異方性導電膜およびその使用方法
JP5563932B2 (ja) 異方性導電フィルム
JP6326867B2 (ja) 接続構造体の製造方法及び接続構造体
TW201417657A (zh) 各向異性導電薄膜、其連接方法及其接合體
JP2011114037A (ja) 回路接続材料及び接続体
JP2012015544A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP2014084400A (ja) 接着フィルム
JP4788699B2 (ja) Ｉｃチップ接続用接着フィルム
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP2012067311A (ja) 異方導電性接着シート及び接続方法
JP2005116718A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191127

Address after: Seoul, South Kerean

Patentee after: GUKTOH CHEMICAL Co.,Ltd.

Address before: Han Guojingjidao

Patentee before: Samsung SDI Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220916

Address after: Gyeonggi Do, South Korea

Patentee after: Guo Dujianduansucai

Address before: Seoul, South Kerean

Patentee before: GUKTOH CHEMICAL Co.,Ltd.

TR01 Transfer of patent right