CN105683932A - 双向通信方法以及使用该双向通信方法的双向通信设备 - Google Patents

双向通信方法以及使用该双向通信方法的双向通信设备 Download PDF

Info

Publication number
CN105683932A
CN105683932A CN201580002473.8A CN201580002473A CN105683932A CN 105683932 A CN105683932 A CN 105683932A CN 201580002473 A CN201580002473 A CN 201580002473A CN 105683932 A CN105683932 A CN 105683932A
Authority
CN
China
Prior art keywords
party
clock
data
sampling
phase place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580002473.8A
Other languages
English (en)
Other versions
CN105683932B (zh
Inventor
朴畯倍
金度完
林镇业
金尚俊
李仁洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anapass Inc
Original Assignee
Anapass Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anapass Inc filed Critical Anapass Inc
Publication of CN105683932A publication Critical patent/CN105683932A/zh
Application granted granted Critical
Publication of CN105683932B publication Critical patent/CN105683932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

根据本发明的实施方式的通信方法是一种在第一方和利用由该第一方提供的时钟进行操作的第二方之间的通信的方法，该通信方法包括以下步骤：相位校准步骤；第一方向第二方发送命令分组的步骤；以及在第一方和第二方之间根据命令分组来发送/接收数据分组的数据发送和接收步骤，其中，执行相位校准步骤，以对第一方的发送采样时钟的相位和第一方的接收采样时钟的相位进行校准。

Description

双向通信方法以及使用该双向通信方法的双向通信设备
技术领域
本发明涉及一种双向通信方法以及使用该双向通信方法的双向通信设备。
背景技术
根据常规的双向通信方法，锁相环(PLL)或时钟数据恢复(CDR)电路形成在第一方和第二方两方。当第一方发送时钟信号时，第二方恢复该时钟信号，然后发送数据。同样地，当在相反的方向上发送时钟信号时，恢复该时钟信号，然后收发数据。
发明内容
技术问题
根据常规技术的双向通信方法包括恢复时钟的处理，并因此每当发送方和接收方发生改变时执行恢复时钟的处理。然而，为了恢复时钟，锁相环(PLL)或时钟数据恢复(CDR)电路的锁定时间被消耗，并且因为每当发送和接收发生改变时都消耗锁定时间，所以延迟增加。为了减小延迟，可以使用并行总线结构、多条时钟总线和多条控制信号总线。然而，在总线之间可能存在信号偏移(signalskew)，并且芯片的引脚的数目不经济地增加。
本实施方式被提出以解决常规技术的这些问题，并且旨在提供一种双向通信方法以及使用该双向通信方法的双向通信设备，在该方法中，发送方和接收方能够在无需锁相时间的情况下高速地发生改变，以执行数据发送。
技术解决方案
本发明的一方面提供了一种在第一方和利用由该第一方提供的时钟进行操作的第二方之间的通信方法，该通信方法包括以下步骤：相位校准步骤；由所述第一方向所述第二方发送命令分组的步骤；以及在所述第一方和所述第二方之间根据所述命令分组来收发数据分组的数据发送和接收步骤，其中，执行所述相位校准步骤，以对所述第一方的发送采样时钟的相位和所述第一方的接收采样时钟的相位进行校准。
本发明的另一方面提供了一种通信方法，在该通信方法中，第一方利用由该第一方提供的时钟向第二方发送数据，所述通信方法包括以下步骤：(a)由所述第一方改变所述时钟的相位，以生成具有目标相位的初始时钟(preliminaryclock)；(b)由所述第一方利用所述初始时钟对相互预定的训练模式进行采样，并且将经采样的模式发送到所述第二方；(c)由所述第二方利用所述时钟对所接收的模式进行采样，将经采样的模式与预定的所述训练模式进行比较，并且发送比较结果；(d)由所述第一方根据所述比较结果来选择初始时钟作为发送采样时钟；以及(e)由所述第一方利用已经被调整相位的所述发送采样时钟对要发送的所述数据进行采样，并且将经采样的数据发送到所述第二方。
本发明的另一方面提供了一种通信方法，在该通信方法中，第二方利用由第一方提供的时钟向该第一方发送数据，所述通信方法包括以下步骤：(a)由所述第二方向所述第一方发送相互预定的训练模式；(b)由所述第一方改变所述时钟的相位，以生成具有目标相位的初始时钟；(c)由所述第一方利用所述初始时钟对由所述第二方提供的所述模式进行采样，并且将经采样的模式与预定的所述训练模式进行比较；(d)由所述第一方根据比较结果来选择初始时钟作为接收采样时钟；以及(e)利用所述接收采样时钟对由所述第二方发送的所述数据进行采样。
本发明的另一方面提供了一种通信设备，该通信设备包括：第一方，所述第一方包括时钟提供器和多个第一方数据收发器，所述时钟提供器被配置为提供时钟，所述多个第一方数据收发器被配置为提供数据或接收数据；第二方，所述第二方包括时钟接收器和多个第二方数据收发器，所述多个第二方数据收发器被配置为提供所述数据或接收所述数据；数据信道单元，所述数据信道单元包括数据信道，所述数据信道被配置为将所述多个第一方数据收发器与所述多个第二方数据收发器分别连接；以及时钟信道，所述时钟信道被配置为将来自所述第一方的所述时钟提供到所述第二方，其中，所述第一方和所述第二方利用所述时钟进行操作。
有益效果
根据本实施方式的通信方法或通信设备，每当发送方和接收方发生改变时，不必要等待锁相环(PLL)的锁定时间，并因此缩短了延迟周期。
附图说明
图1是概括根据本示例性实施方式的通信设备的框图。
图2是概括根据本示例性实施方式的通信方法的流程图。
图3(a)和图3(b)是例示发送相位校准处理的示例性定时图，其中，图3(a)是例示第一方利用时钟来生成多个初始时钟并且生成使用该初始时钟而进行采样的训练模式的处理的示意定时图，并且图3(b)是例示第二方利用时钟对所接收的模式进行采样的处理的示意定时图。
图4是例示接收相位校准处理的示例性定时图。
图5是示意性地示出第一方将存储的数据写入到第二方的处理的定时图。
图6是示意性地示出第一方10读取存储在第二方20的数据的处理的定时图。
图7是示出当第二方20是要求更新的动态随机存取存储器(DRAM)时第二方20执行更新的处理的图。
具体实施方式
由于本发明的描述仅是用于结构的或功能的描述的实施方式，因此本发明的范围不应该被理解为受以下公开的示例性实施方式的限制。换句话说，可以按照各种方式修改并且按照各种形式执行示例性实施方式，并因此本发明的范围应该被理解为包括可以体现本发明的技术精神的等同物。
本文中使用的术语的含义应该被如下地理解。
除非上下文另外清楚地指出，否则单数形式还旨在包括复数形式。还应该理解的是，当在本文中使用术语“包括”、“包括有”、“包含”、“包含有”时，所述术语指定存在所述的特征、整体、步骤、操作、元件、部分或其组合，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、部件或其组合。
除非上下文清楚地指出特定顺序，否则步骤可以按照与描述的顺序不同的顺序执行。换句话说，步骤可以按照与所描述的顺序相同的顺序执行，可以基本上同时执行，或者可以按照相反的顺序执行。
除非另有限定，否则本文中使用的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应该理解的是，除非本文中明确限定，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，而不是理想地或者过于形式化地解释它们的意思。
在本说明书中，信号线不根据类型来分类。因此，数据总线可以是用于发送单端信号的信号线、或者用于发送差分信号的一对线。在附图中示出的每条线可以被解释为由一个或更多个模拟信号或数字信号组成的单信号或总线信号，并且可以根据需要添加其描述。
在下文中，将参照附图来描述本实施方式。图2是概括根据本实施方式的通信设备的框图。参照图1，根据本实施方式的通信设备包括发送或接收数据的第一方10、以及接收由第一方10发送的数据或向第一方10发送数据的第二方20。
第一方10包括提供时钟的时钟提供器310、以及提供数据或接收数据的多个数据收发器100。第二方20包括时钟接收器320和提供数据或接收数据的多个数据收发器200。在示例性实施方式中，第一方10还可以包括提供命令分组的命令发送器410，并且第二方20还可以包括接收命令分组的命令接收器420。
根据本实施方式的通信设备包括：数据信道单元，其包括将多个第一方数据收发器100和多个第二方数据收发器200分别连接的数据信道DATA1、DATA2、…、和DATAn；时钟信道CLK，其将时钟从第一方10提供到第二方20；以及命令信道CMD，其发送命令分组。第一方10和第二方20利用同一时钟进行操作。
图2是概括根据本实施方式的通信方法的流程图。参照图2，根据本实施方式的通信方法是第一方和使用由第一方提供的时钟的第二方之间的通信方法，并且包括相位校准步骤(S100)、由第一方向第二方发送命令分组的步骤(S200)、以及在第一方和第二方之间根据命令分组来收发数据分组的数据发送和接收步骤(S300)。执行相位校准步骤，以对第一方的发送采样时钟的相位和第一方的接收采样时钟的相位进行校准。
参照图1，第一方10包括多个数据收发器100。每个数据收发器100包括接收器110和发送器120。接收器110包括：接收缓冲器112，其从数据信道接收串行数据；解串器(deserializer)114，其对串行数据解串并将经解串行化的数据提供到第一方10的内部电路；以及接收相位调整器116，其从时钟提供器310接收公共时钟clk以生成接收采样时钟r_clk，并且将该接收采样时钟r_clk提供到解串器114。解串器114利用接收采样时钟r_clk对从数据信道接收的串行数据进行采样，对经采样的数据进行解串行化，并且将经解串行化的数据提供到第一方内部电路(未示出)。
发送器120包括：串行器124，其从第一方内部电路(未示出)接收并行数据并且使所述并行数据进行串行化(serialize)；发送缓冲器122，其将经串行化的数据提供到数据信道；以及发送相位调整器126，其从时钟提供器310接收公共时钟clk以生成发送采样时钟t_clk，并且将该发送采样时钟t_clk提供到串行器124。串行器124将从第一方内部电路接收的并行数据转换为串行信号，利用发送采样时钟t_clk对串行信号进行采样，并且将经采样的串行信号发送到数据信道。
在一个示例性实施方式中，命令发送器410包括：串行器414，其从第一方内部电路(未示出)接收命令分组，并且将所接收的命令分组进行串行化；命令缓冲器412，其经由命令信道CMD将经串行化的命令分组发送到第二方20；以及命令相位调整器416，其从时钟提供器310接收时钟clk以生成命令采样时钟cmd_clk，并且将该命令采样时钟cmd_clk提供到串行器414。
时钟提供器310包括时钟发生器314和时钟缓冲器312。时钟发生器314包括压控振荡器(VCO)、晶体振荡器(XO)、以及锁相环(PLL)或延迟锁相环。时钟发生器314将由VCO或XO提供的信号提供到PLL或延迟锁相环，因此生成具有目标频率的时钟信号。由时钟发生器314提供的时钟信号clk用作被共同提供到第一方10和第二方20的时钟。时钟缓冲器312经由时钟信道CLK将由时钟发生器314提供的时钟clk发送到第二方20。时钟发生器314经由时钟缓冲器312将时钟clk提供到接收相位调整器116和发送相位调整器126。
由时钟提供器310生成的时钟clk经由时钟信道CLK被提供到第二方20，并且第二方20利用由第一方10提供的时钟对数据进行采样并发送经采样的数据，或者利用由第一方10提供的时钟对所接收的数据进行采样。提供到第一方10的时钟和提供到第二方20的时钟都是由时钟提供器310生成的，但是由于包括提供到第一方10和第二方20的电压等之间的差异、形成第一方10和第二方20的处理之间的差异、温度差异以及所发送的时钟信道CLK在内的电环境方面的差异而发生相位偏移。发生相位偏移的两个时钟信号具有相同的频率但不同的相位。因此，当必须将在第一方10使用的时钟与在第二方20使用的时钟区分开时，将在第一方10使用的时钟称为clk，而将在第二方20使用的时钟称为clk2。
第二方20包括时钟接收器320，时钟接收器320从时钟信道CLK接收时钟，并且将所接收的时钟提供到多个数据收发器200。时钟接收器320包括时钟缓冲器322，时钟缓冲器322将时钟clk2提供到每个数据收发器200。如上所述，与第一方10不同，第二方20不生成时钟。因此，第二方20接收从第一方10提供的时钟，并且利用所接收的时钟clk2对所接收的数据和用于发送的数据进行采样。
第二方20所包括的每个数据收发器200包括接收器210和发送器220。接收器210包括：接收缓冲器212，其对从数据信道接收的数据进行缓冲并将该数据提供给解串器214；以及解串器214，其对由接收缓冲器212提供的串行数据进行解串行化。解串器214接收时钟clk2以对所接收的数据进行采样，对经采样的数据进行解串行化，并且将经解串行化的数据提供到第二方内部电路(未示出)。
发送器220包括：串行器224，其接收从第二方内部电路(未示出)发送的数据并且对该数据进行串行化；以及发送缓冲器222，其将经串行化的数据发送到数据信道。串行器224将从第二方内部电路提供的并行信号转换成串行信号，利用时钟clk2对所述串行信号进行采样，并且将经采样的串行信号发送到数据信道。
命令接收器420从命令信道CMD接收命令分组，并且将命令分组提供到第二方内部电路(未示出)。命令接收器420包括解串器424，解串器424利用时钟clk2对由命令缓冲器422接收的命令分组进行采样，对经采样的命令分组进行解串行化，并且将经解串行化的命令分组提供到第二方内部电路(未示出)。
在一个示例性实施方式中，第一方10可以在显示图像的显示装置的定时控制器中实现，而第二方20可以被实现为存储显示图像信息的存储器。为了实现高的信息存储密度，存储器专注于形成包含重复的规则模式的电路。因此，在存储器上实现具有不重复且不规则的布图的时钟产生电路、相位调整电路等可能存在关于管芯尺寸和实现的难度级别方面的问题。然而，根据本实施方式，能够利用由定时控制器提供的时钟来同时操作定时控制器和存储器，并因此能够解决常规技术的问题。另外，本实施方式提供的优点在于，其能够实现高的信息存储密度和低的延迟。
相位校准步骤(见图2的S100)包括：发送相位校准处理，即，对由第一方10使用的发送采样时钟t_clk的相位进行校准以发送数据分组，使得第二方20能够对从第一方10发送的数据分组有效地采样；以及接收相位校准处理，即，对由第一方10使用的接收采样时钟r_clk的相位进行校准以对数据分组进行采样，使得第一方10能够对由第二方20提供的数据分组有效地采样。在一个示例性实施方式中，相位校准步骤还包括对用于对命令分组进行采样的命令采样时钟cmd_clk的相位进行校准的处理。
在本说明书中，“有效采样”的含义表示能够对数据保持时期的比特信息进行采样，这是因为在数据转换时期中不包含用于采样的采样时钟的边沿。
图3(a)和图3(b)是例示发送相位校准处理的示例性定时图。图3(a)是示例第一方10利用时钟生成多个初始时钟并且生成利用所述初始时钟进行采样的训练模式的处理的示意定时图，并且图3(b)是示例第二方20利用时钟clk2对所接收的模式进行采样的处理的示意定时图。参照图3(a)，发送相位调整器126接收图3(a)中示出的时钟clk，并且生成具有相位的第一初始时钟pre_clk1。作为一个实现示例，发送相位调整器126包括相位内插器，并且通过对所接收的时钟信号clk的一个周期进行内插来生成具有目标相位的初始时钟。作为另一实现示例，发送相位调整器126包括延迟元件，并且能够通过将所接收的时钟信号clk延迟目标延迟时间来生成具有目标相位的初始时钟。
发送相位调整器126将生成的第一初始时钟pre_clk1提供到串行器124，并且串行器124利用所提供的第一初始时钟pre_clk1对第一方10和第二方20之间相互预定的训练模式进行采样。例如，训练模式可以由第一方内部电路(未示出)提供。在另一示例中，训练模式可以是在串行器124中设置的模式。
如附图中示出的，利用第一初始时钟pre_clk1进行采样的训练模式s_ts1具有与用于采样的初始时钟的相位对应的相位。利用第一初始时钟pre_clk1进行采样的训练模式s_ts1被提供到发送缓冲器122，并且发送缓冲器122经由数据信道将经采样的模式s_ts1提供到第二方20。
第二方20的接收缓冲器212接收并缓冲经采样的训练模式s_ts1，并将经采样的训练模式s_ts1提供到第二方20的解串器214。解串器214利用采样时钟对所接收的模式进行采样，并且对经采样的模式进行解串行化。用于在第二方20进行采样的时钟clk2经由与数据信道不同的时钟信道CLK被提供到第二方20。由于在第一方10和第二方20之间存在诸如电压差异这样的电条件方面的差异并且在第一方10和第二方20所处的地方之间存在诸如温度、湿度等这样的环境条件方面的差异，因此提供到第二方解串器214的时钟clk2具有与提供到第一方10的时钟clk不同的相位。
当利用clk2对由第一方10发送的训练模式进行采样时，存在是否能够对训练模式进行有效采样的问题。因此，如将在下面描述的，当利用时钟clk2对训练模式进行采样时，检测到具有用于在第二方20恢复训练模式的相位的初始时钟，并且利用诸如采样时钟这样的时钟对数据分组进行采样并将经采样的数据分组发送到第二方20。
在图3(b)中，如上所述，第二方20的时钟clk2与由第二方20接收的经采样的训练模式s_ts1之间的相位差异不同于第一方10的时钟clk与经采样的训练模式s_ts1之间的相位差异。例如，当解串器214利用时钟clk2的上升沿来执行采样时，时钟clk2的上升沿位于训练模式s_ts1的比特过渡期(bittransitionperiod)中，并因此不能够对训练模式s_ts1的比特进行精确采样。因此，当利用时钟clk2对模式s_ts1进行采样时，经采样的模式与预定的训练模式不同。在该情况下，第二方20将不一致信号发送到第一方10。作为一个示例性实施方式，该不一致信号可以经由多个数据信道当中的未被执行相位校准的数据信道来发送。
发送相位调整器126接收时钟clk以生成相位与第一初始时钟pre_clk1的相位不同的第二初始时钟pre_clk2，并且将第二初始时钟pre_clk2提供到串行器124。串行器124利用所提供的第二初始时钟pre_clk2对预定的训练模式进行采样，因此生成经采样的训练模式s_ts2。如上所述，经采样的训练模式的相位与用于采样的时钟的相位对应。
串行器124将经采样的训练模式s_ts2提供到发送缓冲器122，而发送缓冲器122经由数据信道将经采样的训练模式s_ts2提供到第二方20。第二方20的接收缓冲器212对经采样的训练模式s_ts2进行缓冲，并且将经采样的训练模式s_ts2提供到解串器214。解串器214利用时钟clk2对经采样的训练模式s_ts2进行采样。如图3(b)所示，利用第二初始时钟pre_clk2进行采样的训练模式s_ts2的相位与利用第一初始时钟pre_clk1进行采样的训练模式s_ts1的相位不同。由于用于执行采样的时钟clk2的上升沿不在比特过渡期中，因此能够对经采样的训练模式s_ts2进行有效采样。因此，利用时钟clk2对训练模式s_ts2进行采样的结果与预定的训练模式一致。第二方20经由未被执行相位校准的另一数据信道向第一方10发送一致信号。
发送相位调整器126生成相位依次改变的初始时钟，并且将相应的初始时钟提供到串行器124，因此生成利用相应的初始时钟进行采样的训练模式。按照这种方式生成的经采样的训练模式显示图3(b)中示出的相位偏移。因此，当对s_tsk-1进行采样时，时钟clk2的上升沿不在比特过渡期中，并且能够对模式进行有效采样。然而，当对s_tsk进行采样时，时钟clk2的上升沿包含在比特过渡期中，不能对模式进行有效采样。因此，第二方20发送一致信号，直到对s_tsk-1进行采样为止，并且当由于经采样的训练模式与预定的训练模式不同而对s_tsk进行采样时，第二方20向第一方发送不一致信号。
第一方10确定接收到一致信号的初始时钟的相位范围。参照图3(b)，能够利用时钟clk2对从s_ts2至s_tsk-1的模式进行有效采样。因此，在一个示例性实施方式中，第一方10选择以下初始时钟作为发送采样时钟t_clk：该初始时钟具有在从用于对s_ts2进行采样的时钟信号pre_clk2的相位到用于对s_tsk-1进行采样的时钟信号pre_clkk-1的相位的范围内的任何一个相位。在另一示例性实施方式中，第一方10选择以下初始时钟作为发送采样时钟t_clk：该初始时钟具有在从用于对s_ts2进行采样的时钟信号pre_clk2的相位到用于对s_tsk-1采样的时钟信号pre_clkk-1的相位的范围中间的相位。
在图3(b)中，s_data是示出以下情况的定时图，其中第一方10选择具有在所述范围中间的相位的初始时钟作为发送采样时钟t_clk，并且第二方接收利用发送采样时钟t_clk进行采样的数据s_data。如附图中所示，时钟clk2的采样沿被定位成使得采样数据s_data的比特能够被采样。
图4示出了例示接收相位校准处理的示例性定时图。参照图4，例如，第二方20的内部电路(未示出)向串行器224提供预定的训练模式，并且串行器224利用时钟clk2对所提供的训练模式进行采样，并且经由发送缓冲器222将经采样的训练模式提供到数据信道。第一方10的接收缓冲器112接收由第二方20经由数据信道提供的训练模式r_ts，并且对该训练模式r_ts进行缓冲并将其提供到解串器114。在另一示例中，可以在串行器224中设置预定的训练模式。
通过利用第二方20的时钟clk2进行采样并发送来获得模式r_ts。如上所述，第二方20的时钟clk2具有与第一方10的时钟clk不同的相位，并因此用于采样的接收采样时钟应该在第一方10被生成。接收相位调整器116接收时钟clk，并且生成相位为的初始时钟pre_clka。接收相位调整器116将所生成的初始时钟pre_clka提供到解串器114，并且解串器114利用所提供的初始时钟pre_clka对模式r_ts进行采样。
在一示例中，接收相位调整器116可以被实现为相位内插器，该相位内插器接收时钟clk，并且通过对相位进行内插来生成具有目标相位的初始时钟。在另一示例中，接收相位调整器116可以包括延迟元件，该延迟元件接收时钟clk，并且通过将时钟clk延迟预定的延迟时间来生成具有目标相位的初始时钟。
如附图中所示，解串器114用于执行采样的初始时钟pre_clka的上升沿处于模式r_ts的比特过渡期中，并因此不能够对模式r_ts进行有效采样。因此，当将采样结果与预定的训练模式进行比较时，能够确定它们彼此不同。在一个示例性实施方式中，第一方10向第二方20发送不一致信号。
接收相位调整器116通过调整时钟clk的相位来生成相位为的初始时钟pre_clkb，并且将该初始时钟pre_clkb提供到解串器114。解串器114用于执行采样的初始时钟pre_clkb的上升沿不位于模式r_ts的比特过渡期中，并因此能够对模式r_ts进行有效采样。因此，当将采样结果与预定的训练模式进行比较时，能够确定它们相同。
接收相位调整器116在顺序地改变时钟clk的相位的同时生成初始时钟，并且将所生成的初始时钟顺序地提供到解串器114。解串器114利用所提供的初始时钟对模式r_ts进行采样，并且确定经采样的模式是否与预定的训练模式一致。如图4所示，相位为的初始时钟pre_clkk具有位于模式r_ts的比特过渡期之外的上升沿，并因此解串器114能够对模式r_ts进行有效采样。然而，相位为的初始时钟pre_clkk+1具有位于模式r_ts的比特过渡期中的上升沿，并因此不能够对模式r_ts进行有效采样。
在一个示例性实施方式中，第一方10选择具有第b个相位的初始时钟pre_clkb至具有第k个相位的初始时钟pre_clkk中的任何一个作为接收采样时钟r_clk，以对由第二方10提供的数据进行采样。
在另一示例性实施方式中，第一方10可以确定能够对模式进行有效采样的初始时钟的相位的范围，并且选择相位在该相位范围中间的初始时钟作为接收采样时钟r_clk。在一示例中，当能够对模式进行有效采样的初始时钟的相位是第a个相位、第b个相位和第c个相位这三个连续的相位时，第一方10能够选择具有在这些相位中间的第b个相位的初始时钟作为接收采样时钟r_clk。在另一示例中，当能够对模式进行有效采样的初始时钟的相位是第a个相位第b个相位、第c个相位和第d个相位这四个连续的相位时，第一方10可以选择在这些相位中间的第b个相位和第c个相位中的任何一个作为接收采样时钟r_clk。
在一个示例性实施方式中，相位校准处理还包括对由第一方10提供的命令分组进行采样的命令时钟相位校准处理。从第一方10向第二方20提供命令分组，并且对命令采样时钟的相位进行校准的处理与以上描述的对发送采样时钟的相位进行校准的处理相似。从第一方10的内部电路(未示出)向串行器414提供命令分组，并且串行器414利用命令采样时钟cmd_clk对命令分组进行采样并将经采样的命令分组发送到第二方20。
第二方20经由命令信道CMD接收命令分组，并且命令缓冲器422对所接收的命令分组进行缓冲并将其提供到解串器424。解串器424利用时钟clk2对命令分组进行采样，对经采样的命令分组进行解串行化，并且将经解串行化的命令分组提供到第二方内部电路(未示出)。在一个示例性实施方式中，命令相位调整器416接收公共时钟clk，生成具有目标相位的初始时钟，利用该初始时钟对训练模式进行采样，并且将经采样的训练模式提供到第二方命令接收器420。
解串器424利用第二方时钟clk2对所接收的模式进行采样，确定经采样的模式是否与预定的训练模式一致，并且将一致信号或不一致信号提供到第一方10。如下面将描述的，存在用于在第一方10和第二方20之间传输信息的三种类型的信道：时钟信道CLK、数据信道DATA1至DATAn、以及命令信道CMD。在这些信道当中，仅能够在数据信道DATA1至DATAn中实现双向传输。因此，第二方内部电路(未示出)经由数据信道向第一方10发送一致信号或不一致信号。
例如，在对命令采样时钟的相位进行校准的处理中，第二方内部电路(未示出)能够通过使所有的数据信道DATA1至DATAn向第一方10发送逻辑1或逻辑0来发送一致信号或不一致信号。在另一示例中，第二方内部电路(未示出)能够经由第一方10与第二方20之间预定的任何一个数据信道来发送一致信号或不一致信号。
命令相位调整器416能够从一致信号或不一致信号来确定解串器424能够对训练模式进行有效采样的初始时钟的相位的范围。例如，命令相位调整器416能够选择具有在该相位范围中间的相位的初始时钟作为命令采样时钟cmd_clk。在另一示例中，命令相位调整器416能够选择具有在该相位范围内的任何一个相位的初始时钟作为命令采样时钟cmd_clk。
相位校准的结果可以根据包括数据信道和命令信道的所有信道而改变。因此，根据相应的信道来对相位校准进行调整或分组。
包括在第一方10中的多个收发器100中的每一个执行相位校准处理，以生成发送采样时钟和接收采样时钟。当包括在第一方10中的多个收发器100同时执行相位校准时，可以缺少用于发送一致信号和/或不一致信号的信道，并且形成发送采样时钟的相位校准处理可能需要过长的时间。在一个示例性实施方式中，所有的收发器100能够被分类成两组，以分别执行相位校准处理。在另一示例性实施方式中，所有的收发器100可以被分类成偶数编号的数据收发器和奇数编号的数据收发器，并且分别执行相位校准处理。
在一个示例性实施方式中，当第一方10和第二方20以由多条线组成的帧为单位收发数据时，在完成预定数目的帧的数据发送和接收之后执行相位校准。由于相位可以依据提供到第一方10和第二方20的电压和环境的改变而改变，因此能够通过在完成预定数目的帧的数据发送和接收之后执行相位校准来减小由相位改变而导致的数据传输错误。因此，当定期地执行帧数据发送和接收时，定期地执行相位校准步骤，而当不定期地执行帧数据发送和接收时，不定期地执行相位校准步骤。例如，能够在完成预定数目的帧的数据发送和接收之后，在垂直消隐期中执行相位校准。
在另一示例性实施方式中，能够在第一方10和第二方20中的任何一个不进行操作的消隐期中执行相位校准。例如，当第一方10是数据发送芯片并且第二方20是动态随机存取存储器(DRAM)时，DRAM不能在刷新周期中接收或输出数据。因此，第一方10不能在存储器的刷新周期中执行相位校准。
换句话说，当定期地执行存储器刷新时，定期地执行相位校准步骤，而当不定期地执行存储器刷新时，不定期地执行相位校准步骤。
在一个示例性实施方式中，当包括第一方10和第二方20的设备被供应有电力并且进行初始操作时，第一方10和第二方20执行相位校准步骤。当在命令采样时钟、发送采样时钟和接收采样时钟全部被生成之后完成初始操作时，执行相位校准步骤。
第一方10向第二方20发送命令分组(S200，见图2)。命令分组是第一方10指示第二方20以执行处理的分组。命令分组可以是例如用于第一方10读取第二方20所存储的信息的读取分组RD、用于在第二方20写入由第一方10提供的信息的写入分组WR、用于当第二方20是DRAM时执行刷新的刷新分组RF等。
另外，命令分组可以包括用于指定第二方20的行地址的行地址选通(RAS)分组、以及用于指定第二方20的列地址的列地址选通(CAS)分组，并且还可以包括指示不存在命令的无操作(NOP)分组。普通技术人员将能够按照除了在下面的描述中例示的命令分组以外的各种形式来限定并使用命令分组。
图5是示意性地示出第一方将存储的数据写入到第二方的处理的定时图。参照图5，将描述将由第一方提供的数据写入到第二方的处理。第一方10经由命令信道CMD发送写入分组WR(S200，见图2)。第一方10发送多个NOP分组，因此确保第二方20接收写入分组WR并对其进行解码并且执行内部处理的时间。例如，发送的NOP分组的数目可以根据第二方解码和内部处理所花费的时间而改变。
在发送了足够数目的NOP分组之后，第一方10经由命令信道CMD发送RAS分组，并且经由数据信道DATA1、DATA2、…、和DATAn发送同步分组SYNC。同步分组SYNC是用于指示当数据从第一方10被发送到第二方20或者数据从第二方20被发送到第一方10时该数据的起点的分组。
在经由命令信道CMD发送CAS分组的同时，第一方10经由数据信道DATA1、DATA2、…、和DATAn发送用于写入的数据。图5示出了经由每个数据信道发送两个分组，但是经由每个信道发送的数据分组的数目能够改变。第二方20对经由数据信道DATA1、DATA2、…、和DATAn提供的数据进行解码，并且将经解码的数据存储在由RAS分组和CAS分组指定的地址处。如附图中所示，通过发送另一RAS分组和另一CAS分组，能够附加地发送数据。虽然附图中未示出，但是通过发送RAS分组或CAS分组中的任何一个，能够附加地发送将存储在对应的行或列中的数据。
如图5中所示，从第一方10发送到第二方20的分组不具有相同的相位。这是因为第二方20的信道特定数据接收器210设置了发送采样时钟t_clk，使得能够与由于第一方10和第二方20之间的电压变化和温度变化而发生的时钟偏移无关地利用第二方时钟clk2对所发送的分组进行有效采样。因此，经由相应的数据信道DATA1、DATA2、…、和DATAn和命令信道CMD而发送的分组能够具有不同的相位。
图6是示意性地示出了第一方10读取存储在第二方20的数据的处理的定时图。参照图6，将描述第一方10读取存储在第二方20的数据的处理。第一方10经由命令分组CMD发送读取分组RD(S200，见图2)。和写入处理一样，第一方10发送多个NOP分组，使得第二方20接收读取分组RD，并且执行诸如解码等这样的内部处理。
通过经由命令信道CMD发送RAS分组和CAS分组，第一方10向第二方20提供将被读取的数据的地址。第二方20利用由RAS分组和CAS分组指定的地址来获取数据。第二方20对所获取的数据执行预定解码处理，并且经由数据信道DATA1、DATA2、…、和DATAn向第一方10发送经解码的数据。
和写入处理一样，通过经由命令信道CMD发送另一RAS分组和另一CAS分组，能够附加地读取数据。虽然附图中未示出，但是通过发送RAS分组或CAS分组中的任何一个，能够附加地发送将存储在对应的行或列中的数据。
如图6中所示，从第二方20经由数据信道DATA1、DATA2、…、和DATAn提供的数据分组利用第二方示例clk2进行采样并且被发送。虽然附图中未示出，但是由于第一方10和第二方20之间的电压差异、温度差异等而可能发生时钟偏移。然而，每个第一方数据接收器110设置接收采样时钟r_clk，以克服相位校准处理中的相位偏移和采样数据。因此，尽管存在相位偏移，也能够对数据分组进行有效采样。
图7是示出了当第二方20是要求刷新的DRAM时、第二方20执行刷新的处理的图。参照图7，第一方10经由命令信道CMD发送刷新分组RF。和以上描述的读取处理和写入处理一样，第一方10发送多个NOP分组以确保命令解码处理。第一方10指定要求分别利用RAS分组和CAS分组刷新的行地址和/或列地址，并且将RAS分组和CAS分组发送到第二方20，使得刷新被执行。
根据本实施方式，能够在第一方和使用由该第一方提供的时钟信号的第二方之间执行数据通信，并且即使当发送方和接收方发生改变时，PLL或时钟数据恢复(CDR)装置也不执行时钟锁定。因此，能够减少延迟时间。
尽管已经参照本发明的特定示例性实施方式示出并描述了本发明，然而本领域技术人员将要理解的是，可以在不脱离本发明的如由所附的权利要求限定的精神和范围内做出形式和细节上的各种改变。
工业实用性
以上所记载。

Claims (25)

1.一种在第一方和利用由该第一方提供的时钟进行操作的第二方之间的通信方法，该通信方法包括以下步骤：
相位校准步骤；
由所述第一方向所述第二方发送命令分组的步骤；以及
在所述第一方和所述第二方之间根据所述命令分组来收发数据分组的数据发送和接收步骤，
其中，执行所述相位校准步骤，以对所述第一方的发送采样时钟的相位和所述第一方的接收采样时钟的相位进行校准。
2.根据权利要求1所述的通信方法，其中，所述相位校准步骤包括以下步骤：
由所述第二方向所述第一方提供相互预定的训练模式；
由所述第一方从所述时钟生成初始时钟；
由所述第一方利用所述初始时钟对由所述第二方提供的所述训练模式进行采样；
确定利用所述初始时钟进行采样的模式是否与预定的所述训练模式一致；以及
选择具有使利用所述初始时钟进行采样的模式与预定的所述训练模式相等的相位的初始时钟作为所述接收采样时钟。
3.根据权利要求2所述的通信方法，其中，执行所述相位校准步骤以使得所述接收采样时钟的采样沿对包含在所述训练模式中的比特进行采样。
4.根据权利要求1所述的通信方法，其中，所述相位校准步骤包括以下步骤：
由所述第一方从所述时钟生成初始时钟；
利用所述初始时钟对预定的训练模式进行采样，并且将经采样的模式发送到所述第二方；
由所述第二方利用所述时钟对所接收的模式进行采样；
确定由所述第二方进行采样的模式是否与预定的所述训练模式一致；以及
选择具有使利用所述时钟进行采样的模式与预定的所述训练模式相等的相位的初始时钟作为所述发送采样时钟。
5.根据权利要求4所述的通信方法，其中，执行所述相位校准步骤以使得所述发送采样时钟的采样沿对包含在所述训练模式中的比特进行采样。
6.根据权利要求1所述的通信方法，其中，所述相位校准步骤被定期地执行。
7.根据权利要求1所述的通信方法，其中，所述相位校准步骤被不定期地执行。
8.根据权利要求1所述的通信方法，其中，所述第一方是定时控制器，
所述第二方是存储器，并且
所述数据分组显示在显示面板上。
9.根据权利要求1所述的通信方法，其中，所述相位校准步骤还包括以下步骤：对命令采样时钟的相位进行校准，所述命令采样时钟用于对从所述第一方发送到所述第二方的所述命令分组进行采样。
10.一种通信方法，在该通信方法中，第一方利用由该第一方提供的时钟向第二方发送数据，所述通信方法包括以下步骤：
(a)由所述第一方改变所述时钟的相位，以生成具有目标相位的初始时钟；
(b)由所述第一方利用所述初始时钟对相互预定的训练模式进行采样，并且将经采样的模式发送到所述第二方；
(c)由所述第二方利用所述时钟对所接收的模式进行采样，将经采样的模式与预定的所述训练模式进行比较，并且发送比较结果；
(d)由所述第一方根据所述比较结果来选择初始时钟作为发送采样时钟；以及
(e)由所述第一方利用已经被调整相位的所述发送采样时钟对要发送的所述数据进行采样，并且将经采样的数据发送到所述第二方。
11.根据权利要求10所述的通信方法，其中，执行步骤(a)以对所述时钟进行延迟或内插，使得所述初始时钟具有所述目标相位。
12.根据权利要求10所述的通信方法，其中，步骤(a)至步骤(c)被执行多次，并且
所述初始时钟根据步骤(a)至步骤(c)被执行的次数而按照不同的相位来生成。
13.根据权利要求12所述的通信方法，其中，步骤(d)包括以下步骤：
对比较结果指示经采样的模式与预定的所述训练模式一致的初始时钟的相位范围进行计算；以及
确定相位在所述相位范围内的初始时钟作为所述发送采样时钟。
14.根据权利要求10所述的通信方法，其中，在完成要发送的所述数据的发送之后，再次执行步骤(a)至步骤(d)。
15.一种通信方法，在该通信方法中，第二方利用由第一方提供的时钟向该第一方发送数据，所述通信方法包括以下步骤：
(a)由所述第二方向所述第一方发送相互预定的训练模式；
(b)由所述第一方改变所述时钟的相位，以生成具有目标相位的初始时钟；
(c)由所述第一方利用所述初始时钟对由所述第二方提供的所述模式进行采样，并且将经采样的模式与预定的所述训练模式进行比较；
(d)由所述第一方根据比较结果来选择初始时钟作为接收采样时钟；以及
(e)利用所述接收采样时钟对由所述第二方发送的所述数据进行采样。
16.根据权利要求15所述的通信方法，其中，执行步骤(b)以对所述时钟进行延迟或内插，使得所述初始时钟具有所述目标相位。
17.根据权利要求15所述的通信方法，其中，步骤(a)至步骤(c)被执行多次，并且
所述初始时钟根据步骤(a)至步骤(c)被执行的次数而按照不同的相位来生成。
18.根据权利要求17所述的通信方法，其中，步骤(d)包括以下步骤：
对比较结果指示经采样的模式与预定的所述训练模式一致的初始时钟的相位范围进行计算；以及
确定具有包含在所述相位范围中的相位的初始时钟作为所述接收采样时钟。
19.根据权利要求15所述的通信方法，其中，在完成要发送的数据的发送之后，再次执行步骤(a)至步骤(d)。
20.一种通信设备，该通信设备包括：
第一方，所述第一方包括：时钟提供器，所述时钟提供器被配置为提供时钟；和多个第一方数据收发器，所述多个第一方数据收发器被配置为提供数据或接收数据；
第二方，所述第二方包括时钟接收器和多个第二方数据收发器，所述多个第二方数据收发器被配置为提供所述数据或接收所述数据；
数据信道单元，所述数据信道单元包括数据信道，所述数据信道被配置为将所述多个第一方数据收发器与所述多个第二方数据收发器分别连接；以及
时钟信道，所述时钟信道被配置为将来自所述第一方的所述时钟提供到所述第二方，
其中，所述第一方和所述第二方利用所述时钟进行操作。
21.根据权利要求20所述的通信设备，其中，所述第一方数据收发器包括：
输入单元，所述输入单元包括：解串器，所述解串器被配置为将从所述数据信道提供的串行数据转换成并行数据，并且输出所述并行数据；以及输入相位调整器，所述输入相位调整器被配置为接收所述时钟，从所述时钟生成用于对所述并行数据进行采样的接收采样时钟，并且将所述接收采样时钟提供到所述解串器；以及
输出单元，所述输出单元包括：串行器，所述串行器被配置为将提供的并行数据转换成串行数据，并且将所述串行数据输出到所述数据信道；以及输出相位调整器，所述输出相位调整器被配置为接收所述时钟，从所述时钟生成用于对所述串行数据进行采样的发送采样时钟，并且将所述发送采样时钟提供到所述串行器。
22.根据权利要求21所述的通信设备，其中，相位校准步骤被执行，并且
在所述相位校准步骤中，所述输入相位调整器利用初始接收时钟对由所述第二方提供的预定的训练模式进行采样，确定采样的数据是否与预定的所述训练模式一致，并且选择初始接收时钟作为所述接收采样时钟。
23.根据权利要求21所述的通信设备，其中，所述第二方数据收发器包括：
输入单元，所述输入单元包括：解串器，所述解串器被配置为从所述数据信道接收所述串行数据，利用所述时钟对所述串行数据进行采样，将经采样的串行数据转换成并行数据，并且输出所述并行数据；以及
串行器，所述串行器被配置为接收并行数据，将所接收的并行数据转换成串行数据，利用所述时钟对所述串行数据进行采样，并且将经采样的串行数据提供到所述数据信道。
24.根据权利要求23所述的通信设备，其中，相位校准步骤被执行，并且
在所述相位校准步骤中，所述输出相位调整器利用初始发送时钟对预定的训练模式进行采样，并且将经采样的模式提供到所述第二方，
所述第二方的所述输入单元对由所述第一方提供的所述模式进行采样，确定采样的数据是否与预定的所述训练模式一致，并将相位匹配信号发送到所述第一方，并且
所述第一方选择初始发送时钟作为所述发送采样时钟。
25.根据权利要求20所述的通信设备，该通信设备还包括命令信道，所述命令信道被配置为向所述第二方提供命令分组，
其中，所述第一方还包括命令单元，所述命令单元被配置为提供所述命令分组。
CN201580002473.8A 2014-07-02 2015-07-02 双向通信方法以及使用该双向通信方法的双向通信设备 Active CN105683932B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0082330 2014-07-02
KR20140082330 2014-07-02
PCT/KR2015/006791 WO2016003207A1 (ko) 2014-07-02 2015-07-02 양방향 통신 방법 및 이를 이용한 양방향 통신 장치

Publications (2)

Publication Number Publication Date
CN105683932A true CN105683932A (zh) 2016-06-15
CN105683932B CN105683932B (zh) 2018-11-02

Family

ID=55019651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580002473.8A Active CN105683932B (zh) 2014-07-02 2015-07-02 双向通信方法以及使用该双向通信方法的双向通信设备

Country Status (6)

Country Link
US (1) US9842080B2 (zh)
JP (1) JP6325672B2 (zh)
KR (6) KR20170004953A (zh)
CN (1) CN105683932B (zh)
HK (1) HK1220269A1 (zh)
WO (1) WO2016003207A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760945B2 (en) 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
TWI582566B (zh) * 2016-04-25 2017-05-11 晨星半導體股份有限公司 通訊裝置的控制電路及控制方法
KR102225292B1 (ko) * 2016-11-10 2021-03-09 주식회사 아나패스 다채널 통신 방법 및 다채널 통신 장치
KR102403623B1 (ko) * 2017-08-18 2022-05-30 삼성전자주식회사 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로
CN111600784B (zh) * 2019-07-26 2022-06-28 新华三技术有限公司 数据处理方法、网络设备、主控板及逻辑芯片
CN110768664B (zh) * 2019-10-23 2023-12-26 新华三信息安全技术有限公司 数据采样方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051675A1 (en) * 2007-08-20 2009-02-26 Novatek Microelectronics Corp. High transmission rate interface for transmitting both clocks and data
CN101540158A (zh) * 2008-03-20 2009-09-23 安纳帕斯股份有限公司 用于发送和接收数据位的装置和方法
US20100169699A1 (en) * 2008-12-26 2010-07-01 Kabushiki Kaisha Toshiba Memory device, host device, and sampling clock adjusting method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112483A (ja) * 1997-10-08 1999-04-23 Nec Eng Ltd データ転送システム
DE10344818B4 (de) * 2003-09-27 2008-08-14 Qimonda Ag Vorrichtung zum Kalibrieren der relativen Phase zweier Empfangssignale eines Speicherbausteins
KR20050077953A (ko) * 2004-01-30 2005-08-04 이남규 양방향 통신이 가능한 근거리용 통신 단말기 및 그제어방법
JP2005275777A (ja) * 2004-03-24 2005-10-06 Nec Saitama Ltd データ転送装置
JP2008225956A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 半導体集積回路装置およびタイミング調整方法
US8364626B2 (en) * 2007-09-14 2013-01-29 Siemens Aktiengesellschaft Method and device for determining a probability of occurrence by evaluting an overall fault tree
KR100822307B1 (ko) 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
JP5066121B2 (ja) 2008-03-20 2012-11-07 アナパス・インコーポレーテッド クロック情報とデータを伝送する装置及び方法
KR101499176B1 (ko) * 2008-04-08 2015-03-06 삼성전자주식회사 클럭 신호의 위상 튜닝 방법 및 그 장치
KR101272886B1 (ko) 2008-10-09 2013-06-11 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치
CN102171967A (zh) * 2009-03-25 2011-08-31 松下电器产业株式会社 接口电路
US8300684B2 (en) * 2009-06-29 2012-10-30 Lsi Corporation Real-time eye monitor for statistical filter parameter calibration
WO2012027080A1 (en) * 2010-08-25 2012-03-01 Rambus Inc. Memory controller with fast reacquisition of read timing to support rank switching
US8798217B2 (en) * 2010-11-03 2014-08-05 Qualcomm Incorporated Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection
US8958497B2 (en) * 2012-06-12 2015-02-17 Silicon Image, Inc. Simultaneous transmission of clock and bidirectional data over a communication channel
KR101327221B1 (ko) 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
JP2014045266A (ja) * 2012-08-24 2014-03-13 Renesas Electronics Corp 半導体装置
TWI489782B (zh) * 2012-10-30 2015-06-21 Realtek Semiconductor Corp 相位校正裝置及相位校正方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051675A1 (en) * 2007-08-20 2009-02-26 Novatek Microelectronics Corp. High transmission rate interface for transmitting both clocks and data
CN101540158A (zh) * 2008-03-20 2009-09-23 安纳帕斯股份有限公司 用于发送和接收数据位的装置和方法
US20100169699A1 (en) * 2008-12-26 2010-07-01 Kabushiki Kaisha Toshiba Memory device, host device, and sampling clock adjusting method

Also Published As

Publication number Publication date
JP2016528646A (ja) 2016-09-15
KR101668234B1 (ko) 2016-10-21
KR20170051520A (ko) 2017-05-11
KR20170004953A (ko) 2017-01-11
CN105683932B (zh) 2018-11-02
US9842080B2 (en) 2017-12-12
KR101827526B1 (ko) 2018-02-08
KR101880700B1 (ko) 2018-07-20
KR20170051550A (ko) 2017-05-11
KR20170004955A (ko) 2017-01-11
KR20160015250A (ko) 2016-02-12
KR101799918B1 (ko) 2017-12-20
HK1220269A1 (zh) 2017-04-28
JP6325672B2 (ja) 2018-05-16
KR20170004954A (ko) 2017-01-11
WO2016003207A1 (ko) 2016-01-07
US20160147703A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
CN105683932A (zh) 双向通信方法以及使用该双向通信方法的双向通信设备
US7907693B2 (en) Semiconductor device, a parallel interface system and methods thereof
US8045663B2 (en) Circuit and method for removing skew in data transmitting/receiving system
US8134876B2 (en) Data input/output apparatus and method for semiconductor system
CN1658596B (zh) Fifo模块以及具有fifo模块的延迟均衡电路和速率匹配电路
EP2384474B1 (en) Active calibration for high-speed memory devices
US8588281B2 (en) Transceiver having embedded clock interface and method of operating transceiver
JP2012515408A5 (zh)
US8928371B2 (en) Deserializers
CN101689156A (zh) 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统
CN101141128A (zh) 信号处理电路
US20110243289A1 (en) Semiconductor memory device and method of controlling the same
CN103065677A (zh) 基于延迟单元的自校准系统
US20180069732A1 (en) Transmission apparatus and detection method
US20140253188A1 (en) Divided clock generation device and divided clock generation method
US9214200B2 (en) Methods and apparatus for transmitting data in a phase modulated signal derived from early and late timing signals
KR20090088556A (ko) 데이터 송수신 시스템
CN109949853B (zh) 涉及在低速操作环境中执行高速测试的半导体设备和系统
CN102981781B (zh) 数据储存装置、储存介质控制器与控制方法
KR20160093434A (ko) 고속 통신을 위한 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
TWI608721B (zh) 雙向通訊方法及使用該方法之雙向通訊裝置
KR20190110733A (ko) 클럭 신호에 동기하여 신호를 전송 및 수신하는 반도체 장치
US20230409072A1 (en) Drift detection in timing signal forwarded from memory controller to memory device
US7526017B2 (en) Transmitting device, receiving device, transmission system, and transmission method
KR20110072539A (ko) 데이터 신호와 클럭 신호 사이의 스큐를 자동 보상할 수 있는 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1220269

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant