JP6325672B2 - 双方向通信方法及び装置 - Google Patents

Description

本発明は、双方向通信方法とこれを利用した双方向通信装置に関するものである。

従来の双方向通信方法は、第１側及び第２側の両方に位相ロックループ又はクロックデータリカバリ回路を形成し、ある第１側がクロック信号を伝送すると第２側がクロック信号をリカバリして、続いてデータを伝送し、反対方向に伝送が行われる場合も、クロックをリカバリした後、データを送受信していた。

従来技術による双方向通信方法によれば、クロックをリカバリする過程が不可欠で、伝送側と受信側が切り替わるたびにクロックをリカバリする過程を実行していた。しかし、クロックリカバリ時、位相ロックループ又はクロックデータリカバリ回路のロック時間（ｌｏｃｋｉｎｇ ｔｉｍｅ）がかかり、毎回送受信が切り替わるたびにロック時間がかかるため、レイテンシー（ｌａｔｅｎｃｙ）が増加する。レイテンシーを減少させるために、パラレルバス構造、複数のクロックバス、複数の制御信号バスを置くことができるが、バス間の信号スキューが深刻になることがあり、さらにはチップのピン数が増加して非経済的である。

本発明は、このような従来技術による問題点を解決するため、位相ロック時間が必要なく、高速で送信側と受信側を切り替えて、データ伝送を実行できる双方向通信方法及びこれを利用した双方向通信装置を提供することを課題とする。

本発明による通信方法は、第１側と第１側が提供するクロックで動作する第２側間の通信方法で、位相調整（ｐｈａｓｅ ｃａｌｉｂｒａｔｉｏｎ）段階と、第１側が第２側に命令パケットを伝送する段階と、第１側と第２側間で命令パケットによるデータパケットが送受信されるデータ送受信段階を含み、位相調整段階は、第１側の送信サンプリングクロック及び第１側の受信サンプリングクロックの位相を調整するように実行される。

また、本発明による通信方法は、第１側が提供するクロックで第１側が第２側にデータを伝送する通信方法で、通信方法は：（ａ）第１側がクロックの位相を変えて目的とする位相を有する予備クロックを形成する段階と、（ｂ）第１側が予備クロックで互いに予め定められた（ｍｕｔｕａｌｌｙ ｐｒｅｄｅｔｅｒｍｉｎｅｄ）訓練パターンをサンプルして第２側に送信する段階と、（ｃ）第２側がクロックで受信したパターンをサンプルし、サンプルされたパターンと予め定められた訓練パターンを比較して比較結果を伝送する段階と、（ｄ）比較結果に基づいて第１側が予備クロックを送信サンプリングクロックに選択する段階及び（ｅ）第１側が伝送しようとするデータを位相が調整された送信サンプリングクロックでサンプルして第２側に伝送する段階を含む。

また、本発明による通信方法は、第１側が提供するクロックで第２側が第１側にデータを伝送する通信方法で、通信方法は：（ａ）第２側が互いに予め定められた（ｍｕｔｕａｌｌｙ ｐｒｅｄｅｔｅｒｍｉｎｅｄ）訓練パターンを第１側に伝送する段階と、（ｂ）第１側がクロックの位相を変えて目的とする位相を有する予備クロックを形成する段階と、（ｃ）第１側が予備クロックで第２側が提供したパターンをサンプルし、サンプルされたパターンと予め定められた訓練パターンを比較する段階及び（ｄ）比較結果に基づいて第１側が予備クロックを受信サンプリングクロックに選択する段階及び（ｅ）第２側が伝送したデータを受信サンプリングクロックでサンプルする段階を含む。

また、本発明による通信装置は、クロックを提供するクロック提供部と、データを提供するか、又はデータを提供される複数の第１側データ送受信部を含む第１側と、クロック受信部と、データを提供するか、又はデータを提供される複数の第２側データ送受信部を含む第２側と、複数の第１側データ送受信部と複数の第２側データ送受信部をそれぞれ接続するデータチャンネル（ｄａｔａ ｃｈａｎｎｅｌ）を含むデータチャンネル部及びクロックを第１側から第２側に提供するクロックチャンネルを含み、第１側と第２側はクロックで動作する。

本発明による通信方法又は通信装置によれば、送信側と受信側が切り替わるたびに、位相ロックループ（ＰＬＬ、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）のロック時間を待機する必要がなく、レイテンシー区間が短くなるという利点が提供される。

本実施例による通信装置の概要を示したブロック図 本実施例による通信方法の概要を示したフローチャート 送信位相調整過程を説明するための例示的なタイミング図（ｔｉｍｉｎｇ ｄｉａｇｒａｍ）。（ａ）は第１側でクロックを利用して複数の予備クロックと予備クロックを利用してサンプルされた訓練パターンを形成する過程を説明するための概要的タイミング図、（ｂ）は第２側で受信したパターンをクロックでサンプルする過程を説明するための概要的タイミング図。 受信位相調整過程を説明するための例示的タイミング図 第１側が第２側に保存されたデータを書き込む過程を概要的に示したタイミング図 第１側（１０）が第２側（２０）に保存されたデータを読み込む過程を概要的に示したタイミング図 第２側（２０）がリフレッシュ（ｒｅｆｒｅｓｈ）の必要なＤＲＡＭである場合に、リフレッシュを実行する過程を示した説明図

以下の説明は、構造的或いは機能的説明のための実施例に過ぎないため、本発明の権利範囲は以下に説明された実施例により制限されず、実施例は多様な変更が可能で、様々な形態を有することができるため、本発明の権利範囲は技術的思想を実現できる均等物を含む。

なお、本出願に記述される用語の意味は、次の通りである。

単数の表現は、文脈上明白に別に意味しない限り、複数の表現を含み、「含む」又は「有する」などの用語は説示された特徴、数字、段階、動作、構成要素、部分品又はこれらを組み合わせたものが存在することを指定しようとするものであり、一つ又はそれ以上の別の特徴や数字、段階、動作、構成要素、部分品又はこれらを組み合わせたものの存在又は付加の可能性を予め排除していない。

各段階は、文脈上明白に特定の順序を記載していない以上、明記された順序と異なって生じることがある。すなわち、各段階は明記された順序と同一に生じることもあり、実質的に同時に実行されることもあり、反対の順序で実行されることもある。

ここで使用されるすべての用語は、別に定義されない限り、本発明が属する分野で通常の知識を有する者によって一般的に理解されるものと同一の意味を持つ。一般的に使用される辞書に定義されているような用語は、関連技術の文脈上持つ意味と一致し、本出願で明白に定義しない限り、理想的又は過度に形式的な意味を持つものと解釈することができない。

本明細書は、信号線路の種類を区分しない。したがって、データバスはシングルエンド信号（ｓｉｎｇｌｅ ｅｎｄｅｄ ｓｉｇｎａｌ）を伝送する単一線路であることもあり、差動信号（ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌ）を伝送する二本の信号線であることもある。また、図に示された各線路は、シングル信号又は複数のアナログ信号又はデジタル信号で構成されるバス信号として解釈することができ、必要な場合にはその説明を付け加えることができる。

以下では、添付した図を参照して本実施例を説明する。図１は、本実施例による通信装置の概要を示したブロック図である。図１を参照すると、本実施例による通信装置は、データを送信又は受信する第１側（１０）と、第１側が送信したデータを受信するか、又は第１側にデータを送信する第２側（２０）を含む。

第１側（１０）は、クロックを提供するクロック提供部（３１０）と、データを提供するか、又はデータを提供される複数のデータ送受信部（１００）を含む。第２側（２０）は、クロック受信部（３１０）と、データを提供するか、又はデータを提供される複数のデータ送受信部（２００）を含む。一実施例において、第１側（１０）は命令パケットを提供する命令送信部（４１０）をさらに含み、第２側（２０）は命令パケットを受信する命令受信部（４２０）をさらに含むことができる。

本実施例による通信装置は、複数の第１側データ送受信部と複数の第２側データ送受信部をそれぞれ接続するデータチャンネル（ｄａｔａ ｃｈａｎｎｅｌ）を含むデータチャンネル部（ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡｎ）と、クロックを第１側から第２側に提供するクロックチャンネル（ＣＬＫ）及び命令パケットを伝送する命令チャンネル（ＣＭＤ）を含み、第１側と第２側は同じクロックで動作する。

図２は、本実施例による通信方法の概要を示したフローチャートである。図２を参照すると、本実施例による通信方法は、第１側と第１側が提供するクロックで動作する第２側間の通信方法で、位相調整（ｐｈａｓｅ ｃａｌｉｂｒａｔｉｏｎ）段階（Ｓ１００）と、第１側が第２側に命令パケットを伝送する段階（Ｓ２００）と、第１側と第２側間で命令パケットによるデータパケットが送受信されるデータ送受信段階（Ｓ３００）を含み、位相調整段階は、第１側の送信サンプリングクロック及び第１側の受信サンプリングクロックの位相を調整するように実行される。

図１を参照すると、第１側は複数のデータ送受信部（１００）を含む。それぞれのデータ送受信部（１００）は受信部（１１０）及び送信部（１２０）を含む。受信部（１１０）はデータチャンネルからシリアルデータを提供される受信バッファー（ｒｅｃｅｉｖｅ ｂｕｆｆｅｒ、１１２）とシリアルデータ（ｓｅｒｉａｌ ｄａｔａ）を逆シリアル化して第１側の内部回路に提供するデシリアライザ（ｄｅｓｅｒｉａｌｉｚｅｒ、１１４）及びクロック提供部（３１０）から共通クロック（ｃｌｋ）を提供されて受信サンプリングクロック（ｒ＿ｃｌｋ）を形成し、受信サンプリングクロック（ｒ＿ｃｌｋ）をデシリアライザ（１１４）に提供する受信位相調整器（ｒｅｃｅｉｖｅ ｐｈａｓｅ ａｓｊｕｓｔｏｒ、１１６）を含む。デシリアライザ（１１４）は、受信サンプリングクロックを利用してデータチャンネルから受信されたシリアルデータをサンプルし、サンプルされたデータを逆シリアル化して第１側内部回路（図示せず）に提供する。

送信部（１２０）は、第１側内部回路（図示せず）からパラレルデータを提供されてシリアル化するシリアライザ（１２４）及びシリアル化されたデータをデータチャンネルに提供する送信バッファー（ｔｒａｎｓｍｉｔ ｂｕｆｆｅｒ、１２２）及びクロック提供部（３１０）からクロック（ｃｌｋ）を提供されて送信サンプリングクロック（ｔ＿ｃｌｋ）を形成し、送信サンプリングクロック（ｔ＿ｃｌｋ）をシリアライザ（１２４）に提供する送信位相調整器（ｔｒａｎｓｍｉｔ ｐｈａｓｅ ａｄｊｕｓｔｏｒ、１２６）を含む。シリアライザ（１２４）は、第１側内部回路から提供されたパラレルデータをシリアル信号に変換し、送信サンプリングクロック（ｔ＿ｃｌｋ）でサンプルしてデータチャンネルに伝送する。

一実施例として、命令送信部（４１０）は第１側内部回路（図示せず）から命令パケット（ｃｏｍｍａｎｄ ｐａｃｋｅｔ）を伝送され、これをシリアル化するシリアライザ（４１４）、シリアル化された命令パケットを命令チャンネル（ＣＭＤ）によって第２側（２０）に伝送する命令バッファー（ｃｏｍｍａｎｄ ｂｕｆｆｅｒ、２２２）及びクロック提供部（３１０）からクロック（ｃｌｋ）を提供されて命令サンプリングクロック（ｃｍｄ＿ｃｌｋ）を形成し、命令サンプリングクロック（ｃｍｄ＿ｃｌｋ）をシリアライザ（４２４）に提供する命令位相調整器（ｃｏｍｍａｎｄ ｐｈａｓｅ ａｄｊｕｓｔｏｒ、４１６）を含む。

クロック提供部（３１０）は、クロック形成部（ｃｌｏｃｋ ｇｅｎｅｒａｔｏｒ、３１４）及びクロックバッファー（３１２）を含む。クロック形成部（３１０）は、電圧制御発振器（ＶＣＯ、Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、水晶発振器（ＸＯ、Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ）及び位相ロックループ（ＰＬＬ、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）又は遅延ロックループ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）を含む。クロック形成部（３１０）は、電圧制御発振器又は水晶発振器が提供する信号を位相ロックループ又は遅延ロックループに提供し、目的とする周波数を有するクロック信号を形成する。クロック形成部（３１０）が提供するクロック信号（ｃｌｋ）は、第１側（１０）及び第２側（２０）に共通して提供されるクロックとして機能する。クロックバッファー（３１２）は、クロック形成部（３１０）が提供したクロック（ｃｌｋ）をクロックチャンネル（ＣＬＫ）によって第２側に伝送する。クロック形成部（３１０）は、クロックバッファーによって受信位相調整器（１１６）と送信位相調整器（１２６）でクロック（ｃｌｋ）を提供する。

クロック提供部（３１０）が形成したクロック（ｃｌｋ）は、クロックチャンネル（ＣＬＫ）によって第２側（２０）に提供され、第２側（１０）は第１側（１０）が提供したクロックでデータをサンプルして送信するか、又は受信したデータをサンプルする。第１側に提供されたクロックと第２側に提供されたクロックは、クロック提供部（３１０）が形成したクロック信号や、第１側と第２側に提供される電圧差等を含む電気的環境の違い、第１側と第２側を形成する工程上の違い、温度差及び伝送されるクロックチャンネル（ＣＬＫ）によって位相スキュー（ｐｈａｓｅ ｓｋｅｗ）が発生する。位相スキューが発生した二つのクロック信号は、同一の周波数を有するが、互いに位相において差異がある。したがって、第１側で使用されるクロックと第２側で使用されるクロックを区別する必要がある場合には、第１側（１０）で使用されるクロックをｃｌｋと指称し、第２側で使用されるクロックをｃｌｋ２と指称する。

第２側（２０）は、クロックチャンネル（ＣＬＫ）からクロックを受信して複数のデータ送受信部（２００）に提供するクロック受信部（３２０）を含む。クロック受信部（３２０）は、クロック（ｃｌｋ２）をそれぞれのデータ送受信部（２００）に提供するクロックバッファー（３２２）を含む。上述したとおり、第２側（２０）は第１側（１０）と異なり、第２側（２０）でクロックを形成せず、第１側から提供されたクロックを提供され、提供されたクロック（ｃｌｋ２）を利用して受信したデータ及び送信するデータをサンプルする。

第２側（２０）に含まれたそれぞれのデータ送受信部（２００）は、受信部（２１０）及び送信部（２２０）を含む。受信部（２１０）はデータチャンネルから受信したデータをバッファリングしてデシリアライザ（２１４）に提供する受信バッファー（２１２）と、受信バッファー（２１２）が提供したシリアルデータを逆シリアル化するデシリアライザ（２１４）を含む。デシリアライザ（２１４）は、クロック（ｃｌｋ２）を提供されて受信したデータをサンプルし、サンプルされたデータを逆シリアル化して第２側内部回路（図示せず）に提供する。

送信部（２２０）は、第２側内部回路（図示せず）から伝送しようとするデータを提供されてシリアル化するシリアライザ（２２４）と、シリアル化されたデータをデータチャンネルに伝送する送信バッファー（２２２）を含む。シリアライザ（２２４）は、第２側内部回路から提供されたパラレル信号をシリアル信号に変換し、クロック（ｃｌｋ２）でサンプルしてデータチャンネルに伝送する。

命令受信部（４２０）は、命令チャンネル（ＣＭＤ）から命令パケットを受信し、第２側内部回路（図示せず）に提供する。命令受信部（４２０）は、命令バッファー（４２２）が受信した命令パケットをクロック（ｃｌｋ２）でサンプルし、逆シリアル化して第２側内部回路（図示せず）に提供するデシリアライザ（４２４）を含む。

一実施例として、第１側はイメージをディスプレイするディスプレイ装置のタイミングコントローラで具現でき、第２側はディスプレイイメージ情報を保存するメモリで具現できる。メモリは、高い情報保存密度を具現するために、繰り返し規則的パターンからなる回路を形成することに焦点を合わせている。したがって、非繰り返し及び非規則的レイアウトを有するクロック形成回路、位相調整回路をメモリ上に具現することは、ダイサイズの問題、具現難易度の観点から問題があり得る。しかし、本実施例によれば、タイミングコントローラから提供されるクロックを利用し、タイミングコントローラとメモリを一緒に駆動することができるため、従来技術の問題点を解決することができ、高い情報保存密度、低いレイテンシー（ｌａｔｅｎｃｙ）及び高い情報保存密度を具現できるという利点が提供される。

位相調整段階（図２、Ｓ１００参照）は、第２側（２０）が第１側（１０）から送信したデータパケットを有効にサンプルできるように、第１側（１０）からデータパケットを送信する過程で使用される送信サンプリングクロック（ｔ＿ｃｌｋ）の位相を調整（ｃａｌｉｂｒａｔｅ）する送信位相調整過程と、第２側（２０）が提供するデータパケットを第１側（１０）が有効にサンプルできるように、第１側でデータパケットをサンプルする受信サンプリングクロック（ｒ＿ｃｌｋ）の位相を調整する受信位相調整過程を含む。一実施例として、位相調整段階は命令パケットをサンプリングする命令サンプリングクロック（ｃｍｄ＿ｃｌｋ）の位相を調整する過程をさらに含む。

本明細書において有効にサンプルするという意味は、サンプリングに使用されるサンプリングクロックエッジがデータの遷移区間に含まれていないため、データ保持区間でのビット情報をサンプルできることを意味するものとして使用する。

図３（ａ）及び図３（ｂ）は、送信位相調整過程を説明するための例示的なタイミング図で、図３（ａ）は、第１側（１０）でクロック（ｃｌｋ）を利用し、複数の予備クロックと予備クロックを利用してサンプルされた訓練パターンを形成する過程を説明するための概要的タイミング図（ｔｉｍｉｎｇ ｄｉａｇｒａｍ）である。図３（ｂ）は、第２側（２０）で受信したパターンをクロック（ｃｌｋ２）でサンプルする過程を説明するための概要的タイミング図である。図３（ａ）を参照すると、送信位相調整器（１２６）は図３（ａ）に示されたクロック（ｃｌｋ）を提供され、φ１位相を有する第１予備クロック（ｐｒｅ＿ｃｌｋ1）を形成する。一実施例として、送信位相調整器（１２６）は、位相補間器（ｐｈａｓｅ ｉｎｔｅｒｐｏｌａｔｅｒ）を含み、提供されたクロック信号（ｃｌｋ）の一周期を補間して目的とする位相を有する予備クロックを形成する。別の実施例として、送信位相調整器（１２６）は遅延素子を含み、提供されたクロック信号（ｃｌｋ）を目的とする遅延時間の間遅延させて、目的とする位相を有する予備クロックを形成できる。

送信位相調整器（１２６）は形成された第１予備クロック（ｐｒｅ＿ｃｌｋ1）をシリアライザ（１２４）に提供し、シリアライザ（１２４）は提供された第１予備クロック（ｐｒｅ＿ｃｌｋ1）で第１側（１０）と第２側（２０）間で互いに予め定められた訓練パターン（ｍｕｔｕａｌｌｙ ｐｒｅｄｅｔｅｒｍｉｎｅｄ ｔｒａｉｎｉｎｇ ｐａｔｔｅｒｎ）をサンプルする。一例として、訓練パターンは第１側内部回路（図示せず）に提供されることができる。別の例として、訓練パターンはシリアライザ（１２４）に設定されたパターンであり得る。

図で示したとおり、第１予備クロック（ｐｒｅ＿ｃｌｋ1）でサンプルされた訓練パターン（ｓ＿ｔｓ１）は、サンプリングに使用された予備クロック位相に相応する位相を有する。第１予備クロック（ｐｒｅ＿ｃｌｋ1）でサンプルされた訓練パターン（ｓ＿ｔｓ１）は、送信バッファー（１２２）に提供され、送信バッファー（１２２）はデータチャンネルによってサンプルされたパターン（ｓ＿ｔｓ１）を第２側（２０）に提供する。

第２側（２０）の受信バッファー（２１２）は、サンプルされた訓練パターン（ｓ＿ｔｓ１）を受信し、バッファリングして第２側のデシリアライザ（２１４）に提供する。デシリアライザ（２１４）は受信したパターンをサンプリングクロックでサンプルして逆シリアル化する。第２側でサンプルに使用されるクロックであるｃｌｋ２は、データチャンネルと互いに異なるチャンネルであるクロックチャンネル（ＣＬＫ）によって第２側に提供され、第１側と第２側間の電圧差等の電気的条件が異なり、第１側及び第２側が位置する場所の温度、湿度等による環境的条件が異なり、第２側デシリアライザ（２１４）に提供されるクロック（ｃｌｋ２）は、第１側に提供されるクロック（ｃｌｋ）と位相が異なる。

第１側から送信する訓練パターンをｃｌｋ２でサンプルした場合、有効にサンプルできるか問題になるが、以下で説明するとおり、クロック（ｃｌｋ２）でサンプルしたとき、第２側で訓練パターンをリカバリできる位相を有する予備クロックを探し、このようなクロックを送信サンプリングクロックとしてデータパケットをサンプルして第２側（２０）に伝送するようにする。

図３（ｂ）で、上述したとおり、第２側でのクロック（ｃｌｋ２）及び第２側で受信されたサンプルされた訓練パターン（ｓ＿ｔｓ１）の位相差は、第１側でのクロック（ｃｌｋ）とサンプルされた訓練パターン（ｓ＿ｔｓ１）の位相差と互いに異なる。一例として、デシリアライザ（２１４）がクロック（ｃｌｋ２）の立ち上がりエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）でサンプリングを実行すると、クロック（ｃｌｋ２）の立ち上がりエッジは訓練パターン（ｓ＿ｔｓ１）のビット遷移区間に位置し、正確な訓練パターンのビットをサンプルできない。したがって、クロック（ｃｌｋ２）でパターン（ｓ＿ｔｓ１）をサンプルすると、予め定められた訓練パターンと同一ではない。このような場合、第２側は不一致信号を第１側に伝送する。一実施例として、不一致信号は複数のデータチャンネルのうち位相調整を実行しないデータチャンネルによって伝送されることができる。

送信位相調整器（１２６）は、クロック（ｃｌｋ）を提供されて第１予備クロック（ｐｒｅ＿ｃｌｋ1）の位相φ１と異なる位相（φ２）を有する第２予備クロック（ｐｒｅ＿ｃｌｋ２）を形成し、第２予備クロックをシリアライザ（１２４）に提供する。シリアライザ（１２４）は提供された第２予備クロック（ｐｒｅ＿ｃｌｋ２）で予め定められた訓練パターンをサンプルし、サンプルされた訓練パターン（ｓ＿ｔｓ２）を形成する。上記で説明したとおり、サンプルされた訓練パターンの位相はサンプリングで使用されたクロックの位相に相応する。

シリアライザ（１２４）はサンプルされた訓練パターン（ｓ＿ｔｓ２）を送信バッファー（１２２）に提供し、送信バッファー（１２２）はデータチャンネルによって第２側（２０）に提供する。第２側の受信バッファー（２１２）は、サンプルされた訓練パターン（ｓ＿ｔｓ２）をバッファリングしてデシリアライザ（２１４）に提供する。デシリアライザ（２１４）は、クロック（ｃｌｋ２）でサンプルされた訓練パターン（ｓ＿ｔｓ２）をサンプルする。第２予備クロック（ｐｒｅ＿ｃｌｋ２）でサンプルされた訓練パターン（ｓ＿ｔｓ２）の位相は、図３（ｂ）に示したとおり、第１予備クロック（ｐｒｅ＿ｃｌｋ1）でサンプルされた訓練パターン（ｓ＿ｔｓ１）の位相と異なる。サンプリングを実行したクロック（ｃｌｋ２）の立ち上がりエッジは、ビット遷移区間から外れているため、有効にパターンをサンプルできる。したがって、訓練パターン（ｓ＿ｔｓ２）をクロック（ｃｌｋ２）でサンプルした結果は、予め定められた訓練パターンと一致する。第２側は位相調整段階を実行しない別のデータチャンネルによって第１側に一致信号を送信する。

送信位相調整器（１２６）は位相が順次変化する予備クロックを形成し、それぞれをシリアライザ（１２４）に提供してそれぞれの予備クロックでサンプルされた訓練パターンを形成する。このように形成されたサンプルされた訓練パターンは、図３（ｂ）に示した位相変化を示す。したがって、ｓ＿ｔｓｋ−１をサンプルする場合には、クロック（ｃｌｋ２）の立ち上がりエッジがビット遷移区間から外れているため、有効にパターンをサンプルできる。しかし、ｓ＿ｔｓｋをサンプルした場合は、クロック（ｃｌｋ２）の立ち上がりエッジがビット遷移区間に再び含まれるため、有効にサンプルできない。したがって、第２側はｓ＿ｔｓｋ−１をサンプルするまで一致信号を送信し、ｓ＿ｔｓｋをサンプルした場合は予め定められた訓練パターンと異なるため、不一致信号を第１側に送信する。

第１側は、一致信号を伝送された予備クロックの位相範囲を把握する。図３（ｂ）を参照すると、ｓ＿ｔｓ２からｓ＿ｔｓｋ−１までクロック（ｃｌｋ２）が有効にパターンをサンプルできる。したがって、第１側（１０）は一実施例として、ｓ＿ｔｓ２をサンプルしたクロック信号であるｐｒｅ＿ｃｌｋ２の位相とｓ＿ｔｓｋ−１をサンプルしたクロック信号であるｐｒｅ＿ｃｌｋｋ−１の位相範囲内で、いずれか一つの位相を有する予備クロックを送信サンプリングクロック（ｔ＿ｃｌｋ）に選択する。別の実施例として、第１側は一実施例として、ｓ＿ｔｓ２をサンプルしたクロック信号であるｐｒｅ＿ｃｌｋ２の位相とｓ＿ｔｓｋ−１をサンプルしたクロック信号であるｐｒｅ＿ｃｌｋｋ−１の位相範囲の中央部分の位相を有する予備クロックを送信サンプリングクロック（ｔ＿ｃｌｋ）に選択する。

図３（ｂ）においてｓ＿ｄａｔａは、第１側（１０）が前記中央部分の位相を有する予備クロックを送信サンプリングクロック（ｔ＿ｃｌｋ）に選択した場合に、第２側が前記送信サンプリングクロックでサンプルされたデータ（ｓ＿ｄａｔａ）を受信した場合を示したタイミング図である。図で示したとおり、サンプルされたデータ（ｓ＿ｄａｔａ）は、クロック（ｃｌｋ２）のサンプリングエッジがサンプルされたデータ（ｓ＿ｄａｔａ）のビットをサンプルできるように位置することが分かる。

図４は、受信位相調整過程を説明するための例示的なタイミング図である。図４を参照すると、一例として、第２側の内部回路（図示せず）は予め定められた訓練パターンをシリアライザ（２２４）に提供し、シリアライザ（２２４）はクロック（ｃｌｋ２）に提供された訓練パターンをサンプルして送信バッファー（２２２）によってデータチャンネルに提供する。第１側の受信バッファー（１１２）は、データチャンネルによって第２側が提供した訓練パターン（ｒ＿ｔｓ）を提供され、バッファリングしてデシリアライザ（１１４）に提供する。別の例として、予め定められた訓練パターンは、シリアライザで設定されたものであり得る。

パターン（ｒ＿ｔｓ）は、第２側のクロック（ｃｌｋ２）でサンプルされて伝送されたもので、上記のとおり、第１側のクロック（ｃｌｋ）と位相差があり、第１側ではサンプルするための受信サンプリングクロックを形成しなければならない。受信位相調整器（１１６）は、クロック（ｃｌｋ）を提供され、φａ位相を有する予備クロック（ｐｒｅ＿ｃｌｋａ）を形成する。受信位相調整器（１１６）は、形成された予備クロック（ｐｒｅ＿ｃｌｋａ）をデシリアライザ（１１４）に提供し、デシリアライザ（１１４）は提供された予備クロック（ｐｒｅ＿ｃｌｋａ）でパターン（ｒ＿ｔｓ）をサンプルする。

一実施例として、受信位相調整器（１１６）はクロック（ｃｌｋ）を提供され、位相を補間して目的とする位相を有する予備クロックを形成する位相補間器（ｐｈａｓｅ ｉｎｔｅｒｐｏｌａｔｅｒ）で具現できる。別の実施例として、受信位相調整器（１１６）はクロック（ｃｌｋ）を提供され、予め定められた遅延時間の間遅延して目的とする位相を有する予備クロックを形成する遅延素子を含むことができる。

図で示したとおり、デシリアライザ（１１４）がサンプリングを実行する予備クロック（ｐｒｅ＿ｃｌｋａ）の立ち上がりエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）は、パターン（ｒ＿ｔｓ）のビット遷移区間内にあるため、パターン（ｒ＿ｔｓ）を有効にサンプルできない。したがって、サンプルされた結果と予め定められた訓練パターンを比較すると異なる。一実施例として、第１側（２０）は不一致信号を第２側に伝送できる。

受信位相調整器（１１６）は、クロック（ｃｌｋ）の位相を調節してφｂ位相を有する予備クロック（ｐｒｅ＿ｃｌｋｂ）を形成し、デシリアライザ（１１４）に提供する。デシリアライザ（１１４）がサンプリングを実行する予備クロック（ｐｒｅ＿ｃｌｋｂ）の立ち上がりエッジは、パターン（ｒ＿ｔｓ）のビット遷移区間を外れて位置するため、有効にパターン（ｒ＿ｔｓ）をサンプルできる。したがって、サンプルされた結果と予め定められたパターンを比較すると、同一のものと判断できる。

受信位相調整器（１１６）は、クロック（ｃｌｋ）の位相を順次変化させながら予備クロックを形成し、形成された予備クロックを順次デシリアライザ（１１４）に提供する。デシリアライザ（１１４）は提供された予備クロックを利用してパターン（ｒ＿ｔｓ）をサンプルし、予め定められた訓練パターンと一致するかを判断する。図４に示したとおり、φｋ位相を予備クロック（ｐｒｅ＿ｃｌｋｋ）は立ち上がりエッジがパターン（ｒ＿ｔｓ）のビット遷移区間を外れて位置するため、デシリアライザ（１１４）は有効にパターン（ｒ＿ｔｓ）をサンプルできる。しかし、φｋ＋１位相を有する予備クロック（ｐｒｅ＿ｃｌｋｋ＋１）は立ち上がりエッジがパターン（ｒ＿ｔｓ）のビット遷移区間内に位置するため、有効にパターン（ｒ＿ｔｓ）をサンプルできない。

一実施例として、第１側は、有効にパターンをサンプルできる第ｂ位相（φｂ）を有する予備クロック（ｐｒｅ＿ｃｌｋｂ）ないし第ｋ位相（φｋ）を有する予備クロック（ｐｒｅ＿ｃｌｋｋ）のうちいずれか一つを受信サンプリングクロック（ｒ＿ｃｌｋ）に選択し、第２側が提供したデータをサンプルする。

別の実施例として、第１側は、パターンを有効にサンプルできる予備クロックの位相範囲を把握し、位相範囲の中の位相を有する予備クロックを受信サンプリングクロック（ｒ＿ｃｌｋ）に選択できる。一例として、パターンを有効にサンプルできる予備クロックの位相が３つの連続した第ａ位相（φａ）、第ｂ位相（φｂ）及び第ｃ位相（φｃ）であれば、第１側は中央に位置する第ｂ位相（φｂ）を有する予備クロックを受信サンプリングクロックに選択できる。別の例として、パターンを有効にサンプルできる予備クロックの位相が4つの連続した第ａ位相（φａ）、第ｂ位相（φｂ）、第ｃ位相（φｃ）及び第ｄ位相（φｄ）であれば、第１側は中に位置する第ｂ位相（φｂ）及び第ｃ位相（φｃ）のいずれか一つを選択し、受信サンプリングクロックに選択できる。

一実施例として、位相調整過程は、第１側が提供する命令パケットをサンプルする命令クロック位相調整過程をさらに含む。命令パケットは第１側（１０）が第２側（２０）に提供するもので、命令サンプリングクロックの位相を調整する過程は、上記で説明した送信サンプリングクロックの位相調整過程と類似している。命令パケットは、第１側（１０）内部回路（図示せず）がシリアライザ（４１４）に提供し、シリアライザは命令サンプリングクロック（ｃｍｄ＿ｃｌｋ）で命令パケットをサンプルして第２側（２０）に伝送する。

第２側（２０）は、命令チャンネル（ＣＭＤ）によって命令パケットを受信し、命令バッファー（４２２）は受信された命令パケットをバッファリングしてデシリアライザ（４２４）に提供する。デシリアライザは、クロック（ｃｌｋ２）で命令パケットをサンプルし、逆シリアル化して第２側内部回路（図示せず）に提供する。一実施例として、命令位相調整器は共通クロック（ｃｌｋ）を提供され、目的とする位相を有する予備クロックを形成し、予備クロックで訓練パターンをサンプルして第２側命令受信部（４２０）に提供する。

デシリアライザ（４２４）は、受信したパターンを第２側クロック（ｃｌｋ２）でサンプルし、予め定められた訓練パターンと一致するかを判断し、一致又は不一致信号を第１側に提供する。後述のとおり、第１側（１０）と第２側（２０）間で情報が伝送されるチャンネルは、クロックチャンネル（ＣＬＫ）、データチャンネル（ＤＡＴＡ１、．．．、ＤＡＴＡｎ）及び命令チャンネル（ＣＭＤ）の三種類であり、このうちデータチャンネル（ＤＡＴＡ１、．．．、ＤＡＴＡｎ）のみ双方向伝送が可能である。したがって、第２側内部回路（図示せず）は、一致又は不一致信号をデータチャンネルによって第１側に伝送する。

一例として、第２側内部回路（図示せず）は命令サンプリングクロックの位相調整過程で、すべてのデータチャンネル（ＤＡＴＡ１、．．．、ＤＡＴＡｎ）が論理１又は論理０を第１側に伝送するようにし、一致又は不一致信号を伝送できる。別の例として、第１側と第２側間で予め定められたいずれか一つのデータチャンネルに一致又は不一致信号を伝送できる。

命令位相調整器（４１６）は、一致信号及び不一致信号からデシリアライザ（４２４）が有効に訓練パターンをサンプルできる予備クロックの位相範囲を把握できる。一例として、命令位相調整器（４１６）は、前記位相範囲の中の位相を有する予備クロックを命令サンプリングクロック（ｃｍｄ＿ｃｌｋ）に選択できる。別の例として、命令位相調整器（４１６）は前記位相範囲のいずれか一つの位相を有する予備クロックを命令サンプリングクロック（ｃｍｄ＿ｃｌｋ）に選択できる。

位相調整の結果は、データチャンネルと命令チャンネルを含むすべてのチャンネルごとに異なることができる。したがって、位相調整はそれぞれのチャンネル別に調整されるか、又はグループ化される。

第１側に含まれた複数の送受信部（１００）は、それぞれ位相調整過程を実行し、それぞれ送信サンプリングクロック及び受信サンプリングクロックを形成する。第１側に含まれた複数の送受信部（１００）が同時に位相調整を実行する場合には、一致信号及び又は不一致信号を伝送するチャンネルが不足することがあり、送信サンプリングクロックを形成する位相調整過程において過度に長い時間が必要なことがある。一実施例として、全送受信部を両分してそれぞれ位相調整過程を実行できる。また別の実施例で、偶数番目データ送受信部と奇数番目データ送受信部に分けて位相調整過程を実行できる。

一実施例として、第１側と第２側が複数のラインで構成されたフレーム単位でデータを送受信する場合に、予め定められた個数のフレームデータ送受信が完了した後、位相調整を実行する。第１側と第２側に提供される電圧変化と環境変化によって位相が変化することがあるため、予め定められた個数のフレームデータ送受信が完了した後に位相調整を実行し、位相変化によるデータ伝送エラーを減少させることができる。したがって、フレームデータ送受信を周期的に実行する場合は、位相調整段階は周期的に実行され、フレームデータ送受信を周期的に遂行しない場合は、位相調整段階は非周期的に実行される。一例として、位相調整は予め定められた個数のフレームデータ送受信が完了した後の垂直ブランク（ｖｅｒｔｉｃａｌ ｂｌａｎｋ）区間で実行できる。

別の実施例として、位相調整は第１側又は第２側のうちいずれか一方が動作しない空白期間（ｂｌａｎｋ ｐｅｒｉｏｄ）で実行できる。一例として、第１側がデータ送信チップであり、第２側がダイナミックラム（ＤＲＡＭ、Ｄｙｎａｍｉｃ ＲＡＭ）である実施例において、ＤＲＡＭはリフレッシュ（ｒｅｆｒｅｃｈ）区間でデータを入力したり、データを出力したりすることができない。したがって、第１側はメモリのリフレッシュ区間で位相調整を実行できる。

したがって、メモリリフレッシュを周期的に実行すると、位相調整段階は周期的に遂行され、メモリリフレッシュを非周期的に実行すると、位相調整段階は非周期的に実行される。

一実施例において、第１側と第２側を含む装置に電源が供給されて最初に起動する場合、第１側と第２側は位相調整段階を実行する。最初の起動時に実行される位相調整段階は命令サンプリングクロック、送信サンプリングクロック、受信サンプリングクロックをすべて形成した後に終了する。

第１側（１０）は、第２側（２０）に命令パケットを伝送する（Ｓ２００、図２参照）。命令パケット（ｃｏｍｍａｎｄ ｐａｃｋｅｔ）は、第２側が実行する過程を第１側が指示するためのパケットである。命令パケットは一例として、第１側が第２側に保存された情報を読み取ろうとする読み取りパケット（ＲＤ）、第１側が提供した情報を第２側に書き込もうとする書き込みパケット（ＷＲ）及び第２側がＤＲＡＭである場合、リフレッシュを実行するようにするリフレッシュパケット（ＲＦ）等があり得る。

また、命令パケットは第２側の行アドレスを指定する行アドレスストロボ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ、ＲＡＳ）パケット、第２側の列アドレスを指定する列アドレスストロボ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ、ＣＡＳ）パケットを含むことができ、命令なしを示すＮＯＰ（Ｎｏ ＯＰｅｒａｔｉｏｎ）パケットを含むことができる。通常の技術者は、以下に開示された内容から例示された命令パケット以外にも、様々な形態の命令パケットを定義して使用することができるはずである。

図５は、第１側が第２側に保存されたデータを書き込む過程を概要的に示したタイミング図である。図５を参照して、第１側が提供したデータを第２側に書き込む過程を説明する。第１側（１０）は、命令チャンネル（ＣＭＤ）によって書き込みパケット（ＷＲ）を伝送する（Ｓ２００、図２参照）。第１側は、複数のＮＯＰパケットを伝送して第２側（２０）が前記書き込みパケット（ＷＲ）を受信し、デコード（ｄｅｃｏｄｉｎｇ）して内部プロセスを実行する時間を確保する。一例として、伝送されるＮＯＰパケットの個数は、第２側デコード及び内部プロセスでかかる時間によって異なることがある。

十分な個数のＮＯＰパケットが伝送された後、第１側（１０）は命令チャンネル（ＣＭＤ）によってＲＡＳパケットを伝送し、データチャンネル（ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡｎ）によってシンクパケット（ＳＹＮＣ）を伝送する。シンクパケット（ＳＹＮＣ）は、第１側（１０）から第２側（２０）にデータ伝送時、又は第２側（２０）から第１側（１０）にデータ伝送時に、データ開始を指示するためのパケットである。

第１側（１０）は、命令チャンネル（ＣＭＤ）にＣＡＳパケットを伝送しながら、データチャンネル（ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡｎ）で書き込もうとするデータを伝送する。図５には、データチャンネルごとに二つのパケットを伝送すると開示されているが、チャンネルごとに伝送されるデータパケットの数は変わることがある。第２側（２０）はデータチャンネル（ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡｎ）に提供されたデータをデコード（ｄｅｃｏｄｉｎｇ）し、ＲＡＳパケットとＣＡＳパケットで指定されたアドレスにデコードされたデータを保存する。図で示したとおり、また別のＲＡＳパケットとＣＡＳパケットを伝送してデータを追加伝送でき、図に示していないが、ＲＡＳパケット又はＣＡＳパケットのいずれか一つを伝送して該当行又は列に保存されるデータを追加的に伝送できる。

図５で示したとおり、第１側（１０）が第２側（２０）に伝送するパケットは、同一の位相を有していない。これは、第１側と第２側間の電圧変化、温度変化によって発生するクロックのスキュー（ｓｋｅｗ）にもかかわらず、第２側の各チャンネルのデータ受信部が（２１０）伝送されるパケットを第２側クロック（ｃｌｋ２）で有効にサンプルできるように、送信サンプリングクロック（ｔ＿ｃｌｋ）を設定したためである。したがって、それぞれのデータチャンネルと命令チャンネルに送信されるパケットは互いに異なる位相を有することができる。

図６は、第１側（１０）が第２側（２０）に保存されたデータを読み取る過程を概要的に示したタイミング図である。図６を参照して、第１側が第２側に保存されたデータを読み取る過程を説明する。第１側（１０）は、命令チャンネル（ＣＭＤ）によって読み取りパケット（ＲＤ）を伝送する（Ｓ２００、図２ 参照）。書き込み過程と同じく第１側は複数のＮＯＰパケットを伝送して第２側（２０）が前記読み取りパケット（ＲＤ）を受信し、デコード（ｄｅｃｏｄｉｎｇ）等の内部プロセスを実行するようにする。

第１側（１０）は、命令チャンネル（ＣＭＤ）によってＲＡＳパケット及びＣＡＳパケットを伝送し、読み取ろうとするデータのアドレスを第２側（２０）に提供する。第２側（２０）は、ＲＡＳパケット及びＣＡＳパケットに指定されたアドレスを利用してデータを取得（ｄａｔａ ｆｅｔｃｈ）する。第２側は、取得したデータを所定のデコード過程を経て、データチャンネル（ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡｎ）によって第１側に伝送する。

書き込み過程と同様に命令チャンネルによって、また別のＲＡＳパケット及びＣＡＳパケットを伝送してデータを追加的に読み取ることができ、図に示していないが、ＲＡＳパケット又はＣＡＳパケットのうちいずれか一つを伝送し、該当行又は列に保存されるデータを追加的に伝送できる。

図６で示したとおり、第２側（２０）からデータチャンネル（ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡｎ）によって提供するデータパケットは、第２側クロック（ｃｌｋ２）でサンプルされて伝送される。図に示していないが、第１側と第２側間の電圧差、温度差等によって第１側に伝送されるデータパケットに位相スキュー（ｓｋｅｗ）が発生することがある。しかし、それぞれの第１側データ受信部（１１０）は、位相調整過程で位相スキューを克服し、データをサンプルするように受信サンプリングクロック（ｒ＿ｃｌｋ）を設定した。したがって、位相スキューにもかかわらず、有効にデータパケットをサンプルできる。

図７は、第２側（２０）がリフレッシュ（ｒｅｆｒｅｓｈ）の必要なＤＲＡＭである場合にリフレッシュを実行する過程を示す図である。図７を参照すると、第１側（１０）は命令チャンネル（ＣＭＤ）によってリフレッシュパケット（ＲＦ）を伝送する。上述した読み取り過程及び書き込み過程と同一に命令デコード過程を確保するために、第１側は複数のＮＯＰパケットを伝送する。第１側（１０）は、命令チャンネル（ＣＭＤ）によってリフレッシュが必要な行アドレス及び／又は列アドレスをそれぞれＲＡＳパケットとＣＡＳパケットに指定し、第２側（２０）に伝送してリフレッシュを実行するようにする。

本実施例によれば、第１側に提供したクロック信号を利用し、第１側と第２側間でデータ通信を実行でき、送受信が切り替わっても位相ロックループ又はクロックデータリカバリ装置でのクロック固定を実行しない。したがって、遅延時間を減少できるという利点が提供される。

本発明に対する理解を助けるために、図に示した実施例を参照して説明したが、これは実施のための実施例で、例示的なものに過ぎず、当該分野で通常の知識を有する者であれば、これから多様な変形及び均等な他の実施例が可能である。したがって、本発明の真の技術的保護範囲は、添付の特許請求範囲によって定められる。

Claims (23)

1. 第１側と前記第１側が提供するクロックで動作する第２側間の通信方法であって、
   位相調整段階と、前記第１側が前記第２側に命令パケットを伝送する段階と、前記第１側と前記第２側間で前記命令パケットによるデータパケットが送受信されるデータ送受信段階を含み、
   前記位相調整段階は、前記第１側の送信サンプリングクロック及び前記第１側の受信サンプリングクロックの位相を調整し、
   更に前記位相調整段階は、前記第１側が前記クロックから予備クロックを形成する過程と、前記予備クロックで予め定められた訓練パターンをサンプルして前記第２側に伝送する過程と、前記第２側が受信したパターンを前記クロックでサンプルする過程と、前記第２側がサンプルした前記パターンが前記予め定められた訓練パターンと同一であるか判断する過程と、前記クロックでサンプルされた前記パターンが前記予め定められた訓練パターンと同一にする位相を有する予備クロックを送信サンプリングクロックに選択する過程を含み、
   前記第１側及び前記第２側は、複数のデータチャンネルによってデータパケットを伝送し、前記位相調整段階は、前記複数のデータチャンネルごと独立して実行する
   ことを特徴とする通信方法。
2. 前記位相調整段階は、前記第２側が互いに予め定められた訓練パターンを第１側に提供し、前記第１側が前記クロックから予備クロックを形成する過程と、前記第１側が前記予備クロックで前記第２側が提供した前記訓練パターンをサンプルする過程と、前記予備クロックでサンプルされた前記訓練パターンが前記予め定められた訓練パターンと同一であるか把握する過程と、前記予備クロックでサンプルされた前記訓練パターンが前記予め定められた訓練パターンと同一にする位相を有する予備クロックを前記受信サンプリングクロックに選定する過程を含む
   請求項１に記載の通信方法。
3. 前記位相調整段階は、前記受信サンプリングクロックのサンプリングエッジが前記訓練パターンに含まれたビットをサンプルする
   請求項２に記載の通信方法。
4. 前記位相調整段階は、前記送信サンプリングクロックのサンプリングエッジが前記訓練パターンに含まれたビットをサンプルする
   請求項３に記載の通信方法。
5. 前記位相調整段階は周期的に実行される
   請求項１に記載の通信方法。
6. 前記位相調整段階は非周期的に実行される
   請求項１に記載の通信方法。
7. 前記第１側はタイミング制御部であり、前記第２側はメモリであり、前記データパケットはディスプレイパネルに表示されるイメージデータである
   請求項１に記載の通信方法。
8. 前記位相調整段階は、前記第１側が前記第２側に送信する命令パケットをサンプルする命令サンプリングクロックの位相を調整する過程をさらに含む
   請求項１に記載の通信方法。
9. 第１側が提供するクロックで前記第１側が第２側にデータを伝送する通信方法であって、
   （ａ）前記第１側が前記クロックの位相を変えて目的とする位相を有する予備クロックを形成する段階と、
   （ｂ）前記第１側が前記予備クロックで互いに予め定められた訓練パターンをサンプルして前記第２側に送信する段階と、
   （ｃ）前記第２側が前記クロックで受信したパターンをサンプルし、サンプルされたパターンと前記予め定められた訓練パターンを比較して比較結果を伝送する段階と、
   （ｄ）前記比較結果によって前記第１側が予備クロックを送信サンプリングクロックに選択する段階と、
   （ｅ）前記第１側が伝送しようとするデータを位相が調整された送信サンプリングクロックでサンプルして前記第２側に伝送する段階を含み、
   更に、前記第１側は、複数のデータチャンネルによってデータを伝送し、前記（ａ）〜（ｅ）段階は、前記複数のデータチャンネルごと独立して実行される
   ことを特徴とする通信方法。
10. 前記（ａ）段階は前記クロックを遅延又は補間して目的とする位相を有する
    請求項９に記載の通信方法。
11. 前記（ａ）段階ないし前記（ｃ）段階を複数回実行し、前記複数回実行される段階別に予備クロックの位相は互いに異なるように形成して実行する
    請求項９に記載の通信方法。
12. 前記（ｄ）段階は、前記比較結果、前記サンプルされたパターンが前記予め定められた訓練パターンと一致する前記予備クロックの位相範囲を探す段階と、前記位相範囲内の位相を有する予備クロックを前記送信サンプリングクロックに定める段階を含む
    請求項１１に記載の通信方法。
13. 前記（ａ）段階ないし前記（ｄ）段階は前記伝送しようとするデータの伝送完了後に再実行される
    請求項９に記載の通信方法。
14. 第１側が提供するクロックで第２側が前記第１側にデータを伝送する通信方法であって、
    （ａ）前記第２側が互いに予め定められた訓練パターンを前記第１側に伝送する段階と、
    （ｂ）前記第１側が前記クロックの位相を変えて目的とする位相を有する予備クロックを形成する段階と、
    （ｃ）前記第１側が前記予備クロックで前記第２側が提供したパターンをサンプルし、サンプルされたパターンと前記予め定められた訓練パターンを比較する段階と、
    （ｄ）前記比較結果に基づいて前記第１側が前記予備クロックを受信サンプリングクロックに選択する段階と、
    （ｅ）前記第２側が伝送したデータを前記受信サンプリングクロックでサンプルする段階を含み、
    更に、前記第２側は、複数のデータチャンネルによってデータを伝送し、前記（ａ）〜（ｅ）段階は、前記複数のデータチャンネルごと独立して実行される
    ことを特徴とする通信方法。
15. 前記（ｂ）段階は前記クロックを遅延又は補間して前記目的とする位相を有するように実行する
    請求項１４に記載の通信方法。
16. 前記（ａ）段階ないし前記（ｃ）段階を複数回実行し、前記複数回実行される（ｂ）段階別に予備クロックの位相を互いに異なるように形成して実行する
    請求項１４に記載の通信方法。
17. 前記（ｄ）段階で前記比較結果、前記サンプルされたパターンが前記予め定められた訓練パターンと一致する前記予備クロックの位相範囲を探す段階と、前記位相範囲に含まれる位相を有する予備クロックを前記受信サンプリングクロックに定める段階を含む
    請求項１６に記載の通信方法。
18. 前記（ａ）段階ないし前記（ｄ）段階は前記伝送しようとするデータの伝送完了後に再実行される
    請求項１４に記載の通信方法。
19. クロックを提供するクロック提供部と、データを提供するか、又はデータを提供される複数の第１側データ送受信部を含む第１側と；
    クロック受信部と、データを提供するか、又はデータを提供される複数の第２側データ送受信部を含む第２側と；
    前記複数の第１側データ送受信部と前記複数の第２側データ送受信部をそれぞれ接続するデータチャンネルを含むデータチャンネル部と、前記クロックを前記第１側から前記第２側に提供するクロックチャンネルを含み、前記第１側と前記第２側は前記クロックで動作し、
    前記第１側データ送受信部は、提供されたパラレルデータをシリアルデータに変換してデータチャンネルに出力するシリアライザと、前記クロックを提供され、前記クロックからシリアルデータをサンプルする送信サンプリングクロックを形成して前記シリアライザに提供する出力位相調整器を含む出力部を含み、
    前記第２側データ送受信部は、前記データチャンネルからシリアルデータを提供され、前記クロックで前記シリアルデータをサンプルし、パラレルデータに変換して出力するデシリアライザを含む入力部を含み、
    前記出力位相調整器は、出力位相調整段階で送信予備クロックで予め定められた訓練パターンをサンプルして前記第２側に提供し、前記第２側の入力部は前記第１側が提供したパターンをサンプルし、サンプルされたデータが前記予め定められた訓練パターンと同一であるか把握して位相マッチ信号を前記第１側に提供し、前記第１側は前記送信予備クロックを前記送信サンプリングクロックに選択し、
    更に、この出力位相調整段階は、前記データチャンネルごと独立して実行される
    ことを特徴とする通信装置。
20. 前記第１側データ送受信部は、前記データチャンネルから提供されたシリアルデータをパラレルデータに変換して出力するデシリアライザと、前記クロックを提供され、前記クロックから前記パラレルデータをサンプルする受信サンプリングクロックを形成して前記デシリアライザに提供する入力位相調整器を含む入力部を含む
    請求項１９に記載の通信装置。
21. 前記出力位相調整段階で、受信予備クロックで前記第２側が提供する予め定められた訓練パターンをサンプルし、サンプルされたデータが前記予め定められた訓練パターンと同一であるか把握して前記受信予備クロックを前記受信サンプリングクロックに選択する
    請求項２０に記載の通信装置。
22. 前記第２側データ送受信部は、パラレルデータを提供され、シリアルデータに変換して前記クロックで前記シリアルデータをサンプルしてデータチャンネルに提供するシリアライザを含む
    請求項２０に記載の通信装置。
23. 前記第１側は命令パケットを提供する命令部をさらに含み、また、前記命令パケットを第２側に提供する命令チャンネルを含む
    請求項１９に記載の通信装置。

Images