CN105513947A - 一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法 - Google Patents

一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN105513947A
CN105513947A CN201510861616.2A CN201510861616A CN105513947A CN 105513947 A CN105513947 A CN 105513947A CN 201510861616 A CN201510861616 A CN 201510861616A CN 105513947 A CN105513947 A CN 105513947A
Authority
CN
China
Prior art keywords
gallium zinc
indium oxide
oxide gallium
semiconductor layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510861616.2A
Other languages
English (en)
Inventor
叶家宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105513947A publication Critical patent/CN105513947A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法，该结晶氧化铟镓锌半导体层的制造方法包括下列步骤。在制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材以于基板上形成结晶氧化铟镓锌半导体层。此外，具有所述结晶氧化铟镓锌半导体层的薄膜晶体管的制造方法亦被提出。

Description

一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法
技术领域
本发明涉及一种半导体层及半导体元件的制造方法，且特别是涉及一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法。
背景技术
近来环保意识抬头，具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的平面显示面板(flatdisplaypanels)已成为市场主流。常见的平面显示器包括液晶显示器(liquidcrystaldisplays)、等离子体显示器(plasmadisplays)、有机电激发光显示器(electroluminescentdisplays)等。
以目前最普及的液晶显示器为例，液晶显示器主要是由像素阵列基板、彩色滤光基板以及夹设于二者之间的液晶层所构成。在现有的像素阵列基板上，多采用薄膜晶体管作为各个像素结构的切换元件，而切换元件的性能多取决于薄膜晶体管的通道层的品质好坏。薄膜晶体管的通道层(例如：金属氧化物半导体)容易在图案化源极与漏极的过程中或被外界水气损伤，而不利于薄膜晶体管的品质。为改善此问题，在现有的薄膜晶体管制造方法中，先在薄膜晶体管的通道层上形成蚀刻阻挡层，之后再图案化蚀刻阻挡层上方的导电层，以形成薄膜晶体管的源极与漏极。由此，无论是利用湿式或干式蚀刻程序图案化出源极与漏极，湿式蚀刻的蚀刻液或干式蚀刻的等离子体都不易损伤薄膜晶体管的通道层。此外，由于蚀刻阻挡层覆盖至少部分的通道层的面积，因此水气接触通道的机率降低，进而减少了非晶态的通道层因水气影响而劣化成导体的机率。然而，蚀刻阻挡层的设置却造成像素阵列基板的开口率下降、薄膜晶体管的制造成本提高等问题。
发明内容
本发明提供一种结晶氧化铟镓锌半导体层的制造方法，其所制造出的结晶氧化铟镓锌半导体层具有抗蚀刻液的能力。
本发明提供一种薄膜晶体管的制造方法，其所制造出的薄膜晶体管性能佳且成本低。
本发明的一种结晶氧化铟镓锌半导体层的制造方法包括下列步骤。于制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材以于基板上形成结晶氧化铟镓锌半导体层。
本发明的一种薄膜晶体管的制造方法包括下列步骤。在基板上形成栅极、源极、漏极以及结晶氧化铟镓锌半导体层，其中结晶氧化铟镓锌半导体层是于制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材所形成。
本发明的一种薄膜晶体管以上述薄膜晶体管的制造方法制作。薄膜晶体管包括栅极、与栅极重叠的结晶氧化铟镓锌半导体层(即通道层)以及与结晶氧化铟镓锌半导体层二端电连接的源极与漏极。
在本发明的一实施例中，上述的结晶氧化铟镓锌半导体层的制造方法还包括：在以等离子体所产生的离子轰击氧化铟镓锌溅镀靶材之前，将基板加热至摄氏200度以上。
在本发明的一实施例中，在以等离子体所产生的离子轰击氧化铟镓锌溅镀靶材期间，制作工艺温度介于摄氏200度至摄氏270度之间。
在本发明的一实施例中，在以等离子体所产生的离子轰击氧化铟镓锌溅镀靶材期间，氩气流量低于5sccm，且氧气流量低于100sccm。
在本发明的一实施例中，上述的结晶氧化铟镓锌半导体层的制造方法还包括：在以等离子体所产生的离子轰击氧化铟镓锌溅镀靶材之前，清洁至少包括所述基板的基材。
基于上述，在本发明一实施例的结晶氧化铟镓锌半导体层的制造方法中，结晶氧化铟镓锌半导体层是于制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材所形成的。由此，结晶氧化铟镓锌半导体层可具有良好的结晶品质，而具备抗蚀刻液的能力。
在本发明一实施例的薄膜晶体管制造方法中，薄膜晶体管制造的通道层是由上述结晶氧化铟镓锌半导体层图案化出来的，因此通道层也具备抗蚀刻液的能力。如此一来，图案化通道层上的导电层以形成源极与漏极时，通道不易受到蚀刻液的损伤，进而能够制造出高品质且低成本的薄膜晶体管。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的薄膜晶体管制造方法的示意图；
图2为图1B的结晶氧化铟镓锌半导体层的TEM绕射影像的示意图；
图3为现有氧化铟镓锌半导体层的TEM绕射影像的示意图；
图4为图1B的结晶氧化铟镓锌半导体层的X光绕射图谱的示意图；
图5为现有氧化铟镓锌半导体层的X光绕射图谱的示意图；
图6A～图6E为本发明另一实施例的薄膜晶体管制造方法的示意图。
符号说明
110：基板
120、150：绝缘层
130：结晶氧化铟镓锌半导体层
130a、130a’：通道层
140：导电层
A、A’：基材
Ar：氩气
C：腔室
D：漏极
G：栅极
IGZO：氧化铟镓锌溅镀靶材
i：离子
O2：氧气
P：建设性光斑
S：源极
TFT、TFT’：薄膜晶体管
具体实施方式
图1A至图1E为本发明一实施例的薄膜晶体管制造方法的示意图。请参照图1A，首先，提供基板110。基板110可为透光基板、不透光/反光基板或软性基板。透光基板的材质例如玻璃、石英、或其它可适用的材料。不透光/反光基板的材质可为导电材料、晶片、陶瓷或其它可适用的材料。软性基板的材质可为聚酰亚胺(Polyimide,PI)、聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate,PEN)、聚醚砜(Polyethersulfone,PES)或其它可适用的材料。接着，在基板110上形成栅极G。在本实施例中，栅极G例如为金属材料，但本发明不限于此，在其他实施例中，栅极G也可以使用其他导电材料(例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层)。然后，在基板110上形成绝缘层120，以覆盖栅极G。绝缘层120的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述的组合。基板110、栅极G与绝缘层120可称为基材A。接着，可选择性地清洁基材A，以去除基材A上的杂质，但本发明不以此为限。
请参照图1B，接着，将基材A置入溅镀机台的腔室C中。并且，在以等离子体所产生的离子轰击氧化铟镓锌溅镀靶材IGZO之前，将基材A加热至摄氏200度以上。接着，在制作工艺温度高于摄氏200度、氧气O2流量高于60sccm(standardcubiccentimeterperminute)以及氩气Ar流量低于20sccm的条件下，通过等离子体所产生的离子i轰击氧化铟镓锌溅镀靶材IGZO，以于基材A上形成结晶氧化铟镓锌半导体层130。换言之，在本实施例中，主要是利用氧气做为产生等离子体的气体，并配合上高制作工艺温度(高于摄氏200度)，以使氧化铟镓锌溅镀靶材IGZO上的IGZO分子得到足够能量，进而在基材A上沉积出“结晶”氧化铟镓锌半导体层130。
在本实施例中，以等离子体所产生的离子i轰击氧化铟镓锌溅镀靶材IGZO期间，制作工艺温度例如是介于摄氏200度至摄氏270度之间，而氩气Ar流量例如是低于5sccm，氧气O2流量例如是低于100sccm。但本发明不以此为限，在其他实施例中，所述制作工艺温度、氩气流量及氧气流量也可落在其他适当范围。
图2为图1B的结晶氧化铟镓锌半导体层130的穿透式电子显微镜(TransmissionElectronMicroscopy,TEM)绕射影像。图3为现有氧化铟镓锌半导体层的TEM绕射影像。现有的氧化铟镓锌半导体层与结晶氧化铟镓锌半导体层130的制作工艺差异在于：现有的氧化铟镓锌半导体层是在氧气流量几乎为0sccm以及氩气Ar流量为145sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材IGZO而形成的。比较图2与图3可知，本实施例的结晶氧化铟镓锌半导体层130的TEM绕射影像具有明显的建设性光斑P，而现有氧化铟镓锌半导体层的TEM绕射影像无明显的建设性光斑。换言之，图2可佐证，于制作工艺温度高于摄氏200度、氧气O2流量高于60sccm以及氩气Ar流量低于20sccm的条件下，通过等离子体所产生的离子i轰击氧化铟镓锌溅镀靶材IGZO，确实可在基材A上形成结晶品质良好的结晶氧化铟镓锌半导体层130。
图4为图1B的结晶氧化铟镓锌半导体层130的X光绕射(X-rayDiffraction；XRD)图谱。图5为现有氧化铟镓锌半导体层的X光绕射图谱。比较图4与图5可知，结晶氧化铟镓锌半导体层130的X光绕射图谱在扫描角度为30～40度区间的绕射强度(约140单位强度)远高于知氧化铟镓锌半导体层的绕射强度(约67单位强度)。换言之，图4也可佐证，于制作工艺温度高于摄氏200度、氧气O2流量高于60sccm以及氩气Ar流量低于20sccm的条件下，通过等离子体所产生的离子i轰击氧化铟镓锌溅镀靶材IGZO，确实可在基材A上形成结晶品质良好的结晶氧化铟镓锌半导体层130。
请参照图1B及图1C，从溅镀机台的腔室C中取出基材A以及其上的结晶氧化铟镓锌半导体层130后，图案化结晶氧化铟镓锌半导体层130，以使部分的结晶氧化铟镓锌半导体层130留在基板110上。留在基板110上的部分结晶氧化铟镓锌半导体层130可做作为薄膜晶体管的通道层130a。通道层130a与栅极重叠。请参照图1D，接着，在基板110上形成导电层140，以覆盖通道层130a。在本实施例中，导电层140例如为金属材料，但本发明不限于此，在其他实施例中，导电层140也可以使用其他导电材料(例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层)。请参照图1D及图1E，接着，图案化导电层140，以形成源极S与漏极D，其中源极S与漏极D彼此分离且分别与通道层130a的二端直接接触且电连接。在此便完成了本实施例的薄膜晶体管TFT。
举例而言，在本实施例中，可利用湿式蚀刻程序(wetetchingprocess)图案化导电层140，以形成源极S与漏极D。值得一提的是，由于通道层130a的材质为“结晶”氧化铟镓锌半导体层130，因此通道层130a具有抗蚀刻液的能力。如此一来，利用湿式蚀刻程序图案化导电层140以形成源极S、漏极D时，通道层130a的结晶架构可抵抗湿式蚀刻程序中所使用的蚀刻液的侵蚀，而使通道层130a不易受损。举例而言，图案化导电层140的材料为钼/铝/钼的组成时，利用铝酸进行湿式蚀刻程序以形成源极S与漏极D，通道层130a的结晶架构可抵抗铝酸的侵蚀，而避免通道层130a受损。换言之，本实施例的薄膜晶体管的制造方法可以利用制作工艺时间短、成本低的湿式蚀刻程序图案化出源极S与漏极D，并兼顾最终形成的通道层130a的品质，进而制作出品质佳且成本低的薄膜晶体管TFT。
如图1E所示，在本实施例中，栅极G位于通道层130a下上方，意即，本实施例的薄膜晶体管TFT可为底部栅极型薄膜晶体管(bottomgateTFT)。然而，本发明的结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法并不限于仅能用以制造底部栅极型薄膜晶体管，本发明的结晶氧化铟镓锌半导体层及薄膜晶体管制造方法也可用于制造其他型式的薄膜晶体管或其他半导体元件，以下以图6A～图6E为例说明之。
图6A～图6E为本发明另一实施例的薄膜晶体管制造方法的示意图。图6A～图6E的薄膜晶体管制造方法与图1A～图1E的薄膜晶体管制造方法类似，因此相同或相对应的元件以相同或相对应的标号表示。图6A～图6E的薄膜晶体管制造方法与图1A～图1E的薄膜晶体管制造方法的差异在于：二者形成栅极G的时间点不同。以下主要就此差异处做说明，二者相同处还请依照图6A～图6E中的标号对应地参照前述说明，在此便不再重述。
请参照图6A，首先，提供基板110，基板110可视为一种基材A’。请参照图6B，接着，将基材A’置入溅镀机台的腔室C中，并且，在以等离子体所产生的离子轰击氧化铟镓锌溅镀靶材IGZO之前，将基材A’加热至摄氏200度以上。接着，在制作工艺温度高于摄氏200度、氧气O2流量高于60sccm以及氩气Ar流量低于20sccm的条件下，通过等离子体所产生的离子i轰击氧化铟镓锌溅镀靶材IGZO，以于基材A’上形成结晶氧化铟镓锌半导体层130。
请参照图6B及图6C，从溅镀机台的腔室C中取出基材A’以及基材A’上的结晶氧化铟镓锌半导体层130之后，图案化结晶氧化铟镓锌半导体层130，以使部分的结晶氧化铟镓锌半导体层130留在基板110上。留在基板110上的部分结晶氧化铟镓锌半导体层130可做作为薄膜晶体管的通道层130a’。请参照图6C，接着，在基板110上形成导电层140，以覆盖通道层130a’。请参照图6C及图6D，接着，图案化导电层140，以形成源极S与漏极D，其中源极S与漏极D彼此分离且分别与通道层130a’的二端直接接触且电连接。请参照图6E，接着，在基板110上形成绝缘层150，以覆盖源极S与漏极D。绝缘层150的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述的组合。然后，在绝缘层150上形成与通道层130a’重叠的栅极G，在此便完成了本实施例的薄膜晶体管TFT’。
如图6E所示，在本实施例中，栅极G位于通道层130a’上方，意即，本实施例的薄膜晶体管可为顶部栅极型薄膜晶体管(topgateTFT)。然而，需说明的是，本发明的结晶氧化铟镓锌半导体层及薄膜晶体管制造方法并不限于仅能用以制造前述的顶部栅极型及底部栅极型薄膜晶体管，本发明的结晶氧化铟镓锌半导体层及薄膜晶体管制造方法亦可用于制造其他型式的薄膜晶体管(例如：双栅极薄膜晶体管等)或其他半导体元件。本领域具有通常知识者根据前述说明应能够利用本发明的结晶氧化铟镓锌半导体层及薄膜晶体管制造方法实现其他型式的薄膜晶体管及其他半导体元件，在此便不再逐一详述。
综上所述，在本发明一实施例的结晶氧化铟镓锌半导体层的制造方法中，结晶氧化铟镓锌半导体层是于制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材所形成的。由此，结晶氧化铟镓锌半导体层可具有良好的结晶品质，而具备抗蚀刻液的能力。
在本发明一实施例的薄膜晶体管制造方法中，薄膜晶体管制造的通道层是由上述结晶氧化铟镓锌半导体层图案化出来的，因此通道层也具有抗蚀刻液的能力。如此一来，图案化通道层上的导电层以形成源极与漏极时，通道层不易受到蚀刻液的损伤，进而能够制造出高品质且低成本的薄膜晶体管。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (9)

1.一种结晶氧化铟镓锌半导体层的制造方法，包括：
在制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材以于一基板上形成一结晶氧化铟镓锌半导体层。
2.如权利要求1所述的结晶氧化铟镓锌半导体层的制造方法，还包括：
在以等离子体所产生的离子轰击该氧化铟镓锌溅镀靶材之前，将该基板加热至摄氏200度以上。
3.如权利要求1所述的结晶氧化铟镓锌半导体层的制造方法，其中在以等离子体所产生的离子轰击该氧化铟镓锌溅镀靶材期间，制作工艺温度介于摄氏200度至摄氏270度之间。
4.如权利要求1所述的结晶氧化铟镓锌半导体层的制造方法，其中在以等离子体所产生的离子轰击该氧化铟镓锌溅镀靶材期间，氩气流量低于5sccm，且氧气流量低于100sccm。
5.一种薄膜晶体管的制造方法，包括：
在一基板上形成一栅极、一源极、一漏极以及一结晶氧化铟镓锌半导体层，其中该结晶氧化铟镓锌半导体层是于制作工艺温度高于摄氏200度、氧气流量高于60sccm以及氩气流量低于20sccm的条件下，通过等离子体所产生的离子轰击氧化铟镓锌溅镀靶材所形成。
6.如权利要求6所述的薄膜晶体管的制造方法，还包括：
在以等离子体所产生的离子轰击该氧化铟镓锌溅镀靶材之前，将该基板加热至摄氏200度以上。
7.如权利要求6所述的薄膜晶体管的制造方法，其中在以等离子体所产生的离子轰击该氧化铟镓锌溅镀靶材期间，制作工艺温度介于摄氏200度至摄氏270度之间。
8.如权利要求6所述的薄膜晶体管的制造方法，其中在以等离子体所产生的离子轰击该氧化铟镓锌溅镀靶材期间，氩气流量低于5sccm，且氧气流量低于100sccm。
9.一种薄膜晶体管，为如权利要求5所述的薄膜晶体管的制造方法所制作，该薄膜晶体管包括：
该栅极；
该结晶氧化铟镓锌半导体层，与该栅极重叠；
该源极以及该漏极，分别与该结晶氧化铟镓锌半导体层的二端部分重叠且电连接。
CN201510861616.2A 2015-09-21 2015-12-01 一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法 Pending CN105513947A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104131145 2015-09-21
TW104131145A TWI542715B (zh) 2015-09-21 2015-09-21 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法

Publications (1)

Publication Number Publication Date
CN105513947A true CN105513947A (zh) 2016-04-20

Family

ID=55721836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510861616.2A Pending CN105513947A (zh) 2015-09-21 2015-12-01 一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法

Country Status (3)

Country Link
US (1) US20170084458A1 (zh)
CN (1) CN105513947A (zh)
TW (1) TWI542715B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021088727A (ja) * 2018-03-20 2021-06-10 日新電機株式会社 成膜方法
TWI662330B (zh) 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124448A1 (en) * 2003-01-23 2006-06-15 Jayaraman Raviprakash Thin film semi-permeable membranes for gas sensor and catalytic applications
CN102651341A (zh) * 2012-01-13 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US20120261657A1 (en) * 2011-04-13 2012-10-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN103839950A (zh) * 2014-02-12 2014-06-04 南京中电熊猫液晶显示科技有限公司 Tft-lcd阵列基板及其制造方法
US20140264321A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Method of Fabricating IGZO by Sputtering in Oxidizing Gas

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404877B2 (en) * 2001-11-09 2008-07-29 Springworks, Llc Low temperature zirconia based thermal barrier layer by PVD
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124448A1 (en) * 2003-01-23 2006-06-15 Jayaraman Raviprakash Thin film semi-permeable membranes for gas sensor and catalytic applications
US20120261657A1 (en) * 2011-04-13 2012-10-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN102651341A (zh) * 2012-01-13 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US20140264321A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Method of Fabricating IGZO by Sputtering in Oxidizing Gas
CN103839950A (zh) * 2014-02-12 2014-06-04 南京中电熊猫液晶显示科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
US20170084458A1 (en) 2017-03-23
TW201712134A (zh) 2017-04-01
TWI542715B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN102053435B (zh) 液晶显示设备及其制造方法
CN101325201B (zh) 一种透明薄膜晶体管的阵列基板结构及其制造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
KR20110055936A (ko) 어레이 기판 및 이의 제조방법
US8198631B2 (en) Display device and method of fabricating the same
CN104362125A (zh) 阵列基板及其制作方法、显示装置
KR20100094817A (ko) 어레이 기판의 제조방법
US20130029441A1 (en) Methods for manufacturing thin film transistor array substrate and display panel
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
CN105280716B (zh) 薄膜晶体管的制造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
WO2009093410A1 (ja) 半導体素子およびその製造方法
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2013063971A1 (zh) 薄膜晶体管阵列基板
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN208570607U (zh) 一种布线结构、阵列基板及显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN105513947A (zh) 一种结晶氧化铟镓锌半导体层及薄膜晶体管的制造方法
CN109524476A (zh) 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
KR100493382B1 (ko) 액정표시장치의 제조방법
CN104766802A (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160420