CN105493283A - 用于解决电迁移的布局构造 - Google Patents

用于解决电迁移的布局构造 Download PDF

Info

Publication number
CN105493283A
CN105493283A CN201480046244.1A CN201480046244A CN105493283A CN 105493283 A CN105493283 A CN 105493283A CN 201480046244 A CN201480046244 A CN 201480046244A CN 105493283 A CN105493283 A CN 105493283A
Authority
CN
China
Prior art keywords
interconnection
level
interconnected
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480046244.1A
Other languages
English (en)
Other versions
CN105493283B (zh
Inventor
S·H·拉苏里
M·J·布鲁诺利
C·S-A·霍-里格
M·马拉布里
S·K·哈里什
P·巴拉苏布拉马尼恩
K·麦迪赛蒂
N·伯什泰恩
A·达塔
O·翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201811195340.9A priority Critical patent/CN109378311B/zh
Publication of CN105493283A publication Critical patent/CN105493283A/zh
Application granted granted Critical
Publication of CN105493283B publication Critical patent/CN105493283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

具有各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管的CMOS器件包括一互连级上的在长度方向上延伸以将PMOS漏极连接在一起的第一互连。该互连级上的第二互连在长度方向上延伸以将NMOS漏极连接在一起。至少一个附加互连级上的一互连集合将第一互连和第二互连耦合在一起。该互连级上的第三互连垂直于长度方向延伸并且偏离该互连集合以将第一互连和第二互连连接在一起。

Description

用于解决电迁移的布局构造
相关申请的交叉引用
本申请要求于2013年8月23日提交的题为“LAYOUTCONSTRUCTIONFORADDRESSINGELECTROMIGRATION(用于解决电迁移的布局构造)”的美国非临时申请S/N.13/975,185的优先权，其通过援引全部明确纳入于此。
背景
领域
本公开一般涉及布局构造，尤其涉及用于解决互补金属氧化物半导体(CMOS)器件中的电迁移(EM)的布局构造。
背景技术
EM是由于导电电子与漫射金属原子之间的动量转移通过导体中的离子的逐步移动而导致的材料运送。EM可导致连接的最终丢失或者集成电路(IC)的故障，并因此降低IC的可靠性。因此，需要布置CMOS器件以用于解决EM的方法。此外，需要具有用于解决EM的布局构造的CMOS器件。
概述
在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管。CMOS器件包括一互连级上的将PMOS漏极的第一子集连接在一起的第一互连。CMOS器件进一步包括该互连级上的将PMOS漏极的第二子集连接在一起的第二互连。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连和第二互连在该互连级上断开连接。该CMOS器件在该互连级上还包括将NMOS漏极的第一子集连接在一起的第三互连。该CMOS器件在该互连级上还包括将NMOS漏极的第二子集连接在一起的第四互连。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连和第四互连在该互连级上断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。
在本公开的一方面，提供了一种布置CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。PMOS漏极的第一子集在一互连级上与第一互连互连。PMOS漏极的第二子集在该互连级上与第二互连互连。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。NMOS漏极的第一子集在该互连级上与第三互连互连。NMOS漏极的第二子集在该互连级上与第四互连互连。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。
在本公开的一方面，提供了一种操作CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。第一电流从在一互连级上与第一互连互连的PMOS漏极的第一子集流动。第二电流从在该互连级上与第二互连互连的PMOS漏极的第二子集流动。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。第三电流流动至在该互连级上与第三互连互连的NMOS漏极的第一子集。第四电流流动至在该互连级上与第四互连互连的NMOS漏极的第二子集。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。在CMOS器件接收到低输入之际，该第一电流和第二电流经过至少一个其它互连级流动至CMOS器件的输出端。在CMOS器件接收到高输入之际，该第三电流和第四电流经过该至少一个其它互连级从CMOS器件的输出端流动。
在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。该CMOS器件包括一互连级上的在长度方向上延伸以将PMOS漏极连接在一起的第一互连。该CMOS器件在该互连级上还包括在长度方向上延伸以将NMOS漏极连接在一起的第二互连。该CMOS器件在至少一个附加互连级上还包括将第一互连和第二互连耦合在一起的一互连集合。该CMOS器件在该互连级上还包括第三互连，该第三互连垂直于长度方向地延伸并且偏离该互连集合以将第一互连和第二互连连接在一起。
在本公开的一方面，提供了一种布置CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。PMOS漏极在一互连级上与在长度方向上延伸的第一互连互连。NMOS漏极在该互连级上与在长度方向上延伸的第二互连互连。第一互连和第二互连与至少一个附加互连级上的一互连集合互连。第一互连和第二互连在该互连级上与垂直于长度方向延伸并且偏离该互连集合的第三互连互连。
在本公开的一方面，提供了一种操作CMOS器件的方法,该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。第一电流流经在长度方向上延伸并在一互连级上将PMOS漏极互连的第一互连。第二电流流经在长度方向上延伸并在该互连级上将NMOS漏极互连的第二互连。第三电流流经至少一个附加互连级上的将第一互连和第二互连互连的一互连集合。第四电流流经第三互连，该第三互连垂直于长度方向延伸并且偏离该互连集合并且在该互连级上将第一互连和第二互连互连第五电流流经第四互连，该第四互连在该互连级上将第一互连和第二互连互连，垂直于长度方向延伸，并且偏离该互连集合。第三互连和第四互连在该互连集合的相对侧。在CMOS器件接收到低输入之际，第一电流经过第一互连流动至该互连集合的第一子集，第二电流从第三互连和第四互连经过第二互连流动至该互连集合的第二子集，第三电流从第一互连和第二互连流动经过该互连集合，第四电流从第一互连经过第三互连流动至第二互连，而第五电流从第一互连经过第四互连流动至第二互连。在CMOS器件接收到高输入之际，第一电流从该互连集合的第一子集经过第一互连流动至第三互连和第四互连，第二电流从该互连集合的第二子集流动经过第二互连，第三电流从该互连集合流动至第一互连和第二互连，第四电流从第一互连经过第三互连流动至第二互连，而第五电流从第一互连经过第四互连流动到第二互连。
在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。CMOS器件包括一互连级上的将PMOS漏极的第一子集连接在一起的第一互连。CMOS器件包括该互连级上的将PMOS漏极的第二子集连接在一起的第二互连。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连和第二互连在该互连级上断开连接。该CMOS器件在该互连级上还包括将NMOS漏极的第一子集连接在一起的第三互连。该CMOS器件在该互连级上还包括将NMOS漏极的第二子集连接在一起的第四互连。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连和第四互连在该互连级上断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。CMOS器件在第二互连级上还包括第五互连。第五互连将第一互连和第二互连耦合在一起。CMOS器件在第二互连级上还包括第六互连。第六互连将第三互连和第四互连耦合在一起。CMOS器件在第三互连级上还包括第七互连。第七互连将第五互连和第六互连耦合在一起。CMOS器件还包括该互连级上的将第一互连和第三互连连接在一起的第八互连。CMOS器件还包括该互连级上的将第二互连和第四互连连接在一起的第九互连。
在本公开的一方面，提供了一种布置CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。PMOS连接的第一子集在一互连级上与第一互连互连。PMOS漏极的第二子集在该互连级上与第二互连互连。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。NMOS漏极的第一子集在该互连级上与第三互连互连。NMOS漏极的第二子集在该互连级上与第四互连互连。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连和第二互连在第二互连级上与第五互连互连。第三互连和第四互连在第二互连级上与第六互连互连。第五互连和第六互连在第三互连级上与第七互连互连。第一互连和第三互连在该互连级上与第八互连互连。第二互连和第四互连在该互连级上与第九互连互连。
附图简述
图1是解说CMOS反相器的示图。
图2是解说CMOS反相器的示例性布局的第一示图。
图3是解说CMOS反相器的示例性布局的第二示图。
图4是解说CMOS器件的第一组示例性布局的第一示图。
图5是解说CMOS器件的第一组示例性布局的第二示图。
图6是解说CMOS器件的第一组示例性布局的第三示图。
图7A是解说CMOS器件的互连内的电流流动的示图。
图7B是图7A的示图的互连内的电流流动的图示。
图8是解说CMOS器件的第二组示例性布局的第一示图。
图9A是解说示例性CMOS器件的互连内的电流流动的第一图示。
图9B是解说示例性CMOS器件的互连内的电流流动的第二图示。
图9C是图9A和图9B的示图的互连内的电流流动的示图。
图10是解说CMOS器件的第二组示例性布局的第二示图。
图11是解说CMOS器件的第三组示例性布局的第一示图。
图12是解说CMOS器件的第三组示例性布局的第二示图。
图13是解说CMOS器件的第三组示例性布局的第三示图。
图14是用于布置CMOS器件的第一方法的流程图。
图15是用于操作CMOS器件的第一方法的流程图。
图16是用于布置CMOS器件的第二方法的流程图。
图17是用于操作CMOS器件的第二方法的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。装置和方法将在以下详细描述中进行描述并可以在附图中由各种框、模块、组件、电路、步骤、过程、算法、元件等来解说。
图1是解说CMOS反相器的示图100。CMOS反相器包括PMOS晶体管102和NMOS晶体管104。PMOS晶体管102的源极连接到VDD。PMOS晶体管的栅极连接到Vin以及NMOS晶体管104的栅极。PMOS晶体管的漏极连接到Vout以及NMOS晶体管104的漏极。NMOS晶体管104的源极连接到VSS。NMOS晶体管104的栅极连接到Vin以及PMOS晶体管102的栅极。NMOS晶体管104的漏极连接到Vout以及PMOS晶体管102的漏极。PMOS晶体管102可包括并联的多个PMOS晶体管，而NMOS晶体管104可包括并联的多个NMOS晶体管。PMOS和NMOS晶体管可通过互连集合来连接在一起，如上所述。当输入Vin是时钟时，CMOS反相器可被称为时钟单元。时钟单元能够以作为Vin处的时钟输入的频率的操作时钟频率f来操作。
当Vin从高转变至低、PMOS晶体管102被导通且NMOS晶体管104被截止时的电流iP的均值以及当Vin从低转变至高、PMOS晶体管102被截止且NMOS晶体管104被导通时的电流iN的均值可被称为Iave。平均电流lave∝C(VDD-VSS)fmax，其中C是Vout处的负载电容C106，而fmax是时钟单元的最大操作时钟频率。为了维持EM遵从性，经过互连的平均电流Iavg应小于Imax。值Imax是经过或接触金属互连所允许的最大平均直流电(DC)以维持EM遵从性。值Imax取决于互连的宽度和长度以及晶体管技术(例如，28nm工艺技术、20nm片上(SoC)工艺技术或者16nm鳍式场效应晶体管(FinFET)工艺技术)。值Imax由于晶体管技术变化以及更短的互连宽度而随缩放(即，更小的工艺技术)减小。另一方面，值Iave由于FinFET中的更高的最大操作时钟频率fmax和更高的输入电容而随着从20SoC工艺技术到16nmFinFET工艺技术的缩放增大。时钟单元与相同的工艺技术的其它时钟单元串联地利用。由此，FinFET中的更高输入电容导致更高的负载电容C。
EM可通过增加互连宽度或者通过包括有效地增加互连宽度的并联互连来减少，但此类方法增加时钟单元的输入电容。如上所述，EM是由于导电电子与漫射金属原子之间的动量转移通过导体中的离子的逐步移动而导致的材料运送。来自动量交换的力是由被称为电子风的事物导致的。EM通过导致原子回流过程的机械应力累积(也被称为反向应力)来抵消。反向应力可通过缩短互连长度来增大。在第一组示例性方法和装置中，EM通过经由减小时钟单元内的互连长度增大值Imax来减少。在一个示例中，值Imax可以增大2.4-3倍，这允许高2.4-3倍的fmax或者导出高2.4-3倍的负载而不违背EM的能力。在第二组示例性方法和装置中，EM通过在操作期间在特定互连内提供相对方向的电流的互连布局来减少。对于其中输入电容和fmax比20SoC工艺技术更高的FinFET工艺技术，值Imax的增大可允许时钟单元是遵从EM的。
图2是解说CMOS反相器的示例性布局的第一示图200。如图2所示，CMOS反相器包括多个PMOS和NMOS晶体管。PMOS晶体管的源极202在第一金属层(也被称为第一互连级)上通过互连222连接在一起。PMOS晶体管的第一子集的漏极204在该第一金属层上通过互连224来连接在一起。PMOS晶体管的第二子集的漏极206在该第一金属层上通过互连226来连接在一起。互连224和226在该第一金属层上断开连接。NMOS晶体管的源极212在该第一金属层上通过互连232连接在一起。NMOS晶体管的第一子集的漏极214在该第一金属层上通过互连234来连接在一起。NMOS晶体管的第二子集的漏极216在该第一金属层上通过互连236来连接在一起。互连234和236在该第一金属层上断开连接。
互连224、226经由通孔242、244在第二金属层(也被称为第二互连级)上通过互连240来连接。互连234、236经由通孔252、254在第二金属层上通过互连250来连接。互连240、250经由通孔262、264在第三金属层(也被称为第三互连级)上通过互连260来连接。PMOS和NMOS晶体管的栅极270全都被连接在一起。CMOS反相器的输入连接到栅极270。CMOS反相器的输出连接到互连260。
图3是解说CMOS反相器的示例性布局的第二示图300。如图3所示，第一金属层上的互连224以及第一金属层上的互连226在第一金属层上断开连接。互连224、226可被断开连接以使得互连224、226中的每一者的长度小于xμm。此外，如图3所示，第一金属层上的互连234以及第一金属层上的互连236在第一金属层上断开连接。互连234、236可被断开连接以使得互连234、236中的每一者的长度小于xμm。互连224、226通过互连240连接。互连240可具有小于xμm的长度。互连234、236通过互连250连接。互连250可具有小于xμm的长度。互连240、250通过作为CMOS反相器的输出的互连260来连接。在一种配置中，x＝2且互连224、226、234、236、240、250中的每一者都小于2μm。通过使第一金属层上的互连224、226断开连接并且在第二金属层上通过互连240来连接互连224、226，以及通过使第一金属层上的互连234、236断开连接并且在第二金属层上通过互连250来连接互连234、236，在互连240、250在第三金属层上通过互连260来连接的情况下，互连224、226、234、236中的每一者的长度都可被减小，由此增大互连224、226、234、236中的每一者上的反向应力。通过增大互连224、226、234、236中的每一者上的反向应力，互连224、226、234、236中的每一者中的EM被减少并且值Imax被增大。
图4是解说CMOS器件的第一组示例性布局的第一示图400。CMOS器件可包括多个PMOS和NMOS晶体管并且可以是反相器。第一金属层M1(即，第一互连级)上的第一互连402可将PMOS漏极的第一子集连接在一起。第一金属层M1上的第二互连404可将PMOS漏极的第二子集连接在一起。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连402和第二互连404在该第一金属层M1上断开连接。由此，第一互连402和第二互连404在第一金属层M1上不是直接连接在一起的。第一金属层M1上的第三互连406将NMOS漏极的第一子集连接在一起。第一金属层M1上的第四互连408将NMOS漏极的第二子集连接在一起。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连406和第四互连408在该第一金属层M1上断开连接。由此，第三互连406和第四互连408在第一金属层M1上不是直接连接在一起的。然而，如图4所示，第一互连402、第二互连404、第三互连406和第四互连408通过至少一个其它互连级耦合在一起。第一互连402、第二互连404、第三互连406和第四互连408各自可以在长度上小于xμm。在一种配置中，x＝2且第一互连402、第二互连404、第三互连406和第四互连408各自在长度上小于2μm。
如图4所示，第二金属层M2(即，第二互连级)上的第五互连410经由通孔412、414将第一互连402和第二互连404耦合在一起。第二金属层M2上的第六互连420经由通孔422、424将第三互连406和第四互连408耦合在一起。第五互连410和第六互连420各自可以在长度上小于xμm。在一种配置中，x＝2且第五互连410和第六互连420各自在长度上小于2μm。第三金属层M3上的第七互连430经由通孔432、434将第五互连410和第六互连420耦合在一起。该器件的输出端连接到第七互连430。
图5是解说CMOS器件的第一组示例性布局的第二示图500。CMOS器件可包括多个PMOS和NMOS晶体管并且可以是反相器。为了增加CMOS反相器中的PMOS和NMOS晶体管的数量而不将互连长度增加超过阈值(例如，2μm)，CMOS反相器可以并联地利用图4的多个器件。第一金属层M1上的第一互连502可将PMOS漏极的第一子集连接在一起。第一金属层M1上的第二互连504可将PMOS漏极的第二子集连接在一起。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连502和第二互连504在该第一金属层M1上断开连接。由此，第一互连502和第二互连504在第一金属层M1上不是直接连接在一起的。第一金属层M1上的第三互连506可将NMOS漏极的第一子集连接在一起。第一金属层M1上的第四互连508可将NMOS漏极的第二子集连接在一起。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连506和第四互连508在该第一金属层M1上断开连接。由此，第三互连506和第四互连508在第一金属层M1上不是直接连接在一起的。第二金属层M2上的第五互连510经由通孔512、514将第一互连502和第二互连504耦合在一起。第二金属层M2上的第六互连520经由通孔522、524将第三互连506和第四互连508耦合在一起。
第一金属层M1上的第七互连532将PMOS漏极的第三子集连接在一起。第一金属层M1上的第八互连534将PMOS漏极的第四子集连接在一起。PMOS漏极的第四子集不同于PMOS漏极的第三子集。第七互连532和第八互连534在该第一金属层M1上断开连接。由此，第七互连532和第八互连534在第一金属层M1上不是直接连接在一起的。第一金属层M1上的第九互连536将NMOS漏极的第三子集连接在一起。第一金属层M1上的第十互连538将NMOS漏极的第四子集连接在一起。NMOS漏极的第四子集不同于NMOS漏极的第三子集。第九互连536和第十互连538在该第一金属层M1上断开连接。由此，第九互连536和第十互连538在第一金属层M1上不是直接连接在一起的。第二金属层M2上的第十一互连540经由通孔542、544将第七互连532和第八互连534耦合在一起。第二金属层M2上的第十二互连550经由通孔552、554将第九互连536和第十互连538耦合在一起。第三金属层M3上的第十三互连560经由通孔562、564、566、568将第五互连510、第六互连520、第十一互连540和第十二互连550耦合在一起。
如图5所示，第一金属层M1上的互连502、504、532、534的第一集合可将PMOS漏极的不同子集连接在一起。互连502、504、532、534的第一集合中的每一互连在第一金属层M1上与互连502、504、532、534的第一集合中的其它互连断开连接。第一金属层M1上的互连506、508、536、538的第二集合将NMOS漏极的不同子集连接在一起。互连506、508、536、538的第二集合中的每一互连在第一金属层M1上与互连506、508、536、538的第二集合中的其它互连断开连接。互连510、540的第三集合的第一子集510将互连502、504、532、534的第一集合的第一子集502、504中的不同的毗邻互连对耦合在一起。互连510、540的第三集合的第二子集540将互连502、504、532、534的第一集合的第二子集532、534中的不同的毗邻互连对耦合在一起。互连520、550的第四集合的第一子集520将互连506、508、536、538的第二集合的第一子集506、508中的不同的毗邻互连对耦合在一起。互连520、550的第四集合的第二子集550将互连506、508、536、538的第二集合的第二子集536、538中的不同的毗邻互连对耦合在一起。第三金属层M3上的第五互连560将互连510、540的第三集合中的每一互连耦合到互连520、550的第四集合中的每一互连。
互连502、504、532、534的第一集合以及互连506、508、536、538的第二集合中的每一互连在长度上可以小于xμm。此外，互连510、540的第三集合以及互连520、550的第四集合中的每一互连在长度上可以小于xμm。在一种配置中，x＝2。
图6是解说CMOS器件的第一组示例性布局的第三示图600。CMOS器件可包括多个PMOS和NMOS晶体管并且可以是反相器。为了增加CMOS反相器中的PMOS和NMOS晶体管的数量而不将互连长度增加超过阈值(例如，2μm)，CMOS反相器可以串联地利用图4的多个器件。第一金属层M1上的第二互连602可将PMOS漏极的第一子集连接在一起。第一金属层M1上的第二互连604可将PMOS漏极的第二子集连接在一起。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连602和第二互连604在该第一金属层M1上断开连接。由此，第一互连602和第二互连604在第一金属层M1上不是直接连接在一起的。第一金属层M1上的第三互连612可将NMOS漏极的第一子集连接在一起。第一金属层M1上的第四互连614可将NMOS漏极的第二子集连接在一起。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连612和第四互连614在该第一金属层M1上断开连接。由此，第三互连612和第四互连614在第一金属层M1上不是直接连接在一起的。
第一金属层M1上的第五互连606可将PMOS漏极的第三子集连接在一起。PMOS漏极的第三子集不同于PMOS漏极的第一和第二子集。第三互连606和第二互连604在该第一金属层M1上断开连接。由此，第三互连606和第二互连604在第一金属层M1上不是直接连接在一起的。第一金属层M1上的第六互连616可将NMOS漏极的第三子集连接在一起。NMOS漏极的第三子集不同于NMOS漏极的第一和第二子集。第六互连616和第四互连614在该第一金属层M1上断开连接。由此，第六互连616和第四互连614在第一金属层M1上不是直接连接在一起的。
如图6所示，第一金属层M1上的互连602、604、606的第一集合可将PMOS漏极的不同子集连接在一起。互连602、604、606的第一集合中的每一互连在第一金属层M1上与互连602、604、606的第一集合中的其它互连断开连接。第一金属层M1上的互连612、614、616的第二集合将NMOS漏极的不同子集连接在一起。互连612、614、616的第二集合中的每一互连在第一金属层M1上与互连612、614、616的第二集合中的其它互连断开连接。第二金属层M2上的互连620、622的第三集合经由通孔630、632、634和636将互连602、604、606的第一集合中的不同的毗邻互连对耦合在一起。第二金属层M2上的互连624、626的第四集合经由通孔640、642、644和646将互连612、614、616的第二集合中的不同的毗邻互连对耦合在一起。第三金属层M3上的互连660、670的第五集合经由通孔662和672耦合包括来自互连620、622的第三集合的互连在内的不同的毗邻互连对，并且经由通孔664和674耦合包括来自互连624、626的第四集合的互连在内的不同的毗邻互连对互连660、670的第五集合中的每一互连被耦合在一起。
第一互连集合以及第二互连集合中的每一互连在长度上可以小于xμm。此外，第三互连集合以及第四互连集合中的每一互连在长度上可以小于xμm。在一种配置中，x＝2。
图7A是解说CMOS器件的互连内的电流流动的示图700。图7B是图7A的示图的互连内的电流流动的图示750。在图7B中，时段τ是NMOS晶体管被导通与随后在被截止后被再次导通之间的时间段或者PMOS晶体管被导通与随后在被截止后被再次导通之间的时间段。假定CMOS器件是反相器并且第一金属层M1上的互连702将多个PMOS漏极连接在一起，并且第一金属层M1上的互连704将多个NMOS漏极连接在一起。第二金属层M2上的互连706连接到互连702。第二金属层M2上的互连708连接到互连704。第三金属层M3上的互连710连接到互连706、708。CMOS器件的输出712位于互连710上。当NMOS晶体管被截止并且PMOS晶体管被导通时，电流714从PMOS晶体管的源极流动至PMOS晶体管的漏极并且经过互连702、706、710流动至输出712。当NMOS晶体管被截止并且NMOS晶体管被导通时，电流716从输出712经过互连710、708、704流动至NMOS晶体管的漏极并且然后流动到NMOS晶体管的源极。经过互连702、704、706、708的电流714、716是单向的，如图7B所示。
图8是解说CMOS器件的第二组示例性布局的第一示图800。假定第一金属层M1上的互连702将多个PMOS漏极连接在一起，并且第一金属层M1上的互连704将多个NMOS漏极连接在一起。第二金属层M2上的互连706连接到互连702。第二金属层M2上的互连708连接到互连704。第三金属层M3上的互连710连接到互连706、708。在一示例性布局中，第一金属层M1上的互连720在互连710的一侧将互连702、704连接在一起，并且第一金属层M1上的互连730在互连710的另一侧将互连702、704连接在一起。示图800示出了互连718在互连710下面将互连702、704连接在一起。然而，该布局可以不包括互连718。
图9A是解说示例性CMOS器件的互连内的电流流动的第一图示900。图9B是解说示例性CMOS器件的互连内的电流流动的第二图示930。图9C是图9A和图9B的示图的互连内的电流流动的示图960。在图9C中，时段τ是NMOS晶体管被导通与随后在被截止后被再次导通之间的时间段或者PMOS晶体管被导通与随后在被截止后被再次导通之间的时间段。假定第一金属层M1上的互连702将多个PMOS漏极连接在一起，并且第一金属层M1上的互连704将多个NMOS漏极连接在一起。第二金属层M2上的互连706连接到互连702。第二金属层M2上的互连708连接到互连704。第三金属层M3上的互连710连接到互连706、708。CMOS器件的输出712位于互连710上。当NMOS晶体管被截止且PMOS晶体管被导通时，电流750、754经过互连702、706、710流动到输出712；电流752经过互连702、720、704、708、710流动到输出712；而电流756经过互连702、730、704、708、710流动到输出712。然而，当NMOS晶体管被导通且PMOS晶体管被截止时，电流762、766从输出712流动经过互连710、708、704；电流760从输出712流动经过互连710、706、702、720、704；而电流764从输出712流动经过互连710、706、702、730、704。
如图9A、9B所示，在CMOS器件的操作期间，电流在互连720、710之间的互连706、702中；在互连730、710之间的互连706、702中；在互连720、710之间的互连708、704中；以及在互连730、710之间的互连708、704中在相对方向上流动。因此，通过包括互连720、730(如图9C所示)，电流在CMOS器件的操作期间在互连702、704、706、708中在相对方向上流动。因为电流在CMOS器件的操作期间在互连702、704、706、708中在相对方向上流动，所以EM互连降级被有效地减少，因为电子风在相对方向上流经互连。
再次参照图9A、9B，互连720、730与互连710并联并且偏离互连710达距离di。距离di≥d，其中距离d近似等于一距离以使得电流i1750近似等于电流i5760，电流i2752近似等于电流i6762，电流i3754近似等于电流i7764，和/或电流i4756近似等于电流i8766。
图10是解说CMOS器件的第二组示例性布局的第二示图1000。假定第一金属层M1上的互连702将多个PMOS漏极连接在一起，并且第一金属层M1上的互连704将多个NMOS漏极连接在一起。第二金属层M2上的互连706连接到互连702。第二金属层M2上的互连708连接到互连704。第三金属层M3上的互连710连接到互连706、708。第一金属层M1上的互连720在互连710的一侧将互连702、704连接在一起，并且第一金属层M1上的互连730在互连710的另一侧将互连702、704连接在一起。如以上参照图8讨论的，互连718可以在互连710下面将互连702、704连接在一起。
图11是解说CMOS器件的第三组示例性布局的第一示图1100。CMOS器件可包括多个PMOS和NMOS晶体管并且可以是反相器。第一金属层M1(即，第一互连级)上的互连402可将PMOS漏极的第一子集连接在一起。第一金属层M1上的互连404可将PMOS漏极的第二子集连接在一起。互连402、404在第一金属层M1上断开连接。第一金属层M1上的互连406可将NMOS漏极的第一子集连接在一起。第一金属层M1上的互连408可将NMOS漏极的第二子集连接在一起。互连406、408在第一金属层M1上断开连接。第二金属层M2(即，第二互连级)上的互连410将互连402、404耦合在一起。第二金属层M2上的互连420将互连406、408耦合在一起。第三金属层M3上的互连430将互连410、420耦合在一起。第一金属层M1上的互连470将互连402、406耦合在一起。第一金属层M1上的互连480将互连404、408耦合在一起。如参照图4讨论的，互连402、404、406、408、410、420各自在长度上可以小于xμm。在一种配置中，x＝2且互连402、404、406、408、410、420各自在长度上小于2μm。在互连402、404、406、408、410、420在长度上小于2μm的情况下，互连402、404、406、408、410、420中的EM互连降级被减少。此外，在互连470、480提供与互连430的并联电流路径的情况下，EM互连降级通过互连402、404、406、408、410、420被进一步减少，如以上参照图9A、9B、9C讨论的。
图12是解说CMOS器件的第三组示例性布局的第二示图1200。CMOS器件可包括多个PMOS和NMOS晶体管并且可以是反相器。为了增加CMOS反相器中的PMOS和NMOS晶体管的数量而不将互连长度增加超过阈值(例如，2μm)，CMOS反相器可以并联地利用图11的多个器件。第一金属层M1上的互连502可将PMOS漏极的第一子集连接在一起。第一金属层M1上的互连504可将PMOS漏极的第二子集连接在一起。互连502、504在第一金属层M1上断开连接。第一金属层M1上的互连506可将NMOS漏极的第一子集连接在一起。第一金属层M1上的互连508可将NMOS漏极的第二子集连接在一起。互连506、508在第一金属层M1上断开连接。第二金属层M2上的互连510将互连502、504耦合在一起。第二金属层M2上的互连520将互连506、508耦合在一起。
第一金属层M1上的互连532可将PMOS漏极的第三子集连接在一起。第一金属层M1上的互连534可将PMOS漏极的第四子集连接在一起。互连532、534在第一金属层M1上断开连接。第一金属层M1上的互连536可将NMOS漏极的第三子集连接在一起。第一金属层M1上的互连538可将NMOS漏极的第四子集连接在一起。互连536、538在第一金属层M1上断开连接。第二金属层M2上的互连540将互连532、534耦合在一起。第二金属层M2上的互连550将互连536、538耦合在一起。第三金属层M3上的互连560将互连510、520、540、550耦合在一起。
第一金属层M1上的互连570将互连502、506耦合在一起。第一金属层M1上的互连572将互连504、508耦合在一起。第一金属层M1上的互连574将互连532、536耦合在一起。第一金属层M1上的互连576将互连534、538耦合在一起。如参照图5讨论的，互连502、504、506、508、510、520、532、534、536、538、540、550各自在长度上可以小于xμm。在一种配置中，x＝2且互连502、504、506、508、510、520、532、534、536、538、540、550各自在长度上小于2μm。在互连502、504、506、508、510、520、532、534、536、538、540、550在长度上小于2μm的情况下，互连502、504、506、508、510、520、532、534、536、538、540、550中的EM互连降级被减少。此外，在互连570、572、574、576提供与互连560的并联电流路径的情况下，EM互连降级通过互连502、504、506、508、510、520、532、534、536、538、540、550被进一步减少，如以上参照图9A、9B、9C讨论的。
图13是解说CMOS器件的第三组示例性布局的第三示图1300。CMOS器件可包括多个PMOS和NMOS晶体管并且可以是反相器。为了增加CMOS反相器中的PMOS和NMOS晶体管的数量而不将互连长度增加超过阈值(例如，2μm)，CMOS反相器可以串联地利用图11的多个器件。第一金属层M1上的互连602可将PMOS漏极的第一子集连接在一起。第一金属层M1上的互连604可将PMOS漏极的第二子集连接在一起。互连602、604在第一金属层M1上断开连接。第一金属层M1上的互连612可将NMOS漏极的第一子集连接在一起。第一金属层M1上的互连614可将NMOS漏极的第二子集连接在一起。互连612、614在第一金属层M1上断开连接。
第一金属层M1上的互连606可将PMOS漏极的第三子集连接在一起。互连606、604在第一金属层M1上断开连接。第一金属层M1上的互连616可将NMOS漏极的第三子集连接在一起。互连616、614在第一金属层M1上断开连接。如图13所示，第一金属层M1上的互连602、604、606的第一集合可将PMOS漏极的不同子集连接在一起。互连602、604、606的第一集合中的每一互连在第一金属层M1上与互连602、604、606的第一集合中的其它互连断开连接。第一金属层M1上的互连612、614、616的第二集合将NMOS漏极的不同子集连接在一起。互连612、614、616的第二集合中的每一互连在第一金属层M1上与互连612、614、616的第二集合中的其它互连断开连接。第二金属层M2上的互连620、622的第三集合将互连602、604、606的第一集合中的不同的毗邻互连对耦合在一起。第二金属层M2上的互连624、626的第四集合将互连612、614、616的第二集合中的不同的毗邻互连对耦合在一起。第三金属层M3上的互连660、670的第五集合耦合包括来自互连620、622的第三集合的互连在内的不同的毗邻互连对，并且耦合包括来自互连624、626的第四集合的互连在内的不同的毗邻互连对互连660、670的第五集合中的每一互连被耦合在一起。
互连680将互连602、612耦合在一起，互连682将互连604、614耦合在一起，且互连684将互连606、616耦合在一起。第一、第二、第三和第四互连集合中的每一互连602、604、606、612、614、616、620、622、624、626在长度上可以小于xμm。在一种配置中，x＝2。在互连602、604、606、612、614、616、620、622、624、626在长度上小于2μm的情况下，这些互连中的EM互连降级被减少。此外，在互连680、682、684提供与互连660、670的并联电流路径的情况下，EM互连降级通过互连602、604、606、612、614、616、620、622、624、626被进一步减少，如以上参照图9A、9B、9C讨论的。
图14是用于布置CMOS器件的第一方法的流程图1400。CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。在步骤1402，在一互连级上将PMOS漏极的第一子集与第一互连互连。在步骤1404，在该互连级上将PMOS漏极的第二子集与第二互连互连。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。在步骤1406，在该互连级上将NMOS漏极的第一子集与第三互连互连。在步骤1408，在该互连级上将NMOS漏极的第二子集与第四互连互连。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。
例如，参照图4，PMOS漏极的第一子集在第一金属层M1上与第一互连402互连。PMOS漏极的第二子集在第一金属层M1上与第二互连404互连。PMOS漏极的第二子集在第一金属层M1上与PMOS漏极的第一子集断开连接，因为互连402、404在第一金属层M1上断开连接。NMOS漏极的第一子集在第一金属层M1上与第三互连406互连。NMOS漏极的第二子集在第一金属层M1上与第四互连408互连。NMOS漏极的第二子集在第一金属层M1上与NMOS漏极的第一子集断开连接，因为互连406、408在第一金属层M1上断开连接。第一互连402、第二互连404、第三互连406以及第四互连408通过至少一个其它金属层(诸如第二金属层M2和第三金属层M3)耦合在一起。
如图4所示，第一互连402、第二互连404、第三互连406和第四互连408可以各自在长度上小于2μm。第一互连402和第二互连404可以在第二互连级(例如，第二金属层M2)上与第五互连410互连。第三互连406和第四互连408可以在第二互连级上与第六互连420互连。第五互连410和第六互连420各自可以在长度上小于2μm。第五互连410和第六互连420可以在第三互连级(例如，第三金属层M3)上与第七互连430互连。该器件的输出可连接到第七互连430。CMOS器件可以是反相器。PMOS晶体管各自可具有PMOS栅极和PMOS源极。NMOS晶体管各自可具有NMOS栅极和NMOS源极。NMOS晶体管的NMOS源极可以耦合在一起。PMOS晶体管的PMOS源极可以耦合在一起。PMOS晶体管的PMOS栅极以及NMOS晶体管的NMOS栅极可以耦合在一起。
图15是用于操作CMOS器件的第一方法的流程图1500。CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。在步骤1502，第一电流从在一互连级上与第一互连互连的PMOS漏极的第一子集流动。在步骤1504，第二电流从在该互连级上与第二互连互连的PMOS漏极的第二子集流动。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。在步骤1506，第三电流流动至在该互连级上与第三互连互连的NMOS漏极的第一子集。在步骤1508，第四电流流动至在该互连级上与第四互连互连的NMOS漏极的第二子集。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。在CMOS器件接收到低输入之际，该第一电流和第二电流经过至少一个其它互连级流动至CMOS器件的输出。在CMOS器件接收到高输入之际，该第三电流和第四电流经过至少一个其它互连级从CMOS器件的输出流出。
例如，参照图4，第一电流从在第一金属层M1上与第一互连402互连的PMOS漏极的第一子集流动。第二电流从在该第一金属层M1上与第二互连404互连的PMOS漏极的第二子集流动。PMOS漏极的第二子集在第一金属层M1上与PMOS漏极的第一子集断开连接，因为互连402、404在第一金属层M1上断开连接。第三电流流动至在该第一金属层M1上与第三互连406互连的NMOS漏极的第一子集。第四电流流动至在该第一金属层M1上与第四互连408互连的NMOS漏极的第二子集。NMOS漏极的第二子集在第一金属层M1上与NMOS漏极的第一子集断开连接，因为互连406、408在第一金属层M1上断开连接。第一互连402、第二互连404、第三互连406以及第四互连408通过至少一个其它互连级(诸如第二金属层M2和第三金属层M3)耦合在一起。在CMOS器件接收到低输入之际，该第一电流和第二电流经过至少一个其它互连级流动至CMOS器件的输出。在CMOS器件接收到高输入之际，该第三电流和第四电流经过至少一个其它互连级从CMOS器件的输出流出。
第一互连402、第二互连404、第三互连406和第四互连408各自可以在长度上小于2μm。第一互连402和第二互连404可以在第二互连级(例如，第二金属层M2)上与第五互连410互连，且第三互连406和第四互连408可以在第二互连级上与第六互连420互连。第五互连410和第六互连420各自可以在长度上小于2μm。第五互连410和第六互连420可以在第三互连级(例如，第三金属层M3)上与第七互连430互连。该器件的输出可连接到第七互连430。CMOS器件可以是反相器。PMOS晶体管各自可具有PMOS栅极和PMOS源极。NMOS晶体管各自可具有NMOS栅极和NMOS源极。NMOS晶体管的NMOS源极可以耦合在一起。PMOS晶体管的PMOS源极可以耦合在一起。PMOS晶体管的PMOS栅极以及NMOS晶体管的NMOS栅极可以耦合在一起。
图16是用于布置CMOS器件的第二方法的流程图1600。CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。在步骤1602，在一互连级上将PMOS漏极与在长度方向上延伸的第一互连互连。在步骤1604，在该互连级上将NMOS漏极与在长度方向上延伸的第二互连互连。在步骤1606，在至少一个附加互连级上将第一互连和第二互连与一互连集合互连。在步骤1608，在该互连级上将第一互连和第二互连与垂直于长度方向延伸并且偏离该互连集合的第三互连互连。
例如，参考图9A、9B，PMOS漏极在第一金属层M1上与在长度方向上延伸的第一互连702互连。NMOS漏极在第一金属层M1上与在长度方向上延伸的第二互连704互连。第一互连702和第二互连704在至少一个附加互连级(诸如第二金属层M2和第三金属层M3)上与互连706、708、710的集合互连。第一互连702和第二互连704在第一金属层M1上与垂直于长度方向延伸并且偏离互连706、708、710集合的第三互连720互连。
第一互连702和第二互连704可以在该互连级(例如第一金属层M1)上与垂直于长度方向延伸并且偏离互连706、708、710集合的第四互连730互连。第三互连720和第四互连730在互连706、708、710集合的相对侧。该至少一个附加互连级(例如，第二金属层M2和第三金属层M3)可包括第二互连级(例如，第二金属层M2)和第三互连级(例如，第三金属层M3)，并且互连706、708、710的集合可包括第二互连级上的耦合到第一互连702的第五互连706、第二互连级上的耦合到第二互连704的第六互连708、以及第三互连级上的将第五互连706和第六互连708耦合在一起的第七互连710。第七互连710可以是器件的输出。第三互连720和第四互连730可以与第七互连710并联，并且可以偏离第七互连710达至少一距离d。该距离d可以近似等于一距离以使得在导通PMOS晶体管并截止NMOS晶体管之际在第三互连720与第七互连710之间的第一互连702中流动的电流i1近似等于在截止PMOS晶体管并导通NMOS晶体管之际在第七互连710与第三互连720之间的第一互连702中流动的电流i5。该距离d可以近似等于一距离以使得在导通PMOS晶体管并截止NMOS晶体管之际在第四互连730与第七互连710之间的第一互连702中流动的电流i3近似等于在截止PMOS晶体管并导通NMOS晶体管之际在第七互连710与第四互连730之间的第一互连702中流动的电流i7。该距离d可以近似等于一距离以使得在导通PMOS晶体管并截止NMOS晶体管之际在第三互连720与第七互连710之间的第二互连704中流动的电流i2近似等于在截止PMOS晶体管并导通NMOS晶体管之际在第七互连710与第三互连720之间的第二互连704中流动的电流i6。该距离d可以近似等于一距离以使得在导通PMOS晶体管并截止NMOS晶体管之际在第四互连730与第七互连710之间的第二互连704中流动的电流i4近似等于在截止PMOS晶体管并导通NMOS晶体管之际在第七互连710与第四互连730之间的第二互连704中流动的电流i8。CMOS器件可以是反相器。PMOS晶体管各自可具有PMOS栅极和PMOS源极。NMOS晶体管各自可具有NMOS栅极和NMOS源极。NMOS晶体管的NMOS源极可以耦合在一起。PMOS晶体管的PMOS源极可以耦合在一起。PMOS晶体管的PMOS栅极以及NMOS晶体管的NMOS栅极可以耦合在一起。
图17是用于操作CMOS器件的第二方法的流程图1700。CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。在步骤1702，第一电流流经在长度方向上延伸并在一互连级上将PMOS漏极互连的第一互连。在步骤1704，第二电流流经在长度方向上延伸并在该互连级上将NMOS漏极互连的第二互连。在步骤1706，第三电流流经至少一个附加互连级上的将第一互连和第二互连互连的一互连集合。在步骤1708，第四电流流经第三互连，该第三互连垂直于长度方向延伸、偏离该互连集合并且在该互连级上将第一互连和第二互连互连在步骤1710，第五电流流经第四互连，该第四互连在该互连级上将第一互连和第二互连互连、垂直于长度方向延伸、并且偏离该互连集合。第三互连和第四互连在该互连集合的相对侧。
例如，参考图9A、9B，第一电流i1+i3或i5+i7流经在长度方向上延伸并且在第一金属层M1上将PMOS漏极互连的第一互连702。第二电流i2+i4或i6+i8流经在长度方向上延伸并在第一金属层M1上将NMOS漏极互连的第二互连704。第三电流i1+i2+i3+i4或i5+i6+i7+i8流经在第二金属层M2和第三金属层M3上将第一互连702和第二互连704互连的互连706、708、710的集合。第四电流i2或i5流经第三互连720，该第三互连720垂直于长度方向延伸、偏离互连706、708、710的集合、并且在第一金属层M1上将第一互连702和第二互连704互连第四电流i4或i8流经第四互连730，该第四互连730在第一金属层M1上将第一互连702和第二互连704互连、垂直于长度方向延伸、并且偏离互连706、708、710的集合。第三互连720和第四互连730在互连706、708、710集合的相对侧。
在CMOS器件接收到低输入之际，第一电流i1+i3经过第一互连702流动至互连706、708、710的集合的第一子集706、710，第二电流i2+i4从第三互连720和第四互连730经过第二互连704流动至互连706、708、710的集合的第二子集708、710，第三电流i1+i2+i3+i4从第一互连702和第二互连704流动经过互连706、708、710的集合，第四电流i2从第一互连702经过第三互连720流动至第二互连704，而第五电流i4从第一互连702经过第四互连730流动至第二互连704。在CMOS器件接收到高输入之际，第一电流i5+i7从互连706、708、710的集合的第一子集706、710经过第一互连702流动至第三互连720和第四互连730，第二电流i6+i8从互连706、708、710的集合的第二子集708、710流动经过第二互连704，第三电流i5+i6+i7+i8从互连706、708、710的集合流动至第一互连702和第二互连704，第四电流i5从第一互连702经过第三互连720流动至第二互连704，而第五电流i8从第一互连702经过第四互连730流动到第二互连704。
该至少一个附加互连级可包括第二互连级(例如，第二金属层M2)和第三互连级(例如，第三金属层M3)，并且互连706、708、710的集合可包括第二互连级上的耦合到第一互连702的第五互连706、第二互连级上的耦合到第二互连704的第六互连708以及第三互连级上的将第五互连706和第六互连708耦合在一起的第七互连710。第七互连710可以是器件的输出。
在一种配置中，CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。该器件包括用于在一互连级(例如，第一金属层M1)上将PMOS漏极的第一子集与第一互连(例如，互连402)互连的装置。该器件还包括用于在该互连级上将PMOS漏极的第二子集与第二互连(例如，互连404)互连的装置。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。该器件还包括用于在该互连级上将NMOS漏极的第一子集与第三互连(例如，互连406)互连的装置。该器件还包括用于在该互连级上将NMOS漏极的第二子集与第四互连(例如，互连408)互连的装置。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。该器件还可包括用于在第二互连级(例如，第二金属层M2)上将第一互连和第二互连与第五互连(例如，互连410)互连的装置以及用于在第二互连级上将第三互连和第四互连与第六互连(例如，互连420)互连的装置。该器件还可包括用于在第三互连级(例如，第三金属层M3)上将第五互连和第六互连与第七互连(例如，互连430)互连的装置。CMOS器件可以是反相器，PMOS晶体管各自可具有PMOS栅极和PMOS源极，且NMOS晶体管各自可具有NMOS栅极和NMOS源极。该器件还可包括用于将NMOS晶体管的NMOS源极耦合在一起的装置、用于将PMOS晶体管的PMOS源极耦合在一起的装置以及用于将PMOS晶体管的PMOS栅极和NMOS晶体管的NMOS栅极耦合在一起的装置(例如，参见图2)。
在一种配置中，CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。该器件包括用于在一互连级(例如，第一金属层M1)上将PMOS漏极与在长度方向上延伸的第一互连(例如，互连702)互连的装置。该器件还包括用于在该互连级上将NMOS漏极与在长度方向上延伸的第二互连(例如，互连704)互连的装置。该器件还包括用于在至少一个附加互连级(例如，第二金属层M2和第三金属层M3)上将第一互连和第二互连与互连(例如，互连706、708、708)的集合互连的装置。该器件还包括用于在该互连级上将第一互连和第二互连与垂直于长度方向延伸且偏离互连集合的第三互连(例如，互连720)互连的装置。该器件还可包括用于在该互连级上将第一互连和第二互连与垂直于长度方向延伸且偏离互连集合的第四互连(例如，互连730)互连的装置。第三互连和第四互连在该互连集合的相对侧。
以上提供了布置CMOS器件以用于解决EM的方法以及具有用于解决EM的布局构造的CMOS器件。这些示例性方法和CMOS器件通过限制互连集合的长度(增加机械应力累积/反向应力)和/或提供导致经过互连集合的双向电流(双向电子风)的附加电流路径来减少互连集合中的EM。
应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。此外，一些步骤可被组合或被略去。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或层次。
提供之前的描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现不必然被解释为优于或胜过其他实现。除非特别另外声明，否则术语“一些”指的是一个或多个。诸如“A、B或C中的至少一者”、“A、B和C中的至少一者”以及“A、B、C或其任何组合”之类的组合包括A、B和/或C的任何组合，并且可包括多个A、多个B或者多个C。具体地，诸如“A、B或C中的至少一者”、“A、B和C中的至少一者”以及“A、B、C或其任何组合”之类的组合可以是仅A、仅B、仅C、A和B、A和C、B和C、或者A和B和C，其中任何此类组合可包含A、B或C中的一个或多个成员。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于...的装置”来明确叙述的。

Claims (45)

1.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：
一互连级上的在长度方向上延伸以将所述PMOS漏极连接在一起的第一互连；
所述互连级上的在所述长度方向上延伸以将所述NMOS漏极连接在一起的第二互连；
至少一个附加互连级上的将所述第一互连和所述第二互连耦合在一起的互连集合；以及
所述互连级上的第三互连，所述第三互连垂直于所述长度方向延伸并且偏离所述互连集合以将所述第一互连和所述第二互连连接在一起。
2.如权利要求1所述的器件，其特征在于，进一步包括所述互连级上的第四互连，所述第四互连垂直于所述长度方向延伸且偏离所述互连集合以将所述第一互连和所述第二互连连接在一起，所述第三互连和所述第四互连在所述互连集合的相对侧。
3.如权利要求2所述的器件，其特征在于，所述至少一个附加互连级包括第二互连级和第三互连级，且所述互连集合包括：
所述第二互连级上的耦合到所述第一互连的第五互连；
所述第二互连级上的耦合到所述第二互连的第六互连；以及
所述第三互连级上的将所述第五互连和所述第六互连耦合在一起的第七互连。
4.如权利要求3所述的器件，其特征在于，所述第七互连是所述器件的输出。
5.如权利要求3所述的器件，其特征在于，所述第三互连和所述第四互连与所述第七互连并联，并且偏离所述第七互连达至少一距离d。
6.如权利要求5所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第三互连与所述第七互连之间的所述第一互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第三互连之间的所述第一互连中流动的第二电流。
7.如权利要求5所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第四互连与所述第七互连之间的所述第一互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第四互连之间的所述第一互连中流动的第二电流。
8.如权利要求5所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第三互连与所述第七互连之间的所述第二互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第三互连之间的所述第二互连中流动的第二电流。
9.如权利要求5所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第四互连与所述第七互连之间的所述第二互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第四互连之间的所述第二互连中流动的第二电流。
10.如权利要求1所述的器件，其特征在于，所述CMOS器件是反相器，所述PMOS晶体管各自具有PMOS栅极和PMOS源极，所述NMOS晶体管各自具有NMOS栅极和NMOS源极，所述NMOS晶体管的所述NMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS栅极与所述NMOS晶体管的所述NMOS栅极被耦合在一起。
11.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：
用于在一互连级上将所述PMOS漏极与在长度方向上延伸的第一互连互连的装置；
用于在所述互连级上将所述NMOS漏极与在所述长度方向上延伸的第二互连互连的装置；
用于在至少一个附加互连级上将所述第一互连和所述第二互连与一互连集合互连的装置；以及
用于在所述互连级上将所述第一互连和所述第二互连与垂直于所述长度方向延伸并且偏离所述互连集合的第三互连互连的装置。
12.如权利要求11所述的器件，其特征在于，进一步包括用于在所述互连级上将所述第一互连和所述第二互连与垂直于所述长度方向延伸且偏离所述互连集合的第四互连互连的装置，所述第三互连和所述第四互连在所述互连集合的相对侧。
13.如权利要求12所述的器件，其特征在于，所述至少一个附加互连级包括第二互连级和第三互连级，且所述互连集合包括：
所述第二互连级上的耦合到所述第一互连的第五互连；
所述第二互连级上的耦合到所述第二互连的第六互连；以及
所述第三互连级上的将所述第五互连和所述第六互连耦合在一起的第七互连。
14.如权利要求13所述的器件，其特征在于，所述第七互连是所述器件的输出。
15.如权利要求13所述的器件，其特征在于，所述第三互连和所述第四互连与所述第七互连并联，并且偏离所述第七互连达至少一距离d。
16.如权利要求15所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第三互连与所述第七互连之间的所述第一互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第三互连之间的所述第一互连中流动的第二电流。
17.如权利要求15所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第四互连与所述第七互连之间的所述第一互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第四互连之间的所述第一互连中流动的第二电流。
18.如权利要求15所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第三互连与所述第七互连之间的所述第二互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第三互连之间的所述第二互连中流动的第二电流。
19.如权利要求15所述的器件，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第四互连与所述第七互连之间的所述第二互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第四互连之间的所述第二互连中流动的第二电流。
20.如权利要求11所述的器件，其特征在于，所述CMOS器件是反相器，所述PMOS晶体管各自具有PMOS栅极和PMOS源极，所述NMOS晶体管各自具有NMOS栅极和NMOS源极，所述NMOS晶体管的所述NMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS栅极与所述NMOS晶体管的所述NMOS栅极被耦合在一起。
21.一种布置互补金属氧化物半导体(CMOS)器件的方法，所述CMOS器件包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述方法包括：
在一互连级上将所述PMOS漏极与在长度方向上延伸的第一互连互连；
在所述互连级上将所述NMOS漏极与在所述长度方向上延伸的第二互连互连；
在至少一个附加互连级上将所述第一互连和所述第二互连与一互连集合互连；以及
在所述互连级上将所述第一互连和所述第二互连与垂直于所述长度方向延伸并且偏离所述互连集合的第三互连互连。
22.如权利要求21所述的方法，其特征在于，进一步包括在所述互连级上将所述第一互连和所述第二互连与垂直于所述长度方向延伸且偏离所述互连集合的第四互连互连，所述第三互连和所述第四互连在所述互连集合的相对侧。
23.如权利要求22所述的方法，其特征在于，所述至少一个附加互连级包括第二互连级和第三互连级，且所述互连集合包括：
所述第二互连级上的耦合到所述第一互连的第五互连；
所述第二互连级上的耦合到所述第二互连的第六互连；以及
所述第三互连级上的将所述第五互连和所述第六互连耦合在一起的第七互连。
24.如权利要求23所述的方法，其特征在于，所述第七互连是所述器件的输出。
25.如权利要求23所述的方法，其特征在于，所述第三互连和所述第四互连与所述第七互连并联，并且偏离所述第七互连达至少一距离d。
26.如权利要求25所述的方法，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第三互连与所述第七互连之间的所述第一互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第三互连之间的所述第一互连中流动的第二电流。
27.如权利要求25所述的方法，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第四互连与所述第七互连之间的所述第一互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第四互连之间的所述第一互连中流动的第二电流。
28.如权利要求25所述的方法，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第三互连与所述第七互连之间的所述第二互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第三互连之间的所述第二互连中流动的第二电流。
29.如权利要求25所述的方法，其特征在于，所述距离d近似等于一距离以使得在导通所述PMOS晶体管并截止所述NMOS晶体管之际在所述第四互连与所述第七互连之间的所述第二互连中流动的第一电流近似等于在截止所述PMOS晶体管并导通所述NMOS晶体管之际在所述第七互连与所述第四互连之间的所述第二互连中流动的第二电流。
30.如权利要求21所述的方法，其特征在于，所述CMOS器件是反相器，所述PMOS晶体管各自具有PMOS栅极和PMOS源极，所述NMOS晶体管各自具有NMOS栅极和NMOS源极，所述NMOS晶体管的所述NMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS源极被耦合在一起，所述PMOS晶体管的所述PMOS栅极与所述NMOS晶体管的所述NMOS栅极被耦合在一起。
31.一种操作互补金属氧化物半导体(CMOS)器件的方法，所述CMOS器件包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述方法包括：
使第一电流流经在长度方向上延伸并在一互连级上将所述PMOS漏极互连的第一互连；
使第二电流流经在所述长度方向上延伸并在所述互连级上将所述NMOS漏极互连的第二互连；
使第三电流流经至少一个附加互连级上的将所述第一互连和所述第二互连互连的互连集合；
使第四电流流经第三互连，所述第三互连垂直于所述长度方向延伸、偏离所述互连集合并且在所述互连级上将所述第一互连和所述第二互连互连；以及
使第五电流流经第四互连，所述第四互连在所述互连级上将所述第一互连和所述第二互连互连、垂直于所述长度方向延伸且偏离所述互连集合，所述第三互连和所述第四互连在所述互连集合的相对侧，
其中在所述CMOS器件接收到低输入之际，所述第一电流经过所述第一互连流动至所述互连集合的第一子集，所述第二电流从所述第三互连和所述第四互连经过所述第二互连流动至所述互连集合的第二子集，所述第三电流从所述第一互连和所述第二互连流动经过所述互连集合，所述第四电流从所述第一互连经过所述第三互连流动至所述第二互连，而所述第五电流从所述第一互连经过所述第四互连流动至所述第二互连；并且
其中在所述CMOS器件接收到高输入之际，所述第一电流从所述互连集合的第一子集经过所述第一互连流动至所述第三互连和所述第四互连，所述第二电流从所述互连集合的第二子集流动经过所述第二互连，所述第三电流从所述互连集合流动至所述第一互连和所述第二互连，所述第四电流从所述第一互连经过所述第三互连流动至所述第二互连，而所述第五电流从所述第一互连经过所述第四互连流动到所述第二互连。
32.如权利要求31所述的方法，其特征在于，所述至少一个附加互连级包括第二互连级和第三互连级，且所述互连集合包括：
所述第二互连级上的耦合到所述第一互连的第五互连；
所述第二互连级上的耦合到所述第二互连的第六互连；以及
所述第三互连级上的将所述第五互连和所述第六互连耦合在一起的第七互连。
33.如权利要求32所述的方法，其特征在于，所述第七互连是所述器件的输出。
34.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：
一互连级上的将所述PMOS漏极的第一子集连接在一起的第一互连；
所述互连级上的将所述PMOS漏极的第二子集连接在一起的第二互连，所述PMOS漏极的第二子集不同于所述PMOS漏极的第一子集，所述第一互连和所述第二互连在所述互连级上断开连接；
所述互连级上的将所述NMOS漏极的第一子集连接在一起的第三互连；
所述互连级上的将所述NMOS漏极的第二子集连接在一起的第四互连，所述NMOS漏极的第二子集不同于所述NMOS漏极的第一子集，所述第三互连和所述第四互连在所述互连级上断开连接，其中所述第一互连、所述第二互连、所述第三互连和所述第四互连通过至少一个其它互连级耦合在一起；
第二互连级上的第五互连，所述第五互连将所述第一互连和所述第二互连耦合在一起；
所述第二互连级上的第六互连，所述第六互连将所述第三互连和所述第四互连耦合在一起；
第三互连级上的第七互连，所述第七互连将所述第五互连和所述第六互连耦合在一起；
所述互连级上的将所述第一互连和所述第三互连连接在一起的第八互连；以及
所述互连级上的将所述第二互连和所述第四互连连接在一起的第九互连。
35.如权利要求34所述的器件，其特征在于，所述第一互连、所述第二互连、所述第三互连和所述第四互连各自在长度上小于2μm。
36.如权利要求34所述的器件，其特征在于，所述第五互连和所述第六互连各自在长度上小于2μm。
37.如权利要求34所述的器件，其特征在于，所述器件的输出连接到所述第七互连。
38.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：
用于在一互连级上将PMOS漏极的第一子集与第一互连互连的装置；
用于在所述互连级上将PMOS漏极的第二子集与第二互连互连的装置，所述PMOS漏极的第二子集在所述互连级上与所述PMOS漏极的第一子集断开连接；
用于在所述互连级上将NMOS漏极的第一子集与第三互连互连的装置；
用于在所述互连级上将NMOS漏极的第二子集与第四互连互连的装置，所述NMOS漏极的第二子集在所述互连级上与所述NMOS漏极的第一子集断开连接；
用于在第二互连级上将所述第一互连和所述第二互连与第五互连互连的装置；
用于在所述第二互连级上将所述第三互连和所述第四互连与第六互连互连的装置；
用于在第三互连级上将所述第五互连和所述第六互连与第七互连互连的装置；
用于在所述互连级上将所述第一互连和所述第三互连与第八互连互连的装置；以及
用于在所述互连级上将所述第二互连和所述第四互连与第九互连互连的装置。
39.如权利要求38所述的器件，其特征在于，所述第一互连、所述第二互连、所述第三互连和所述第四互连各自在长度上小于2μm。
40.如权利要求38所述的器件，其特征在于，所述第五互连和所述第六互连各自在长度上小于2μm。
41.如权利要求38所述的器件，其特征在于，所述器件的输出连接到所述第七互连。
42.一种布置互补金属氧化物半导体(CMOS)器件的方法，所述CMOS器件包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述方法包括：
在一互连级上将PMOS漏极的第一子集与第一互连互连；
在所述互连级上将PMOS漏极的第二子集与第二互连互连，所述PMOS漏极的第二子集在所述互连级上与所述PMOS漏极的第一子集断开连接；
在所述互连级上将NMOS漏极的第一子集与第三互连互连；
在所述互连级上将NMOS漏极的第二子集与第四互连互连，所述NMOS漏极的第二子集在所述互连级上与所述NMOS漏极的第一子集断开连接；
在第二互连级上将所述第一互连和所述第二互连与第五互连互连；
在所述第二互连级上将所述第三互连和所述第四互连与第六互连互连；
在第三互连级上将所述第五互连和所述第六互连与第七互连互连；
在所述互连级上将所述第一互连和所述第三互连与第八互连互连；以及
在所述互连级上将所述第二互连和所述第四互连与第九互连互连。
43.如权利要求42所述的方法，其特征在于，所述第一互连、所述第二互连、所述第三互连和所述第四互连各自在长度上小于2μm。
44.如权利要求42所述的方法，其特征在于，所述第五互连和所述第六互连各自在长度上小于2μm。
45.如权利要求42所述的方法，其特征在于，所述器件的输出连接到所述第七互连。
CN201480046244.1A 2013-08-23 2014-08-21 用于解决电迁移的布局构造 Active CN105493283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811195340.9A CN109378311B (zh) 2013-08-23 2014-08-21 用于解决电迁移的布局构造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/975,185 US9972624B2 (en) 2013-08-23 2013-08-23 Layout construction for addressing electromigration
US13/975,185 2013-08-23
PCT/US2014/052015 WO2015027022A1 (en) 2013-08-23 2014-08-21 Layout construction for addressing electromigration

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811195340.9A Division CN109378311B (zh) 2013-08-23 2014-08-21 用于解决电迁移的布局构造

Publications (2)

Publication Number Publication Date
CN105493283A true CN105493283A (zh) 2016-04-13
CN105493283B CN105493283B (zh) 2018-09-18

Family

ID=51454984

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480046244.1A Active CN105493283B (zh) 2013-08-23 2014-08-21 用于解决电迁移的布局构造
CN201811195340.9A Active CN109378311B (zh) 2013-08-23 2014-08-21 用于解决电迁移的布局构造

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811195340.9A Active CN109378311B (zh) 2013-08-23 2014-08-21 用于解决电迁移的布局构造

Country Status (5)

Country Link
US (3) US9972624B2 (zh)
EP (1) EP3036767B1 (zh)
JP (1) JP6258499B2 (zh)
CN (2) CN105493283B (zh)
WO (1) WO2015027022A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9786663B2 (en) 2013-08-23 2017-10-10 Qualcomm Incorporated Layout construction for addressing electromigration
US9972624B2 (en) 2013-08-23 2018-05-15 Qualcomm Incorporated Layout construction for addressing electromigration
US9640480B2 (en) 2015-05-27 2017-05-02 Qualcomm Incorporated Cross-couple in multi-height sequential cells for uni-directional M1
US10236886B2 (en) 2016-12-28 2019-03-19 Qualcomm Incorporated Multiple via structure for high performance standard cells
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
CN112864127B (zh) 2019-11-28 2024-03-08 扬智科技股份有限公司 集成电路的导线互连结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444276A (en) * 1992-12-18 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit macro cells with wide lines
US5903019A (en) * 1996-09-24 1999-05-11 Fujitsu Limited Semiconductor device having a plurality of input/output cell areas with reduced pitches therebetween
CN101345214A (zh) * 2007-07-10 2009-01-14 英飞凌科技股份公司 半导体器件及其制造方法
US20120176193A1 (en) * 2011-01-10 2012-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Driver for a semiconductor chip

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159814A (en) 1960-05-26 1964-12-01 Control Data Corp Scan systems
JPS6228788Y2 (zh) 1980-01-29 1987-07-23
US5000818A (en) 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
JPH04216668A (ja) 1990-12-15 1992-08-06 Sharp Corp 半導体集積回路
US5728594A (en) 1994-11-02 1998-03-17 Texas Instruments Incorporated Method of making a multiple transistor integrated circuit with thick copper interconnect
US6150722A (en) 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
US5532509A (en) 1994-12-16 1996-07-02 Motorola, Inc. Semiconductor inverter layout having improved electromigration characteristics in the output node
US5764533A (en) 1995-08-01 1998-06-09 Sun Microsystems, Inc. Apparatus and methods for generating cell layouts
US6372586B1 (en) 1995-10-04 2002-04-16 Texas Instruments Incorporated Method for LDMOS transistor with thick copper interconnect
JP3487989B2 (ja) 1995-10-31 2004-01-19 富士通株式会社 半導体装置
JPH1056162A (ja) 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法
US5751180A (en) 1996-09-03 1998-05-12 Motorola, Inc. Electrical device structure having reduced crowbar current and power consumption
US6349401B2 (en) 1996-09-12 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, design method and computer-readable medium using a permissive current ratio
JPH10335613A (ja) 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
JP3747980B2 (ja) 1997-07-09 2006-02-22 ローム株式会社 半導体集積回路装置
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US6038383A (en) 1997-10-13 2000-03-14 Texas Instruments Incorporated Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6448631B2 (en) 1998-09-23 2002-09-10 Artisan Components, Inc. Cell architecture with local interconnect and method for making same
JP3160586B2 (ja) * 1999-04-27 2001-04-25 松下電子工業株式会社 Ｃｍｏｓインバータ及びそれを用いたスタンダードセル
JP2001007293A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 半導体集積回路装置
JP2002280456A (ja) 2001-03-22 2002-09-27 Ricoh Co Ltd 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法
JP4798881B2 (ja) 2001-06-18 2011-10-19 富士通セミコンダクター株式会社 半導体集積回路装置
US20040056366A1 (en) 2002-09-25 2004-03-25 Maiz Jose A. A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
US6972464B2 (en) 2002-10-08 2005-12-06 Great Wall Semiconductor Corporation Power MOSFET
JP3920804B2 (ja) 2003-04-04 2007-05-30 松下電器産業株式会社 半導体記憶装置
JP2004311824A (ja) 2003-04-09 2004-11-04 Toshiba Corp 半導体集積回路
FR2862396A1 (fr) 2003-11-13 2005-05-20 Dolphin Integration Sa Procede de verification d'un circuit integre
US6980462B1 (en) 2003-11-18 2005-12-27 Lsi Logic Corporation Memory cell architecture for reduced routing congestion
DE102004014472B4 (de) 2004-03-24 2012-05-03 Infineon Technologies Ag Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
JP2005310923A (ja) 2004-04-20 2005-11-04 Sumitomo Electric Ind Ltd 半導体装置のチップ実装方法及び半導体装置
US7112855B2 (en) 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
JP4820542B2 (ja) 2004-09-30 2011-11-24 パナソニック株式会社 半導体集積回路
US7339390B2 (en) 2005-05-31 2008-03-04 International Business Machines Corporation Systems and methods for controlling of electro-migration
US7414275B2 (en) 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP5100035B2 (ja) 2005-08-02 2012-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2007073709A (ja) 2005-09-06 2007-03-22 Nec Electronics Corp 半導体装置
JP5000125B2 (ja) 2005-11-15 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2007214397A (ja) 2006-02-10 2007-08-23 Nec Corp 半導体集積回路
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US20080086709A1 (en) 2006-10-05 2008-04-10 Dan Rittman System and method for automatic elimination of electromigration and self heat violations during construction of a mask layout block, maintaining the process design rules (DRC Clean) and layout connectivity (LVS Clean) correctness
CN101231993B (zh) * 2007-01-23 2011-02-09 米辑电子股份有限公司 一种线路组件
JP2008227130A (ja) 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd 半導体集積回路およびレイアウト設計方法
US7861204B2 (en) 2007-12-20 2010-12-28 International Business Machines Corporation Structures including integrated circuits for reducing electromigration effect
JP5097096B2 (ja) 2007-12-28 2012-12-12 パナソニック株式会社 半導体集積回路
US8178908B2 (en) 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
WO2009139457A1 (ja) 2008-05-16 2009-11-19 日本電気株式会社 半導体装置
WO2010013195A1 (en) 2008-07-28 2010-02-04 Nxp B.V. Integrated circuit and method for manufacturing an integrated circuit
WO2010016008A1 (en) 2008-08-05 2010-02-11 Nxp B.V. Ldmos with discontinuous metal stack fingers
GB2466313A (en) 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
US8159814B2 (en) 2009-01-19 2012-04-17 International Business Machines Corporation Method of operating transistors and structures thereof for improved reliability and lifetime
JP5801541B2 (ja) 2010-08-17 2015-10-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
JP5580230B2 (ja) * 2011-02-28 2014-08-27 パナソニック株式会社 半導体装置
US8624335B2 (en) 2011-04-30 2014-01-07 Peregrine Semiconductor Corporation Electronic module metalization system, apparatus, and methods of forming same
US8713498B2 (en) 2011-08-24 2014-04-29 Freescale Semiconductor, Inc. Method and system for physical verification using network segment current
US20130069170A1 (en) 2011-09-19 2013-03-21 Texas Instruments Incorporated Illumination and design rule method for double patterned slotted contacts
KR101895469B1 (ko) 2012-05-18 2018-09-05 삼성전자주식회사 입력 버퍼
EP2738807A3 (en) 2012-11-30 2017-01-11 Enpirion, Inc. An apparatus including a semiconductor device coupled to a decoupling device
US9235674B2 (en) 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
US9318607B2 (en) 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9331016B2 (en) 2013-07-25 2016-05-03 Qualcomm Incorporated SOC design with critical technology pitch alignment
US9972624B2 (en) 2013-08-23 2018-05-15 Qualcomm Incorporated Layout construction for addressing electromigration
US9786663B2 (en) 2013-08-23 2017-10-10 Qualcomm Incorporated Layout construction for addressing electromigration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444276A (en) * 1992-12-18 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit macro cells with wide lines
US5903019A (en) * 1996-09-24 1999-05-11 Fujitsu Limited Semiconductor device having a plurality of input/output cell areas with reduced pitches therebetween
CN101345214A (zh) * 2007-07-10 2009-01-14 英飞凌科技股份公司 半导体器件及其制造方法
US20120176193A1 (en) * 2011-01-10 2012-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Driver for a semiconductor chip

Also Published As

Publication number Publication date
US9972624B2 (en) 2018-05-15
US20150054568A1 (en) 2015-02-26
US10600785B2 (en) 2020-03-24
US20180211957A1 (en) 2018-07-26
US11508725B2 (en) 2022-11-22
CN109378311B (zh) 2023-06-16
JP2016531446A (ja) 2016-10-06
CN105493283B (zh) 2018-09-18
CN109378311A (zh) 2019-02-22
JP6258499B2 (ja) 2018-01-10
WO2015027022A1 (en) 2015-02-26
EP3036767A1 (en) 2016-06-29
US20200168604A1 (en) 2020-05-28
EP3036767B1 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
CN105493283A (zh) 用于解决电迁移的布局构造
US11437375B2 (en) Layout construction for addressing electromigration
CN103152017A (zh) 延迟电路、具有延迟电路的电路系统及其方法
US9397101B2 (en) Stacked common gate finFET devices for area optimization
US9035389B2 (en) Layout schemes for cascade MOS transistors
JP2016531446A5 (zh)
EP3304595A1 (en) Cross-coupled clock signal distribution layout in multi-height sequential cells for uni-directional m1
CN108028252A (zh) 源极分开的单元
CN105450214B (zh) 一种复用的与门或门选择电路
CN103165584B (zh) 互连线反向电流产生电路
CN107887332B (zh) 一种用于斩波电路的单片集成半导体芯片及其制备方法
Cui et al. A monolithic GaN driver with a deadtime generator (DTG) for high‐temperature (HT) GaN DC‐DC buck converters
CN203504529U (zh) 抗闩锁效应的cmos电路结构
CN101478303A (zh) 偏压电路的启动电路
CN103687145A (zh) 一种驱动发光器件的单片集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant