CN101478303A - 偏压电路的启动电路 - Google Patents
偏压电路的启动电路 Download PDFInfo
- Publication number
- CN101478303A CN101478303A CNA2008100020245A CN200810002024A CN101478303A CN 101478303 A CN101478303 A CN 101478303A CN A2008100020245 A CNA2008100020245 A CN A2008100020245A CN 200810002024 A CN200810002024 A CN 200810002024A CN 101478303 A CN101478303 A CN 101478303A
- Authority
- CN
- China
- Prior art keywords
- transistorized
- metal oxide
- oxide semiconductor
- gate
- type metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提供一偏压电路的启动电路,此启动电路利用一开关提供一致动信号以将偏压电路拉升于零状态外,开关受到来自外部的脉冲供应器或结合的脉冲产生器的一脉冲驱动,于此脉冲后,偏压电路进入一稳定操作状态,且启动电路停止操作。因此启动电路具有大范围的电压供应、无待机电流、短的启动时间以及简单电路设计等的优点。
Description
技术领域
本发明有关于一种启动电路,其不消耗待机电流,可应用于大范围的电压供应。
背景技术
启动电路用以将一零状态(也称作零电流状态)的偏压电路拉升至一稳定操作状态以致动一电子装置。理想的启动电路要求没有待机电流、电路设计简单、应用于大范围的供应电压且启动时间短。
图1为一偏压电路的示意图,用以配合以下段落说明一传统偏压电路。偏压电路100一端连接一电压VCC的电压源,另一端则接地。偏压电路100包含一左桥臂(left leg)与一右桥臂以形成一以电流镜为本(current-mirror-based)的偏压电路。左桥臂包含一p型通道金属氧化物硅场效晶体管(PMOS)MP1及一n型通道金属氧化物硅场效晶体管(NMOS)MN1。右桥臂则包含一对应的PMOSMP2、NMOS MN2及一偏压电阻器Rbias。NMOS MN1的栅极与漏极于一端点V耦合以形成拟二极管NMOS(diode connected NMOS)。PMOS MP2的栅极与漏极于一端点P耦合以形成拟二极管PMOS(diode connected PMOS)。PMOS MP2与PMOS MP1的两栅极相互耦合,NMOS MN1与NMOS MN2的两栅极也相互耦合。
当于端点V提供一启动电压以驱动左桥臂的NMOS MN1时,在右桥臂上将有一感应电流以开启NMOS MN2,并降低端点P的电压以开启PMOS MP2与PMOS MP1。结果,偏压电路进入一稳定操作状态。当偏压电路已经进入一稳定操作状态时,由启动电路供应启动电压,然后启动电路随即应该关闭。当供应电压下降时,启动电路将无法产生如同高供应电压时的电流,如此将增加启动时间。
现今已经提出许多不同态样的启动电路,但有些启动电路无法满足大范围的电压供应要求或是没有待机电流的要求,有些启动电路则无法满足较短的启动时间要求或是简单电路设计的要求。
发明内容
本发明的目的之一提供一启动电路以驱动一偏压电路从一零状态至一稳定操作状态。此启动电路利用一开关耦合至偏压电路,一旦此开关接受一电压脉冲时,其将送出一致动信号以致动偏压电路。其中开关利用一脉冲产生器(pulse generator)或是连接至一脉冲供应器(pulse supply),脉冲产生器或脉冲供应器则可接收一致能电压(enable voltage)后将致能电压转换成一电压脉冲以提供脉冲给开关。
本发明的设计提供一偏压电路的一启动电路,其具有无待机电流、简单电路设计、较短启动时间以及大范围的供应电压等优点。
附图说明
图1为一习知的偏压电路示意图;
图2与图3为根据本发明实施的基本电路示意图;
图4a与图4b为根据本发明不同实施例所实现的脉冲产生器电路示意图;
图5a与图5b为根据本发明不同实施例,分别对应至第4a图与第4b图的开关电路图示意图。
主要元件符号说明:
100 偏压电路
VCC 电压
MP1、MP2、MN1、MN2、SN、SP 金属氧化物硅场效晶体管
P,V 端点
300 开关
200 脉冲产生器
X1、X2、X3、X4 非门
R 电阻
C 电容
EN 致能电压
S1 电压脉冲
S2 反相的电压脉冲
VL、VH 电压
具体实施方式
图2为启动电路到偏压电路的一示意图。如图所示,启动电路包含一开关300耦合至偏压电路100。开关300接收一脉冲,举例来说,来自一脉冲供应器的脉冲将开启开关300,开关300将送出一致动信号以致动偏压电路100。脉冲过后,开关300将随即关闭以停止启动电路的操作。
图3为本发明的一实施例,说明启动电路与偏压电路100的连接示意图。启动电路包含一脉冲产生器200及一开关300。脉冲产生器200接收一致能电压,图3上标示为EN,并且稍后送出至少一脉冲电压以控制开关300。不同的脉冲产生器200实施例分别显示于图4a与图4b,不同的开关300则显示于图5a与图5b。
一脉冲产生器的实施例显示于图4a,脉冲产生器包含一电阻R、一电容C、三个非门X1、X2、X3(也称为反向器(inverter))以及一或非门,其中或非门进行“not或”的运算,在图上标示为NOR。电阻R的输出端连接电容C以形成一RC电路,其可延迟一期间的致能电压EN,并且于稍后形成一阶梯波形(stepwaveform)的电压。电容C的另一端接地。称为电阻输入端的电阻R的另一端接收致能电压EN。在电阻R及或非门的一输入端之间的第一非门X1及第二非门X2以串联方式连接。串联的非门X1及X2能够锐化阶梯波形电压,此时称此电压为第一阶梯波形电压。
第三非门X3连接至电阻R的输入端,其输出端则连接至或非门的另一输入端。第三非门X3提供相对于第一阶梯波形电压的一反相的第二阶梯波形电压。经过或非门的逻辑运算后,在或非门的输出端产生一电压脉冲S1,如图4a上所示。
第一阶梯波形电压的前缘及第二阶梯波形电压的前缘之间的时间差为电压脉冲S1的宽度,其也称为电压脉冲S1的工作时间(duty time)。电压脉冲S1的宽度应该尽量小但需足够长以致动偏压电路,最佳化的宽度可以从调整电阻R与电容C得到。因此,电流的消耗与启动时间可以减低至最小。
另一脉冲产生器200的实施例显示于图4b。相较于图4a,第四非门X4连接至或非门的输出端,第四非门X4送出相对于电压脉冲S1的另一反相电压脉冲S2,在图4b中分别标示为S1、S2。
在图5a与图5b中,P及V分别表示开关至偏压电路的耦合点。当开关的耦合点P连接至图1中偏压电路的节点P时,开关的耦合点V可以耦合至图1中偏压电路的节点V或是一电压VL的外部连接点,其中电压VL小于耦合点P上的电压,例如,将开关的耦合点V接地。或是当开关的耦合点V连接至图1中偏压电路的节点V时,开关的耦合点P连接至图1中偏压电路的端点P或具电压VH的外部连接点,其中电压VH高于耦合点V上的电压,例如,将耦合至电压VCC的电压源。
图5a中一实施例开关300与图4a中的脉冲产生器200相配合。开关300包含一标示为SN的n型通道金属氧化物硅场效晶体管(NMOS)。NMOS SN的栅极连接至一或非门的输出以接收电压脉冲S1,其漏极及源极是耦合点P及V。
以下将说明操作方法:一旦接收电压脉冲S1时,NMOS SN被开启,耦合点P及V将送出致动信号以致动偏压电路。在电压脉冲S1后开关随即被关闭以停止启动电路的操作,因此可以消除待机电流。
第5b图中一实施例开关300与图4b中的脉冲产生器200相配合。开关300包含一标示为SP的p型通道金属氧化物硅场效晶体管(PMOS)。PMOS SP的栅极连接至一第四或非门X4的输出以接收电压脉冲S2,NMOS SN的栅极连接至或非门的输出以接收电压脉冲S1,NMOS SN的漏极连接至PMOS的源极。NMOSSN的源极连接至PMOS SP的漏极,PMOS SP的源极及漏极分别作为耦合点P及V。
在此实施例中,NMOS SN能提供一较低的致动电压,PMOS SP则提供一较高的致动电压,因此开关能够提供一大范围的致动电压。根据上述,若是只需要一较高的致动电压,则可省略NMOS SN;反之,若是只需要一较低的致动电压,则可省略PMOS SP。
本发明的实施例以开关结合脉冲产生器说明,但不应限于脉冲产生器。可以理解的,启动电路能由开关及外部脉冲供应器组构而成,或是具有一脉冲产生器的开关。因此,从脉冲供应器或脉冲产生器驱动一开关。
根据上述,开关由脉冲供应器或脉冲产生器控制,所以启动电路不受到供应端的限制,所以可以提供一较大的供应范围。
以上所述的实施例仅用于说明本发明的技术思想及特点,其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施,当不能以之限定本发明的专利范围,即大凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的专利范围内。
Claims (11)
1.一种启动电路,应用至一偏压电路,其特征在于,所述启动电路包含:
一脉冲供应器,用以接收一致能电压并且传送至少一脉冲;及
一开关耦合至所述脉冲供应器及所述偏压电路以转换来自所述脉冲供应器的所述脉冲成为驱动所述偏压电路的一致动信号。
2.根据权利要求1所述的启动电路,其特征在于,所述开关包含一N型金属氧化物半导体晶体管,所述N型金属氧化物半导体晶体管的一栅极用以接收来自所述脉冲供应器的所述脉冲,且在所述N型金属氧化物半导体晶体管的一源极及一漏极之间具有一电位差。
3.根据权利要求1所述的启动电路,其特征在于,所述开关包含一P型金属氧化物半导体晶体管,所述P型金属氧化物半导体晶体管的一栅极用以接收来自所述脉冲供应器的所述脉冲,且在所述P型金属氧化物半导体晶体管的一源极及一漏极之间具有一电位差。
4.根据权利要求1所述的启动电路,其特征在于,所述开关包含一P型金属氧化物半导体晶体管及一N型金属氧化物半导体晶体管,所述P型金属氧化物半导体晶体管及所述N型金属氧化物半导体晶体管的两栅极用以接收来自所述脉冲供应器的所述脉冲,且所述P型金属氧化物半导体晶体管的一源极耦合至所述N型金属氧化物半导体晶体管的一漏极,所述P型金属氧化物半导体晶体管的一漏极耦合至所述N型金属氧化物半导体晶体管的一源极,且所述P型金属氧化物半导体晶体管或所述N型金属氧化物半导体晶体管的所述源极及所述漏极之间具有一电位差。
5.根据权利要求1所述的启动电路,其特征在于,所述脉冲供应器为一脉冲产生器。
6.根据权利要求5所述的启动电路,其特征在于,所述脉冲产生器包含:
一电阻及一电容,其中所述电容的一端连接至所述电阻的一输出端,并且所述电容的另一端接地,所述电阻的一输入端用以接收所述致能电压;
一或非门,其中所述或非门的一输出端用以送出一脉冲;
一第一非门及一第二非门以串联方式连接,其中所述第一非门的一输入端连接至所述电阻的所述输出端,且所述第二非门的一输出端连接至所述或非门的一输入端;及
一第三非门,其中所述第三非门的一输入端连接至所述电阻的所述输入端,且所述第三非门的一输出端连接至所述或非门的另一输入端。
7.根据权利要求6所述的启动电路,其特征在于所述开关包含一N型金属氧化物半导体晶体管,所述N型金属氧化物半导体晶体管的一栅极连接至所述或非门的一输出端,所述N型金属氧化物半导体晶体管的一源极及所述N型金属氧化物半导体晶体管的一漏极之间具有一电压差,所述N型金属氧化物半导体晶体管的一源极或所述N型金属氧化物半导体晶体管的一漏极耦合至所述偏压电路。
8.根据权利要求6所述的启动电路,其特征在于,所述脉冲产生器还包含一第四非门,其中所述第四非门的一输入端连接至所述或非门的所述输出端,且所述第四非门的一输出端传送反相的另一脉冲给来自所述或非门的所述脉冲。
9.根据权利要求8所述的启动电路,其特征在于,所述开关包含一P型金属氧化物半导体晶体管,所述P型金属氧化物半导体晶体管的一栅极连接至所述第四非门的一输出端,所述P型金属氧化物半导体晶体管的一源极及所述P型金属氧化物半导体晶体管的一漏极之间具有一电压差,所述P型金属氧化物半导体晶体管的一源极或所述N型金属氧化物半导体晶体管的一漏极耦合至所述偏压电路。
10.根据权利要求9所述的启动电路,其特征在于,所述开关包含一N型金属氧化物半导体晶体管,所述N型金属氧化物半导体晶体管的一栅极连接至所述或非门的一输出端,所述N型金属氧化物半导体晶体管的一源极及所述N型金属氧化物半导体晶体管的一漏极分别连接至所述P型金属氧化物半导体晶体管的一漏极或所述N型金属氧化物半导体晶体管的一源极耦合至所述偏压电路。
11.根据权利要求8所述的启动电路,其特征在于,所述开关包含一N型金属氧化物半导体晶体管,所述N型金属氧化物半导体晶体管的一栅极连接至所述或非门的一输出端,所述N型金属氧化物半导体晶体管的一源极及所述N型金属氧化物半导体晶体管的一漏极之间具有一电压差,所述N型金属氧化物半导体晶体管的一源极或所述N型金属氧化物半导体晶体管的一漏极耦合至所述偏压电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100020245A CN101478303A (zh) | 2008-01-03 | 2008-01-03 | 偏压电路的启动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100020245A CN101478303A (zh) | 2008-01-03 | 2008-01-03 | 偏压电路的启动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101478303A true CN101478303A (zh) | 2009-07-08 |
Family
ID=40838942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100020245A Pending CN101478303A (zh) | 2008-01-03 | 2008-01-03 | 偏压电路的启动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101478303A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103534883A (zh) * | 2011-05-20 | 2014-01-22 | 菲尼克斯电气公司 | 电插头连接器 |
-
2008
- 2008-01-03 CN CNA2008100020245A patent/CN101478303A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103534883A (zh) * | 2011-05-20 | 2014-01-22 | 菲尼克斯电气公司 | 电插头连接器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101335518B (zh) | 半导体装置 | |
CN101442307B (zh) | 电平转换器 | |
CN100561869C (zh) | 电平转换电路 | |
CN101116246B (zh) | 自定时开关调节器预驱动器 | |
CN101795132B (zh) | 一种集成电路的i/o口的电位上拉电路和下拉电路 | |
CN101304252B (zh) | 电平变换电路 | |
US7724045B2 (en) | Output buffer circuit | |
CN103141028A (zh) | 电平移动电路 | |
CN102362433A (zh) | 低速、负载无关、受控转换速率、没有直流电力消耗的输出缓冲器 | |
US7705638B2 (en) | Switching control circuit with reduced dead time | |
CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
CN1679236B (zh) | 半导体装置 | |
CN101682326A (zh) | 具有三伏辅助的能耐受五伏的集成电路信号垫 | |
CN1173473C (zh) | 零功率通电复位电路 | |
US6903576B2 (en) | Voltage level translator for translating low to high voltage levels in digital integrated circuits | |
CN101542905A (zh) | 反相器电路 | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
CN102904432B (zh) | 一种同步开关电源转换系统中的驱动控制电路 | |
CN101478303A (zh) | 偏压电路的启动电路 | |
JP2003324343A (ja) | 集積回路 | |
CN214756293U (zh) | 一种应用于soc的电平转换电路 | |
KR101704507B1 (ko) | 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터 | |
CN101483426B (zh) | 输出驱动电路 | |
KR101311358B1 (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
CN102638254A (zh) | 低泄漏功率检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090708 |