CN105474399A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105474399A
CN105474399A CN201580001596.XA CN201580001596A CN105474399A CN 105474399 A CN105474399 A CN 105474399A CN 201580001596 A CN201580001596 A CN 201580001596A CN 105474399 A CN105474399 A CN 105474399A
Authority
CN
China
Prior art keywords
region
cut
semiconductor device
impurity concentration
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580001596.XA
Other languages
English (en)
Other versions
CN105474399B (zh
Inventor
鸟居克行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN105474399A publication Critical patent/CN105474399A/zh
Application granted granted Critical
Publication of CN105474399B publication Critical patent/CN105474399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

具有：第1导电类型的集电区；第2导电类型的场截止区，其配置在集电区之上；第2导电类型的漂移区，其配置在场截止区之上，且杂质浓度低于场截止区；第1导电类型的基区，其配置在漂移区之上；第2导电类型的发射区，其配置在基区之上，场截止区的膜厚方向的杂质浓度梯度与集电区相邻的区域中大于与漂移区相邻的区域。

Description

半导体装置
技术领域
本发明涉及具有场截止区的半导体装置。
背景技术
绝缘栅型双极晶体管(IGBT)具有高输入阻抗、低导通电压，所以在电动机驱动电路等中进行了使用。能够在IGBT中采用在漂移区和集电区之间配置场截止区的结构(例如，参照专利文献1。)。通过场截止区，防止在截止时从漂移区的上表面延伸的耗尽层到达集电区。
现有技术文献
专利文献
专利文献1：日本特开2013-247248号公报
发明内容
发明要解决的课题
在IGBT的截止时从漂移区朝向集电区延伸的耗尽层到达场截止区后，耗尽层的延伸比率急剧减小。由此，存在以下问题：在IGBT的截止时的电压上升波形中产生振铃。
本发明就是鉴于上述问题而完成的，其目的在于提供一种具有场截止区，并抑制了截止时的电压上升波形中的振铃的产生的半导体装置。
用于解决课题的手段
根据本发明的一个方式，提供一种半导体装置，该半导体装置具有：第1导电类型的集电区；第2导电类型的场截止区，其配置在集电区之上；第2导电类型的漂移区，其配置在场截止区之上，且杂质浓度低于场截止区；第1导电类型的基区，其配置在漂移区之上；第2导电类型的发射区，其配置在基区之上；栅绝缘膜，其在漂移区和发射区之间面向基区进行了配置；以及栅电极，其隔着栅绝缘膜与基区相对地进行了配置，场截止区的膜厚方向的杂质浓度梯度在与集电区相邻的区域中大于与漂移区相邻的区域。
发明效果
根据本发明，能够提供一种具有场截止区，并抑制了截止时的电压上升波形中的振铃的产生的半导体装置。
附图说明
图1是示出本发明实施方式的半导体装置的结构的示意性剖视图。
图2是是示出本发明实施方式的半导体装置和比较例的截止时的上升电压的波形的示意性曲线图。
图3是示出本发明实施方式的半导体装置的杂质浓度分布的例子的示意图。
图4是示出本发明实施方式的半导体装置的杂质浓度的例子的示意图。
图5是用于说明本发明实施方式的半导体装置的制造方法的示意性的工序剖视图(之一)。
图6是用于说明本发明的实施方式的半导体装置的制造方法的示意性的工序剖视图(之二)。
图7是用于说明本发明的实施方式的半导体装置的制造方法的示意性的工序剖视图(之三)。
图8是用于说明本发明的实施方式的半导体装置的制造方法的示意性的工序剖视图(之四)。
图9是用于说明本发明的实施方式的半导体装置的制造方法的示意性的工序剖视图(之五)。
图10是用于说明本发明的实施方式的半导体装置的制造方法的示意性的工序剖视图(之六)。
图11是示出本发明实施方式的第1变形例的半导体装置的结构的示意性剖视图。
图12是示出本发明实施方式的第1变形例的半导体装置的杂质浓度分布的例子的示意图。
图13是示出本发明实施方式的第2变形例的半导体装置的杂质浓度分布的例子的示意图。
图14是示出本发明其他实施方式的半导体装置的结构的示意性剖视图。
具体实施方式
接着，参见附图，说明本发明的实施方式。在以下附图的描述中，对相同或相似部分赋予相同或相似的符号。其中，附图为示意性内容，应注意厚度和平面尺寸的关系、各部件的长度比率等与实际情况不同。因此，应参考以下说明来判断具体的尺寸。此外，在附图相互间包含彼此尺寸关系和比率不同的部分，这是不言而喻的。
此外，以下所示的实施方式，例示了用于具体化本发明的技术思想的装置和方法，在本发明的技术性构思中，结构部件的形状、结构、配置等不限定于以下的内容。本发明的实施方式能够在权利要求的范围内添加各种变更。
本发明实施方式的半导体装置1为绝缘栅型双极晶体管(IGBT)，如图1所示，具有：第1导电类型的集电区10；第2导电类型的场截止区20，其配置在集电区10上；第2导电类型的漂移区30，其配置在场截止区20之上，且杂质浓度低于场截止区20；第1导电类型的基区40，其配置在漂移区30之上；以及第2导电类型的发射区50，其配置在基区40之上。多个发射区50选择性地埋入到基区40的上表面的一部分中。另外，详细内容将后述，场截止区20的膜厚方向的杂质浓度梯度在与集电区10相邻的区域中大于与漂移区30相邻的区域。
第1导电类型和第2导电类型相互为相反导电类型。即，如果第1导电类型为n型，则第2导电类型为p型，如果第1导电类型为p型，则第2导电类型为n型。以下，举例说明第1导电类型为p型，第2导电类型为n型的情况。
半导体装置1还具有：栅绝缘膜60，其在漂移区30和发射区50面向基区40进行了配置；以及栅电极70，其隔着栅绝缘膜60与基区40相对地进行了配置。与栅电极70相对的基区40的表面为沟道区100。
图1所示的半导体装置1为沟槽栅极结构。即，形成有从发射区50的上表面延伸，并贯穿发射区50和基区40的槽。栅绝缘膜60配置在槽的内壁上，栅电极70隔着栅绝缘膜60埋入到槽的内部。
在栅电极70的上表面配置有层间绝缘膜80。隔着层间绝缘膜80，在栅电极70的上方配置有与基区40和发射区50连接的发射电极90。通过层间绝缘膜80，将栅电极70和发射电极90电绝缘。此外，在集电区10的与场截止区20相接的一方的主表面相对的另一方的主面上配置有集电极95。
以下，对半导体装置1的动作进行说明。向发射电极90和集电极95之间施加规定的集电压，向发射电极90和栅电极70之间施加规定的栅极电压。例如，集电压为300V～1600V左右，栅极电压为10V～20V左右。在这样使半导体装置1为导通状态后，沟道区100从p型反转为n型并形成沟道。通过所形成的沟道，从发射电极90向漂移区30注入电子。通过该注入的电子，集电区10和漂移区30之间为正向偏压，空穴(孔)从集电极95经由集电区10按照漂移区30、基区40的顺序移动。在进一步增加电流后，来自集电区10的空穴增加，在基区40的下方蓄积空穴。其结果，通过电导率调制使导通电压下降。
在使半导体装置1从导通状态变为截止状态的情况下，以使栅极电压低于阈值电压，例如将栅极电压控制为与发射极电压相同的电位或负电位，并消减沟道。由此，电子从发射电极90到漂移区30的注入停止。由于集电极95的电位高于发射电极90，所以耗尽层从基区40和漂移区30的界面起加宽，并且蓄积在漂移区30中的空穴向发射电极90排出。
在IGBT的截止时，如上所述，耗尽层从漂移区30的上表面向集电区10延伸。通过场截止区20，防止耗尽层到达集电区10。场截止区20的杂质浓度在集电区侧高，在漂移区侧低。以不产生耗尽层到达集电区10的击穿的方式，在场截止区20中需要某种程度的厚度和某种程度的总电子数量。
但是，在从漂移区侧观察的场截止区20的膜厚方向的杂质浓度梯度较陡的情况下，产生如下问题。即，在IGBT的截止时从漂移区30加宽的耗尽层到达场截止区20后，耗尽层相对于电压的延伸比率急剧减少。其结果，在截止时的电压上升波形中产生如在图2中示为特性T2的振铃。
在搭载了产生这种振铃的IGBT的设备中，产生各种问题。在例如噪声端子电压试验等电磁干扰(EMI)试验中，开关时的振铃被传播到插座，产生规定值以上的电压。所以，为了满足EMI试验的规格需要某种措施，产生成本上升等问题。
与此相对，在本发明实施方式的半导体装置1中，以膜厚方向的杂质浓度梯度平缓的方式形成场截止区20。因此，耗尽层相对于电压的延伸比率稳步缩小。其结果，如在图2中示为特性T1那样，抑制在截止时的电压上升波形中产生振铃。
图3中示出半导体装置1的杂质浓度分布的例子。图3的横轴是从集电区10朝向漂移区30的膜厚方向(以下同样。)。在图3中用虚线S2示出比较例的半导体装置的场截止区20的杂质浓度。在场截止区20的杂质浓度梯度如虚线S2所示地较陡的情况下，在截止时的电压上升波形中产生振铃。
另一方面，半导体装置1的场截止区20的膜厚方向的杂质浓度梯度如在图3中用实线S1所示那样平缓。所以，截止时耗尽层相对于电压的延伸比率稳步缩小。其结果，在半导体装置1中，不在截止时的电压上升波形中产生振铃。特别是，在场截止区20的与漂移区30相邻的区域中耗尽层在截止时从漂移区30延伸，所以在该区中平缓地设定了杂质浓度梯度。由此，对于耗尽层相对于电压的延伸比率平缓减少是有效的。所以，将场截止区20的杂质浓度梯度设定为在与集电区10相邻的区域中大于与漂移区30相邻的区域。
图4示出场截止区20的杂质浓度梯度的实施例。在图4所示的例子中，每单位长度的杂质浓度梯度为7×1013cm-3/μm左右。并且，杂质浓度梯度在与集电区10相邻的区域(图4中的区域B)中大于与漂移区30相邻的区域(图4中的区域A)。
如已经叙述地那样，以耗尽层相对于电压的延伸比率平缓减少的方式，将与漂移区30相邻的区域A中的杂质浓度梯度设定为平缓。例如，从漂移区30和场截止区20的界面起在膜厚方向上5μm的位置(图4中的区域C)处的场截止区20的杂质浓度的梯度优选为1×1014cm-3/μm以下。
本发明者们研究后发现，在具有图4所示的杂质浓度分布的半导体装置1中，不在截止时的电压上升波形中产生振铃。
此外，场截止区20的杂质浓度的梯度优选随着从与漂移区30相邻的区域朝向与集电区10相邻的区域趋近，逐渐增大。由此，能够抑制振铃的产生，同时防止耗尽层到达集电区10。
如以上所说明那样，在本发明的实施方式的半导体装置1中，通过使场截止区20的杂质浓度梯度平缓，在截止时耗尽层相对于电压的延伸比率平缓减少。其结果，能够提供一种具有场截止区，并且抑制了截止时的电压上升波形中的振铃的产生的半导体装置。
使用图5～图10对本发明实施方式的半导体装置1的制造方法进行说明。另外，以下叙述的制造方法为一例，包含该变形例，当然能够通过除此以外的各种制造方法来实现。
如图5所示，在n型的半导体基体200上形成p型的基区40。例如，使用外延生长法、或例子注入法和漫射，形成基区40。接着，如图6所示，在基区40的上表面的一部分中，使用例如离子注入法和漫射选择性地形成n+型的发射区50。
使用光刻技术和蚀刻技术，形成贯穿发射区50和基区40且前端到达半导体基体200的槽。并且，在槽的内壁形成栅绝缘膜60。例如，通过热氧化法形成氧化硅(SiO2)膜。然后，将添加了杂质的多晶硅膜埋入到槽的内部。而且，通过化学机械抛光(CMP)等抛光工序，如图7所示，使基区40的表面平坦化并形成栅电极70。
在栅电极70上形成层间绝缘膜80后，如图8所示，在层间绝缘膜80上形成与发射区50和基区40连接的发射电极90。
如图9中箭头所示，从半导体基体200的下表面向半导体基体200注入n型杂质，进行退火处理。由此，在半导体基体200的下表面侧形成n型的场截止区20。形成有半导体基体200的场截止区20的区域的残余的区域为漂移区30。
这时，如上所说明，场截止区20的膜厚方向的杂质浓度梯度形成为平缓。例如，每单位长度的杂质浓度梯度为7×1013cm-3/μm左右。而且，以杂质浓度梯度在与集电区10相邻的区域中大于与漂移区30相邻的区域的方式，形成场截止区20。
接着，如图10中箭头所示，从场截止区20的下表面注入p型杂质，形成集电区10。然后，通过在集电区10上形成集电极95，完成图1所示的半导体装置1。
如以上所说明那样，根据本发明实施方式的半导体装置1的制造方法，可制造场截止区20的膜厚方向的杂质浓度梯度平缓的半导体装置。特别是，以杂质浓度梯度在与集电区10相邻的区域中大于与漂移区30相邻的区域的方式，形成场截止区20。所以，能够获得抑制了截止时的电压上升波形中的振铃的产生的半导体装置1。
(第1变形例)
如图11所示，可以在基区40和漂移区30之间，配置杂质浓度比漂移区30高的n型的载流子蓄积区35。
图12示出载流子蓄积区35到集电区10的杂质浓度分布的例子。由于场截止区20的膜厚方向的杂质浓度梯度平缓，所以从漂移区30观察的场截止区20的膜厚方向的杂质浓度梯度小于从漂移区30观察的载流子蓄积区35的膜厚方向的杂质浓度梯度。
通过使载流子蓄积区35的杂质浓度梯度较大，在漂移区30内蓄积空穴。阻挡来自集电区10的空穴到达发射区50，能够进一步降低半导体装置1的导通电压。并且，耗尽层迅速从载流子蓄积区35到达杂质浓度低的漂移区30，所以能够较容易地加宽耗尽层。所以，能够提高半导体装置1的耐压。
在图11所示的半导体装置1中，也通过使从漂移区3观察的场截止区20的膜厚方向的杂质浓度梯度较小，抑制电压上升波形的振铃。
(第2变形例)
上述示出了场截止区20的杂质浓度的梯度从与漂移区30相邻的区域向与集电区10相邻的区域递增的例子。但是，如图13所示，可以为场截止区20的杂质浓度一边反复增减，一边随着从漂移区侧向集电区侧趋近，逐渐增大。例如，通过借助使注入条件改变的多次离子注入来形成场截止区20，成为图13所示的杂质浓度分布。
在图13所示的杂质浓度分布中，场截止区20的膜厚方向的杂质浓度梯度也整体上形成为平缓，例如每单位长度的杂质浓度梯度的平均为7×1013cm-3/μm左右。而且，以杂质浓度梯度在与集电区10相邻的区域中大于与漂移区30相邻的区域的方式，形成场截止区20。并且，从漂移区30和场截止区20的界面起在膜厚方向上5μm的位置处的场截止区20的杂质浓度的梯度优选为1×1014cm-3/μm以下。
(其他实施方式)
如上所述，虽然本发明由实施方式记载，但是，构成该公开的一部分的论述和附图不应该理解为是对本发明的限定。根据该公开，本领域人员能够获知替代实施方式、实施例和运用技术。
例如，可以在场截止区20和集电区10之间配置n型的缓冲区。缓冲区的杂质浓度例如为7×1015cm-3左右。具有以下效果：通过缓冲区，假使在耗尽层越过场截止区20地延伸的情况下，也能够准确地阻止耗尽层的延伸。
此外，上述示出了半导体装置1为沟槽栅极结构的例子。但是，在半导体装置1为平面结构的情况下，也能够应用本发明。图14示出平面结构的半导体装置1的一例。在图14所示的半导体装置1中，隔着栅绝缘膜60将栅电极70配置在基区40上。在栅电极70和发射电极90之间配置有层间绝缘膜80。隔着栅绝缘膜60与栅电极70相对的基区40的表面为沟道区。
在图14所示的平面结构的半导体装置1的情况下，也将场截止区20的膜厚方向的杂质浓度梯度设定为平缓，在集电区侧的区域中大于漂移区侧的区域。由此，能够抑制在电压上升波形中产生振铃。另外，虽然在图14中示出了半导体装置1具有载流子蓄积区35和缓冲区15的例子，但是也可以缺少载流子蓄积区35和缓冲区15的任意一个或双方。
如上，本发明当然包含以上未描述的各种实施方式。因此本发明的技术范围仅应通过根据上述说明的适当的权利要求书涉及的发明特定事项加以确定。
产业上的可利用性
本发明的半导体装置能够在具有场截止区的半导体装置的用途中使用。

Claims (5)

1.一种半导体装置，其特征在于，该半导体装置具有：
第1导电类型的集电区；
第2导电类型的场截止区，其配置在所述集电区之上；
第2导电类型的漂移区，其配置在所述场截止区之上，且杂质浓度比所述场截止区低；
第1导电类型的基区，其配置在所述漂移区之上；
第2导电类型的发射区，其配置在所述基区之上；
栅绝缘膜，其在所述漂移区和所述发射区之间面向所述基区进行了配置；以及
栅电极，其隔着所述栅绝缘膜与所述基区相对地进行了配置，
所述场截止区的膜厚方向的杂质浓度梯度在与所述集电区相邻的区域中大于与所述漂移区相邻的区域。
2.根据权利要求1所述的半导体装置，其特征在于，
所述场截止区的所述杂质浓度梯度随着从与所述漂移区相邻的区域向与所述集电区相邻的区域趋近，逐渐增大。
3.根据权利要求1所述的半导体装置，其特征在于，
所述场截止区的从所述漂移区和所述场截止区之间的界面起膜厚方向上5μm的位置处的所述杂质浓度梯度为1×1014cm-3/μm以下。
4.根据权利要求1所述的半导体装置，其特征在于，
该半导体装置形成有槽，该槽从所述发射区的上表面延伸，至少贯穿所述发射区和所述基区，
所述栅绝缘膜配置在所述槽的内壁上，
所述栅电极隔着所述栅绝缘膜埋入到所述槽的内部。
5.根据权利要求1所述的半导体装置，其特征在于，
该半导体装置还具有第2导电类型的载流子蓄积区，该第2导电类型的载流子蓄积区配置在所述基区和所述漂移区之间，且杂质浓度高于所述漂移区，
所述场截止区的所述杂质浓度梯度小于所述载流子蓄积区的膜厚方向的杂质浓度梯度。
CN201580001596.XA 2014-03-19 2015-01-14 半导体装置 Active CN105474399B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014056056A JP6287407B2 (ja) 2014-03-19 2014-03-19 半導体装置
JP2014-056056 2014-03-19
PCT/JP2015/050772 WO2015141257A1 (ja) 2014-03-19 2015-01-14 半導体装置

Publications (2)

Publication Number Publication Date
CN105474399A true CN105474399A (zh) 2016-04-06
CN105474399B CN105474399B (zh) 2018-06-12

Family

ID=54144237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580001596.XA Active CN105474399B (zh) 2014-03-19 2015-01-14 半导体装置

Country Status (5)

Country Link
US (1) US9627519B2 (zh)
JP (1) JP6287407B2 (zh)
KR (1) KR101763167B1 (zh)
CN (1) CN105474399B (zh)
WO (1) WO2015141257A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087942A (zh) * 2018-08-23 2018-12-25 盛世瑶兰（深圳）科技有限公司 一种沟槽型三极管及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US9722059B2 (en) * 2015-08-21 2017-08-01 Infineon Technologies Ag Latch-up free power transistor
WO2017115434A1 (ja) * 2015-12-28 2017-07-06 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN110582851B (zh) 2017-05-10 2023-05-05 三菱电机株式会社 半导体装置
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
KR102149855B1 (ko) 2020-03-25 2020-09-01 주식회사 크린네이처 패각 소성 분말을 포함하는 천연 향균성 비누 및 이의 제조방법.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
CN1412855A (zh) * 2001-10-15 2003-04-23 株式会社东芝 绝缘栅型半导体器件
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN103534811A (zh) * 2011-05-18 2014-01-22 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007266133A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP5384878B2 (ja) * 2008-08-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5754545B2 (ja) * 2012-03-23 2015-07-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104145326B (zh) * 2012-03-30 2017-11-17 富士电机株式会社 半导体装置的制造方法
JP2013247248A (ja) 2012-05-25 2013-12-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP6154292B2 (ja) * 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
CN1412855A (zh) * 2001-10-15 2003-04-23 株式会社东芝 绝缘栅型半导体器件
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN103534811A (zh) * 2011-05-18 2014-01-22 富士电机株式会社 半导体装置及半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087942A (zh) * 2018-08-23 2018-12-25 盛世瑶兰（深圳）科技有限公司 一种沟槽型三极管及其制作方法

Also Published As

Publication number Publication date
US9627519B2 (en) 2017-04-18
KR20160033202A (ko) 2016-03-25
JP6287407B2 (ja) 2018-03-07
KR101763167B1 (ko) 2017-07-31
WO2015141257A1 (ja) 2015-09-24
US20160204236A1 (en) 2016-07-14
CN105474399B (zh) 2018-06-12
JP2015179720A (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
CN105474399A (zh) 半导体装置
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
US9196702B2 (en) Power semiconductor device and method of manufacturing the same
CN104247026A (zh) 碳化硅半导体装置及其制造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
JP6715567B2 (ja) 半導体装置
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN104779289A (zh) 半导体装置
CN103337498A (zh) 一种bcd半导体器件及其制造方法
CN106098762A (zh) 一种rc‑igbt器件及其制备方法
CN110265478A (zh) 具有场板结构的晶体管沟槽结构
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
CN106067481B (zh) 一种双通道rc-igbt器件及其制备方法
CN103872097B (zh) 功率半导体设备及其制造方法
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
CN113659009A (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN104078494A (zh) 功率半导体设备及其制作方法
CN103985744A (zh) 半导体装置
CN107845673B (zh) 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备
CN107046062B (zh) 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管
CN106601800B (zh) 一种沟槽绝缘栅双极型晶体管
CN104681614A (zh) 半导体装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2019186434A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant