CN105469759A - 一种移位寄存器 - Google Patents

一种移位寄存器 Download PDF

Info

Publication number
CN105469759A
CN105469759A CN201510932745.6A CN201510932745A CN105469759A CN 105469759 A CN105469759 A CN 105469759A CN 201510932745 A CN201510932745 A CN 201510932745A CN 105469759 A CN105469759 A CN 105469759A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
shift register
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510932745.6A
Other languages
English (en)
Other versions
CN105469759B (zh
Inventor
张盛东
胡治晋
廖聪维
曹世杰
李长晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510932745.6A priority Critical patent/CN105469759B/zh
Priority to US15/023,407 priority patent/US10115355B2/en
Priority to PCT/CN2015/099677 priority patent/WO2017101158A1/zh
Publication of CN105469759A publication Critical patent/CN105469759A/zh
Application granted granted Critical
Publication of CN105469759B publication Critical patent/CN105469759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明公开了一种移位寄存器。该移位寄存器包括多级移位寄存器单元，每级移位寄存器单元包括：驱动模块，根据驱动控制信号通过第一时钟信号对驱动信号进行充放电；输入模块，根据第二时钟信号和第一控制信号输出驱动控制信号；低电平维持模块，用于根据第一参考电压、第三时钟信号、第一时钟信号以及第一控制信号将驱动信号的电平维持在第二参考电压的低电平。通过以上方式，本发明能够避免第一输出端漏电，减少驱动信号上升时间，并且移位寄存器的电路面积小。

Description

一种移位寄存器
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种移位寄存器。
背景技术
平板显示器(FPD，Flat-Panel-Display)已成为显示技术的主流，近年来正向高帧频、高分辨率、更窄边框的方向发展。集成显示驱动电路是指将平板显示器的栅极驱动电路和数据驱动电路等外围电路以薄膜晶体管(TFT，ThinFilmTransistor)的形式与像素TFT一起制作于显示面板上，与传统的IC驱动方式相比，采用集成显示驱动的方法不仅可以减少外围驱动芯片的数量及其压封程序、降低成本，而且能使得显示器外围更加纤薄，模组更加紧凑，机械和电学可靠性得以增强。
在集成显示驱动电路中，移位寄存器是实现集成栅极(行)驱动电路和集成数据(列)驱动电路的重要电路模块。基于非晶硅TFT的移位寄存器电路，一方面受限于非晶硅TFT的低迁移率，工作频率很难提升，另一方面电路所占用的面积往往较大，因此越来越难满足实际的需要。氧化物半导体TFT由于具有特性均匀、迁移率高、稳定性较好、制作成本低等优势，成为近年来备受关注的TFT技术，基于氧化物半导体(TFT)的集成移位寄存器电路也得到了初步的研究。
在现有的移位寄存器电路结构中，通常采用电容自举的效应增大驱动管的驱动能力，从而加快对输出负载充电的速度。但是，传统的移位寄存器电路中，一方面，由于电路内部存在漏电或者驱动晶体管的控制极电容较大的原因，驱动晶体管的控制极往往不能自举到较高的电位，输出脉冲的上升时间较大，进而限制了电路的工作频率的提高。尤其是当温度较高、TFT的阈值电压较小时，这种影响将会更加显著。另一方面，当移位寄存器的输出端负载较大时，传统的移位寄存器通常需要尺寸较大的下拉管对负载放电，因此电路的面积往往较大，不利于在高分辨率显示器上应用。
发明内容
本发明主要解决的技术问题是提供一种移位寄存器，以解决上述问题。
本发明提供一种移位寄存器，其包括多级移位寄存器单元，其中至少一级移位寄存器单元包括：驱动模块，包括：输入端，与第一时钟信号连接；控制端，用于接收驱动控制信号；第一输出端，用于输出驱动信号，驱动模块根据驱动控制信号通过第一时钟信号对驱动信号进行充放电；输入模块，与控制端连接，输入模块根据第二时钟信号和第一控制信号输出驱动控制信号；低电平维持模块，与第一输出端连接，用于根据第一参考电压、第三时钟信号、第一时钟信号以及第一控制信号将驱动信号的电平维持在第二参考电压的低电平。
其中，驱动电路包括第一薄膜晶体管和第一电容，第一薄膜晶体管的第一端与第一时钟信号连接，第一薄膜晶体管的第二端与输入模块连接，第一薄膜晶体管的第三端用于输出驱动信号，第一电容的一端与第一薄膜晶体管的第二端连接，第一电容的另一端与第一薄膜晶体管的第三端连接。
其中，输入模块包括：第二薄膜晶体管以及第三薄膜晶体管，第二薄膜晶体管的第一端与第三薄膜晶体管的第一端连接，第二薄膜晶体管的第二端与第二时钟信号连接，第二薄膜晶体管的第三端和第三薄膜晶体管的第三端与第一薄膜晶体管的第二端连接，第三薄膜晶体管的第一端和第二端与第一控制信号连接。
其中，低电平维持模块包括：第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第二电容，第四薄膜晶体管的第一端和第五薄膜晶体管的第一端与第一参考电压连接，第四薄膜晶体管的第二端与第六薄膜晶体管的第一端连接，第四薄膜晶体管的第三端和第五薄膜晶体管的第三端与第八薄膜晶体管的第二端连接，第五薄膜晶体管的第二端与第三时钟信号连接，第六薄膜晶体管的第一端通过第二电容与第一时钟信号连接，第六薄膜晶体管的第二端和第七薄膜晶体管的第二端与第一控制信号连接，第六薄膜晶体管的第三端、第七薄膜晶体管的第三端以及第八薄膜晶体管的第三端与第二参考电压连接，第七薄膜晶体管的第一端与第八薄膜晶体管的第二端连接，第八薄膜晶体管的第一端与第一薄膜晶体管的第三端连接。
其中，移位寄存器单元进一步包括初始化模块，分别与控制端和第二参考电压连接，初始化模块用于将驱动控制信号下拉至第二参考电压的低电平。
其中，初始化模块包括第九薄膜晶体管，第九薄膜晶体管的第一端与第一薄膜晶体管的第二端连接，第九薄膜晶体管的第二端与初始化脉冲信号连接，第九薄膜晶体管的第三端与第二参考电压连接。
其中，驱动模块进一步包括：第二输出端，与下一级的移位寄存器单元连接，用于为下一级的移位寄存器单元提供输入信号。
其中，第二输出端包括第十薄膜晶体管，第十薄膜晶体管的第一端与第一时钟信号连接，第十薄膜晶体管的第二端与第一薄膜晶体管的第二端连接，第十薄膜晶体管的第三端与下一级的移位寄存器单元连接。
其中，低电平维持模块进一步包括第十一薄膜晶体管，第十一薄膜晶体管的第一端与第十薄膜晶体管的第三端连接，第十一薄膜晶体管的第二端与第八薄膜晶体管的第二端连接，第十一薄膜晶体管的第三端与第二参考电压连接。
其中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及第十一薄膜晶体管为N型薄膜晶体管。
通过上述方案，本发明的有益效果是：本发明的移位寄存器包括多级移位寄存器单元，每级移位寄存器单元包括：驱动模块、输入模块以及低电平维持模块，驱动模块根据驱动控制信号通过第一时钟信号对驱动信号进行充放电；输入模块根据第二时钟信号和第一控制信号输出驱动控制信号；低电平维持模块根据第一参考电压、第三时钟信号、第一时钟信号以及第一控制信号将驱动信号的电平维持在第二参考电压的低电平；在第一时钟信号对驱动信号进行充电时，低电平维持模块断开与第一输出端连接，避免第一输出端漏电，减少驱动信号上升时间；在第一时钟信号对驱动信号进行放电时，低电平维持模块与第一输出端连接，驱动信号通过第一时钟信号和低电平维持模块快速放电，移位寄存器的电路面积小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明第一实施例的移位寄存器单元的电路图；
图2是图1中移位寄存器单元的时序图；
图3是本发明第二实施例的移位寄存器单元的电路图；
图4是图3中移位寄存器单元的时序图；
图5是本发明第三实施例的移位寄存器单元的电路图；
图6是图5中移位寄存器单元的时序图；
图7是本发明第一实施例的移位寄存器的结构示意图；
图8是图7中移位寄存器的时序图；
图9是本发明第二实施例的移位寄存器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1所示，图1是本发明第一实施例的移位寄存器单元的电路图。本实施例所揭示的移位寄存器单元应用于移位寄存器，移位寄存器包括多级移位寄存器单元。如图1所示，其中至少一级移位寄存器单元包括：驱动模块11、输入模块12以及低电平维持模块13。
其中，驱动模块11包括输入端111、控制端112以及第一输出端113，输入端111与第一时钟信号Vc连接；控制端112与输入模块12连接，用于接收驱动控制信号Qn；第一输出端113连接负载，用于输出驱动信号Vout1，其中驱动模块11根据驱动控制信号Qn通过第一时钟信号Vc对驱动信号Vout1进行充放电。输入模块12根据第二时钟信号Vb和第一控制信号V11输出驱动控制信号Qn；低电平维持模块13与第一输出端113连接，用于在驱动模块11根据驱动控制信号Qn通过第一时钟信号Vc对驱动信号Vout1进行放电时，根据第一参考电压Vdd、第三时钟信号Va、第一时钟信号Vc以及第一控制信号V11将驱动信号Vout1的电平维持在第二参考电压Vss的低电平。
具体而言，驱动电路11包括第一薄膜晶体管T1和第一电容C1，第一薄膜晶体管T1的第一端与第一时钟信号Vc连接，第一薄膜晶体管T1的第二端与输入模块12连接，第一薄膜晶体管T1的第三端用于输出驱动信号Vout1，第一电容C1的一端与第一薄膜晶体管T1的第二端连接，第一电容C1的另一端与第一薄膜晶体管T2的第三端连接。其中，第一薄膜晶体管T1的第一端为输入端111，第一薄膜晶体管T1的第二端为控制端112，第一薄膜晶体管T1的第三端为第一输出端113。
输入模块12包括第二薄膜晶体管T2以及第三薄膜晶体管T3，第二薄膜晶体管T2的第一端与第三薄膜晶体管T3的第一端连接，第二薄膜晶体管T2的第二端与第二时钟信号Vb连接，第二薄膜晶体管T2的第三端和第三薄膜晶体管T3的第三端与第一薄膜晶体管T1的第二端连接，第三薄膜晶体管T3的第一端和第二端与第一控制信号V11连接。其中，第二薄膜晶体管T2的第三端和第三薄膜晶体管T3的第三端输出驱动控制信号Qn。
低电平维持模块13包括第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8以及第二电容C2，第四薄膜晶体管T4的第一端和第五薄膜晶体管T5的第一端与第一参考电压Vdd连接，第四薄膜晶体管T4的第二端与第六薄膜晶体管T6的第一端连接，第四薄膜晶体管T4的第三端和第五薄膜晶体管T5的第三端与第八薄膜晶体管T8的第二端连接，第五薄膜晶体管T5的第二端与第三时钟信号Va连接，第六薄膜晶体管T6的第一端通过第二电容C2与第一时钟信号Vc连接，第六薄膜晶体管T6的第二端和第七薄膜晶体管T7的第二端与第一控制信号V11连接，第六薄膜晶体管T6的第三端、第七薄膜晶体管T7的第三端以及第八薄膜晶体管T8的第三端与第二参考电压Vss连接，第七薄膜晶体管T7的第一端与第八薄膜晶体管T8的第二端连接，第八薄膜晶体管T8的第一端与第一薄膜晶体管T1的第三端连接。
请一并参见图2所示的时序图，详细描述本实施例所揭示的移位寄存器单元的工作原理。其中，第一时钟信号Vc、第二时钟信号Vb以及第三时钟信号Va为周期相同的时钟信号，第一时钟信号Vc、第二时钟信号Vb以及第三时钟信号Va的高电平为VH，第一时钟信号Vc、第二时钟信号Vb以及第三时钟信号Va的低电平为VL，并且第三时钟信号Va比第二时钟信号Vb超前1/4个时钟周期，第三时钟信号Va比第一时钟信号Vc超前1/2个时钟周期；第一参考电压Vdd为高电位，电压为VH；第二参考电压Vss为低电位，电压为VL。
如图2所示，在时刻t1时，移位寄存器单元处于预充阶段，第一控制信号V11和第二时钟信号Vb同时上升到高电平VH，第二薄膜晶体管T2和第三薄膜晶体管T3导通，第一控制信号V11对驱动控制信号Qn进行充电，使得驱动控制信号Qn充电至VH-Vth3，Vth3为第三薄膜晶体管T3的电压阈值，即控制端112的电压VQ为VH-Vth3。在驱动控制信号Qn为VH-Vth3时，第一薄膜晶体管T1导通，此时第一时钟信号Vc为低电平VL，第一时钟信号Vc将第一输出端113输出的驱动信号Vout1下拉至低电平VL，即驱动模块11根据驱动控制信号Qn通过第一时钟信号Vc对驱动信号Vout1进行放电。第六薄膜晶体管T6和第七薄膜晶体管T7导通，第四薄膜晶体管T4的第二端为低电平VL，第四薄膜晶体管T4断开；第三时钟信号Va为高电平VH，第五薄膜晶体管T5导通，第八薄膜晶体管T8的第二端(即低电平维持模块13的控制端Qb)的电位被第二参考电压Vss下拉至与低电平VL相接近的低电平，第八薄膜晶体管T8断开。
在时刻t2时，移位寄存器单元处于上拉阶段，第一控制信号V11和第二时钟信号Vb保持为高电平VH，驱动控制信号Qn为VH-Vth3，第一薄膜晶体管T1导通；第一时钟信号Vc由低电平VL上升为高电平VH，并通过第一薄膜晶体管T1将第一输出端113输出的驱动信号Vout1上拉至高电平VH，即驱动模块11根据驱动控制信号Qn通过第一时钟信号Vc对驱动信号Vout1进行充电，驱动信号Vout1的电压快速上升。第三时钟信号Va由高电平VH下降至低电平VL，第五薄膜晶体管T5断开；第六薄膜晶体管T6和第七薄膜晶体管T7导通，第四薄膜晶体管T4断开，第八薄膜晶体管T8的第二端(即低电平维持模块13的控制端Qb)的电位能够完全被下拉至低电平VL，即第八薄膜晶体管T8处于完全断开的状态，减少第一输出端113输出的驱动信号Vout1的漏电，并且减少第一输出端113输出的驱动信号Vout1的上升时间。
在时刻t2至时刻t3之间，第一控制信号V11和第二时钟信号Vb同时下降至低电平VL，第二薄膜晶体管T2和第三薄膜晶体管T3断开，以使控制端112(第一薄膜晶体管T1的第二端)处于浮空状态，控制端112的电压VQ随着驱动信号Vout1的电压升高而升高，升至电压为VH+Vth1，Vth1为第一薄膜晶体管T1的电压阈值，为自举效应；此时驱动信号Vout1的电压能够快速地上升至VH。
其中，控制端112的电压VQ被自举得越高，第一薄膜晶体管T1的驱动能力越强，驱动信号Vout1的电压上升时间就越短。由于电容C1、第一薄膜晶体T1的控制极电容、第二薄膜晶体管T2的寄生电容以及第三薄膜晶体管T3的寄生电容较小，并且在控制端112进行自举的过程中，第二薄膜晶体管T2和第三薄膜晶体管T3完全断开，避免第二薄膜晶体管T2和第三薄膜晶体管T3产生漏电，因此控制端112的电压能够被自举到较高的电压。
在时刻t3时，移位寄存器单元处于下拉阶段，第一控制信号V11和第二时钟信号Vb为低电平VL，第二薄膜晶体管T2和第三薄膜晶体管T3断开，第一薄膜晶体管T1导通，此时第一时钟信号Vc由高电平VH下降至低电平VL，第三时钟信号Va由低电平VL上升至高电平VH，第一时钟信号Vc将第一输出端113输出的驱动信号Vout1下拉至低电平VL，即驱动模块11根据驱动控制信号Qn通过第一时钟信号Vc对驱动信号Vout1进行放电，驱动信号Vout1快速下降至低电平VL。由于第一电容C1的自举效应，控制端112的电压VQ下降至VH-Vth3。
第一控制信号V11和第二时钟信号Vb为低电平VL，第六薄膜晶体管T6和第七薄膜晶体管T7断开；第三时钟信号Vc上升至高电平VH，第五薄膜晶体管T5导通，第一参考电压Vdd对第八薄膜晶体管T8的第二端进行充电，以使第八薄膜晶体管T8的第二端快速充电至高电平VH，第八薄膜晶体管T8导通，因此驱动信号Vout1还可以通过第八薄膜晶体管T8进行放电，进一步减少驱动信号Vout1下降的时间。
在本实施例移位寄存器单元的第一输出端113输出的驱动信号Vout1通过第一薄膜晶体管T1和第八薄膜晶体管T8进行快速放电，无需专门设置下拉晶体管，因此该移位寄存器单元具有较小的电路面积。
移位寄存器单元在下拉阶段之后，移位寄存器单元完整地输出一个脉冲信号，如图2中的Vout1所示。理论上，驱动信号Vout1应当维持在低电平VL，但是第一薄膜晶体管T1的第三端(漏极)和第二端(栅极)之间存在寄生电容，在第一时钟信号Vc从低电平VL跳变到高电平VH时，由于时钟馈通效应的作用下，在控制端112产生一个耦合电压，当耦合电压过大时可能导致第一薄膜晶体管T1导通，第一时钟信号Vc对驱动信号Vout1进行错误充电，驱动信号Vout1无法维持在低电平VL。
因此在时刻t4之后，第六薄膜晶体管T6和第七薄膜晶体管T7均保持断开，在第一时钟信号Vc为高电平VH时，第一时钟信号Vc通过第二电容C2将高电平耦合至第四薄膜晶体管T4的第二端，以使第四薄膜晶体管T4导通，第一参考电压Vdd对第八薄膜晶体管T8的第二端进行充电。在第三时钟信号Va为高电平VH时，第五薄膜晶体管T5导通，第一参考电压Vdd对第八薄膜晶体管T8的第二端进行充电，进而实现第四薄膜晶体管T4和第五薄膜晶体管T5交替导通，以将第八薄膜晶体管T8的第二端维持在高电平VH。移位寄存器单元在低电平维持阶段，第八薄膜晶体管T8导通，以将驱动信号Vout1维持在低电平VL。
此外，本实施的移位寄存器单元在低电平维持阶段，第一薄膜晶体管T1在第三时钟信号Va为高电平产生周期性的导通，因此将第一控制信号V11下拉至低电平VL，能够有效地抑制控制端112的时钟馈通效应。
本发明还提供第二实施例的移位寄存器单元，其与第一实施例所揭示的移位寄存器单元的不同之处在于：如图3所示，本实施例的移位寄存器单元还包括初始化模块34，初始化模块34分别与控制端312和第二参考电压Vss连接，初始化模块34用于将驱动控制信号Qn下拉至第二参考电压Vss的低电平VL。
初始化模块34包括第九薄膜晶体管T9，第九薄膜晶体管T9的第一端与第一薄膜晶体管T1的第二端连接，第九薄膜晶体管T9的第二端与初始化脉冲信号Vr连接，第九薄膜晶体管T9的第三端与第二参考电压Vss连接。
请一并参见图4所示的时序图，初始化脉冲信号Vr的高电平VH超前于第一控制信号V11至少一个脉冲宽度，并且初始化脉冲信号Vr的上升沿超前于第一时钟信号Vc、第二时钟信号Vb以及第三时钟信号Va中的第一个脉冲的上升沿。
在时刻t0时，即在第一时钟信号Vc、第二时钟信号Vb以及第三时钟信号Va上升到高电平VH之前，初始化脉冲信号Vr为高电平VH，第九薄膜晶体管T9导通，第二参考电压Vss将控制端312的驱动控制信号Qn下拉至低电平VL。
相对于第一实施例所揭示的移位寄存器单元，本实施例所揭示的移位寄存器单元能够更好地抑制控制端312的时钟馈通效应，以使移位寄存器单元的工作更加稳定。
本发明还提供第三实施例的移位寄存器单元，其与第二实施例所揭示的移位寄存器单元的不同之处在于：本实施例所揭示的移位寄存器单元应用于负载较大或者温度较低，如图5所示，驱动模块51进一步包括第二输出端514，与下一级的移位寄存器单元连接，用于为下一级的移位寄存器单元提供输入信号。
第二输出端514包括第十薄膜晶体管T10，第十薄膜晶体管T10的第一端与第一时钟信号Vc连接，第十薄膜晶体管T10的第二端与第一薄膜晶体管T1的第二端连接，第十薄膜晶体管T10的第三端与下一级的移位寄存器单元连接。
低电平维持模块53进一步包括第十一薄膜晶体管T11，第十一薄膜晶体管T11的第一端与第十薄膜晶体管T10的第三端连接，第十一薄膜晶体管T11的第二端与第八薄膜晶体管T8的第二端连接，第十一薄膜晶体管T11的第三端与第二参考电压Vss连接。
请一并参见图6所示的时序图，在时刻t2至时刻t3时，移位寄存器单元处于上拉阶段，第十薄膜晶体管T10导通，第一时钟信号Vc对第二输出端514输出的驱动信号Vout2进行充电。
在时刻t3至时刻t4时，移位寄存器单元处于下拉阶段，第十薄膜晶体管T10和第十一薄膜晶体管T11同时导通，第二输出端514输出的驱动信号Vout2通过第十薄膜晶体管T10和第十一薄膜晶体管T11进行放电。
在时刻t4之后，移位寄存器单元处于低电平维持阶段，第十一薄膜晶体管T11导通，第二参考电压Vss将第二输出端514输出的驱动信号Vout2维持在低电平。
其中，第一薄膜晶体管T1的第三端输出的驱动信号Vout1与第二输出端514输出的驱动信号Vout2的时序图相同。由于第二输出端514的负载小于第一输出端513的负载，导致驱动信号Vout2上升的时间小于驱动信号Vout1上升的时间。第二输出端514用于为下一级的移位寄存器单元提供输入信号，控制端512的驱动控制信号Qn在预充阶段时可以快速充电至VH-Vth3，以使第一薄膜晶体管T1具有更好的驱动能力，因此本实施例所揭示的移位寄存器单元适用于第一输出端513的负载较大或者温度较低。
在其他实施例中，本领域的普通技术人员完全可以将初始化模块54去掉。
在发明中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10以及第十一薄膜晶体管T11为N型薄膜晶体管。在其他实施例中，本领域的普通技术人员完全可以将第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10以及第十一薄膜晶体管T11设置为P型薄膜晶体管。
本发明还提供第一实施例的移位寄存器，如图7所示，本实施例所揭示移动位寄存器包括N级级联的移位寄存单元70、第一时钟线CK1、第二时钟线CK2、第三时钟线CK3、第四时钟线CK4、公共地线701以及起始信号ST，其中第一级移位寄存单元70和第二移位寄存单元70均为上述第一实施例所揭示的移位寄存单元，第三级移位寄存单元70至第N级移位寄存单元70均为上述第二实施例所揭示的移位寄存单元，在此不再赘述。
其中，第一级移位寄存单元70的第一时钟信号Vc与第一时钟线CK1连接，第一级移位寄存单元70的第二时钟信号Vb与第四时钟线CK4连接，第一级移位寄存单元70的第三时钟信号Va与第三时钟线CK3连接，第一级移位寄存单元70的第一控制信号V11与起始信号ST连接。
N级级联的移位寄存单元70的第二参考电压Vss均与公共地线701连接，公共地线701用于为第二参考电压Vss提供低电平VL。第一级移位寄存单元70至第N级移位寄存单元70的第一输出端113输出的信号为Vg1-Vgn。
第二级移位寄存单元70至第N级移位寄存单元70的第一控制信号V11均与上一级的移位寄存单元70的第一输出端113连接，例如第n级移位寄存单元70的第一控制信号V11与第n-1级移位寄存单元70的第一输出端113连接。
第二级移位寄存单元70的第一时钟信号Vc与第二时钟线CK2连接，第二级移位寄存单元70的第二时钟信号Vb与第一时钟线CK1连接，第二级移位寄存单元70的第三时钟信号Va与第四时钟线CK4连接。
第三级移位寄存单元70的第一时钟信号Vc与第三时钟线CK3连接，第三级移位寄存单元70的第二时钟信号Vb与第二时钟线CK2连接，第三级移位寄存单元70的第三时钟信号Va与第一时钟线CK1连接，第三级移位寄存单元70的初始化脉冲信号Vr与起始信号ST连接。
第四级移位寄存单元70的第一时钟信号Vc与第四时钟线CK4连接，第四级移位寄存单元70的第二时钟信号Vb与第三时钟线CK3连接，第四级移位寄存单元70的第三时钟信号Va与第二时钟线CK2连接。第四级移位寄存单元70的初始化脉冲信号Vr与起始信号ST连接。
第N-1级移位寄存单元70的第一时钟信号Vc与第三时钟线CK3连接，第N-1级移位寄存单元70的第二时钟信号Vb与第二时钟线CK2连接，第N-1级移位寄存单元70的第三时钟信号Va与第一时钟线CK1连接。第N-1级移位寄存单元70的初始化脉冲信号Vr与起始信号ST连接。
第N级移位寄存单元70的第一时钟信号Vc与第四时钟线CK4连接，第N级移位寄存单元70的第二时钟信号Vb与第三时钟线CK3连接，第N级移位寄存单元70的第三时钟信号Va与第二时钟线CK2连接。第N级移位寄存单元70的初始化脉冲信号Vr与起始信号ST连接。
本实施例所揭示移动位寄存器的时序图如图8所示，在第一帧中，通过起始信号ST触发，以使第一级移位寄存单元70至第N级移位寄存单元70依次输出信号Vg1-Vgn；在第二帧中，重新通过起始信号ST触发，以使第一级移位寄存单元70至第N级移位寄存单元70依次输出信号Vg1-Vgn。
本发明还提供第二实施例的移位寄存器，与第一实施例所揭示的移位寄存器的不同之处在于：如图9所示，本实施例所揭示的移位寄存器的第一级移位寄存单元90至第N级移位寄存单元90为上述第三实施例所揭示的移位寄存单元，在此不再赘述。本实施例所揭示移动位寄存器的时序图如图8所示。
综上所述，本发明的移位寄存器包括多级移位寄存器单元，每级移位寄存器单元包括：驱动模块、输入模块以及低电平维持模块，驱动模块根据驱动控制信号通过第一时钟信号对驱动信号进行充放电；输入模块根据第二时钟信号和第一控制信号输出驱动控制信号；低电平维持模块根据第一参考电压、第三时钟信号、第一时钟信号以及第一控制信号将驱动信号的电平维持在第二参考电压的低电平；在第一时钟信号对驱动信号进行充电时，低电平维持模块断开与第一输出端连接，避免第一输出端漏电，减少驱动信号上升时间；在第一时钟信号对驱动信号进行放电时，低电平维持模块与第一输出端连接，驱动信号通过第一时钟信号和低电平维持模块快速放电，移位寄存器的电路面积小。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种移位寄存器，其特征在于，所述移位寄存器包括多级移位寄存器单元，其中至少一级所述移位寄存器单元包括：
驱动模块，包括：
输入端，与第一时钟信号连接；
控制端，用于接收驱动控制信号；
第一输出端，用于输出驱动信号，所述驱动模块根据所述驱动控制信号通过所述第一时钟信号对所述驱动信号进行充放电；
输入模块，与所述控制端连接，所述输入模块根据第二时钟信号和第一控制信号输出所述驱动控制信号；
低电平维持模块，与所述第一输出端连接，用于根据第一参考电压、第三时钟信号、所述第一时钟信号以及所述第一控制信号将所述驱动信号的电平维持在第二参考电压的低电平。
2.根据权利要求1所述的移位寄存器，其特征在于，所述驱动电路包括第一薄膜晶体管和第一电容，所述第一薄膜晶体管的第一端与所述第一时钟信号连接，所述第一薄膜晶体管的第二端与所述输入模块连接，所述第一薄膜晶体管的第三端用于输出驱动信号，所述第一电容的一端与所述第一薄膜晶体管的第二端连接，所述第一电容的另一端与所述第一薄膜晶体管的第三端连接。
3.根据权利要求2所述的移位寄存器，其特征在于，所述输入模块包括：第二薄膜晶体管以及第三薄膜晶体管，所述第二薄膜晶体管的第一端与所述第三薄膜晶体管的第一端连接，所述第二薄膜晶体管的第二端与所述第二时钟信号连接，所述第二薄膜晶体管的第三端和所述第三薄膜晶体管的第三端与所述第一薄膜晶体管的第二端连接，所述第三薄膜晶体管的第一端和第二端与所述第一控制信号连接。
4.根据权利要求2所述的移位寄存器，其特征在于，所述低电平维持模块包括：第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第二电容，所述第四薄膜晶体管的第一端和所述第五薄膜晶体管的第一端与所述第一参考电压连接，所述第四薄膜晶体管的第二端与所述第六薄膜晶体管的第一端连接，所述第四薄膜晶体管的第三端和所述第五薄膜晶体管的第三端与所述第八薄膜晶体管的第二端连接，所述第五薄膜晶体管的第二端与所述第三时钟信号连接，所述第六薄膜晶体管的第一端通过所述第二电容与所述第一时钟信号连接，所述第六薄膜晶体管的第二端和所述第七薄膜晶体管的第二端与所述第一控制信号连接，所述第六薄膜晶体管的第三端、所述第七薄膜晶体管的第三端以及所述第八薄膜晶体管的第三端与所述第二参考电压连接，所述第七薄膜晶体管的第一端与所述第八薄膜晶体管的第二端连接，所述第八薄膜晶体管的第一端与所述第一薄膜晶体管的第三端连接。
5.根据权利要求4所述的移位寄存器，其特征在于，所述移位寄存器单元进一步包括初始化模块，分别与所述控制端和所述第二参考电压连接，所述初始化模块用于将所述驱动控制信号下拉至所述第二参考电压的低电平。
6.根据权利要求5所述的移位寄存器，其特征在于，所述初始化模块包括第九薄膜晶体管，所述第九薄膜晶体管的第一端与所述第一薄膜晶体管的第二端连接，所述第九薄膜晶体管的第二端与初始化脉冲信号连接，所述第九薄膜晶体管的第三端与所述第二参考电压连接。
7.根据权利要求6所述的移位寄存器，其特征在于，所述驱动模块进一步包括：第二输出端，与下一级的移位寄存器单元连接，用于为所述下一级的移位寄存器单元提供输入信号。
8.根据权利要求7所述的移位寄存器，其特征在于，所述第二输出端包括第十薄膜晶体管，所述第十薄膜晶体管的第一端与所述第一时钟信号连接，所述第十薄膜晶体管的第二端与所述第一薄膜晶体管的第二端连接，所述第十薄膜晶体管的第三端与所述下一级的移位寄存器单元连接。
9.根据权利要求8所述的移位寄存器，其特征在于，所述低电平维持模块进一步包括第十一薄膜晶体管，所述第十一薄膜晶体管的第一端与所述第十薄膜晶体管的第三端连接，所述第十一薄膜晶体管的第二端与所述第八薄膜晶体管的第二端连接，所述第十一薄膜晶体管的第三端与所述第二参考电压连接。
10.根据权利要求9所述的移位寄存器，其特征在于，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及第十一薄膜晶体管为N型薄膜晶体管。
CN201510932745.6A 2015-12-15 2015-12-15 一种移位寄存器 Active CN105469759B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510932745.6A CN105469759B (zh) 2015-12-15 2015-12-15 一种移位寄存器
US15/023,407 US10115355B2 (en) 2015-12-15 2015-12-30 Shift register
PCT/CN2015/099677 WO2017101158A1 (zh) 2015-12-15 2015-12-30 一种移位寄存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510932745.6A CN105469759B (zh) 2015-12-15 2015-12-15 一种移位寄存器

Publications (2)

Publication Number Publication Date
CN105469759A true CN105469759A (zh) 2016-04-06
CN105469759B CN105469759B (zh) 2018-10-19

Family

ID=55607390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510932745.6A Active CN105469759B (zh) 2015-12-15 2015-12-15 一种移位寄存器

Country Status (3)

Country Link
US (1) US10115355B2 (zh)
CN (1) CN105469759B (zh)
WO (1) WO2017101158A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486080A (zh) * 2016-12-30 2017-03-08 深圳市华星光电技术有限公司 一种实现goa 超窄边框的栅极驱动电路
CN107507554A (zh) * 2017-07-06 2017-12-22 友达光电股份有限公司 移位寄存器
CN109427277A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110322851A (zh) * 2019-05-21 2019-10-11 合肥维信诺科技有限公司 一种扫描驱动电路和显示面板
CN110800039A (zh) * 2019-09-17 2020-02-14 京东方科技集团股份有限公司 Goa单元电路、驱动方法、goa电路和显示装置
WO2020107953A1 (zh) * 2018-11-28 2020-06-04 武汉华星光电技术有限公司 Goa 电路及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817177A (zh) * 2019-03-20 2019-05-28 深圳市华星光电技术有限公司 栅极驱动电路及阵列基板
CN116256076B (zh) * 2023-05-12 2023-09-05 固安翌光科技有限公司 一种温度传感元件、发光装置及温度传感装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556646B1 (en) * 1998-10-21 2003-04-29 Lg. Philips Lcd Co., Ltd. Shift register
US20080056430A1 (en) * 2006-09-01 2008-03-06 Au Optronics Corp. Shift register with low stress
CN101785065A (zh) * 2007-09-12 2010-07-21 夏普株式会社 移位寄存器
CN102509537A (zh) * 2009-07-22 2012-06-20 友达光电股份有限公司 显示装置的移位寄存器
CN103280196A (zh) * 2012-09-19 2013-09-04 上海中航光电子有限公司 一种移位寄存器及薄膜晶体管液晶显示器
CN104810003A (zh) * 2015-05-21 2015-07-29 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
TWI386904B (zh) * 2008-05-12 2013-02-21 Chimei Innolux Corp 平面顯示器
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
TWI445310B (zh) * 2010-12-27 2014-07-11 Au Optronics Corp 移位暫存器
CN102708778B (zh) * 2011-11-28 2014-04-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN102723064B (zh) * 2012-03-28 2015-05-06 北京大学深圳研究生院 驱动电路单元、栅极驱动电路及显示装置
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103226981B (zh) * 2013-04-10 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103236248B (zh) * 2013-05-14 2015-07-08 合肥京东方光电科技有限公司 移位寄存器、栅极驱动单元与显示装置
CN103617775B (zh) * 2013-10-28 2015-12-30 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路及显示器
CN104299589B (zh) * 2014-10-29 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN104809973B (zh) * 2015-04-09 2017-10-31 北京大学深圳研究生院 一种可适应负阈值电压的移位寄存器及其单元

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556646B1 (en) * 1998-10-21 2003-04-29 Lg. Philips Lcd Co., Ltd. Shift register
US20080056430A1 (en) * 2006-09-01 2008-03-06 Au Optronics Corp. Shift register with low stress
CN101785065A (zh) * 2007-09-12 2010-07-21 夏普株式会社 移位寄存器
CN102509537A (zh) * 2009-07-22 2012-06-20 友达光电股份有限公司 显示装置的移位寄存器
CN103280196A (zh) * 2012-09-19 2013-09-04 上海中航光电子有限公司 一种移位寄存器及薄膜晶体管液晶显示器
CN104810003A (zh) * 2015-05-21 2015-07-29 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486080A (zh) * 2016-12-30 2017-03-08 深圳市华星光电技术有限公司 一种实现goa 超窄边框的栅极驱动电路
CN107507554A (zh) * 2017-07-06 2017-12-22 友达光电股份有限公司 移位寄存器
CN107507554B (zh) * 2017-07-06 2020-07-14 友达光电股份有限公司 移位寄存器
CN109427277A (zh) * 2017-08-31 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109427277B (zh) * 2017-08-31 2020-11-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
WO2020107953A1 (zh) * 2018-11-28 2020-06-04 武汉华星光电技术有限公司 Goa 电路及显示面板
CN110322851A (zh) * 2019-05-21 2019-10-11 合肥维信诺科技有限公司 一种扫描驱动电路和显示面板
CN110322851B (zh) * 2019-05-21 2021-07-20 合肥维信诺科技有限公司 一种扫描驱动电路和显示面板
CN110800039A (zh) * 2019-09-17 2020-02-14 京东方科技集团股份有限公司 Goa单元电路、驱动方法、goa电路和显示装置
CN110800039B (zh) * 2019-09-17 2021-10-08 京东方科技集团股份有限公司 Goa单元电路、驱动方法、goa电路和显示装置

Also Published As

Publication number Publication date
US20180040283A1 (en) 2018-02-08
CN105469759B (zh) 2018-10-19
WO2017101158A1 (zh) 2017-06-22
US10115355B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
CN105469759A (zh) 一种移位寄存器
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN109064964B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106952602B (zh) 反相器模块、移位寄存器单元、阵列基板及显示装置
US20190096307A1 (en) Shift register unit and method for driving the same, gate driving circuit, array substrate and display apparatus
US11749154B2 (en) Gate driver on array circuit and display panel
CN103646636B (zh) 移位寄存器、栅极驱动电路及显示装置
CN103996367A (zh) 移位寄存器、栅极驱动电路和显示装置
WO2016161901A1 (zh) 一种可适应负阈值电压的移位寄存器及其单元
US10586503B2 (en) Shift register unit, gate driving circuit, display apparatus and abnormal situation processing method
CN108648705A (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN104091572A (zh) 双下拉控制模块、移位寄存单元、栅极驱动器和显示面板
CN107154234A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105427786A (zh) 一种栅极驱动电路单元及栅极驱动电路
CN103489422B (zh) 栅极驱动电路
CN107564459B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN105261341A (zh) 一种栅极驱动电路及显示装置
CN105489190B (zh) 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板
CN105185412A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN112309322B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN103854622A (zh) 一种栅极驱动电路
CN110689839B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US10997890B2 (en) Shift register, a gate driver circuit and a display device
CN103617784B (zh) 一种栅极驱动电路及使用其的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant