CN110322851A - 一种扫描驱动电路和显示面板 - Google Patents
一种扫描驱动电路和显示面板 Download PDFInfo
- Publication number
- CN110322851A CN110322851A CN201910425293.0A CN201910425293A CN110322851A CN 110322851 A CN110322851 A CN 110322851A CN 201910425293 A CN201910425293 A CN 201910425293A CN 110322851 A CN110322851 A CN 110322851A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrically connected
- node
- signal input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Abstract
本发明实施例公开了一种扫描驱动电路和显示面板。该扫描驱动电路包括：第一输出模块、第二输出模块和扫描信号输出端；所述第一输出模块用于向所述扫描信号输出端输出第一电位信号、所述第二输出模块用于向所述扫描信号输出端输出第二电位信号；漏电抑制模块，所述第二输出模块通过所述漏电抑制模块与所述扫描信号输出端电连接，所述漏电抑制模块用于抑制所述扫描信号输出端的漏电。与现有技术相比，本发明实施例抑制了扫描驱动电路的输出端的漏电现象，提升了扫描驱动电路输出的扫描信号的稳定性。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种扫描驱动电路和显示面板。
背景技术
国内外开发出了众多类型的显示面板，例如，液晶显示面板(Liquid CrystalDisplay，LCD)和有机发光显示面板(Organic Light-Emitting Diode，OLED) 等。显示面板包括：像素和向像素发送驱动信号的扫描驱动电路。因此，扫描驱动电路输出的扫描信号的稳定性对像素的显示具有直接的影响，然而，现有的扫描驱动电路输出的扫描信号的稳定性较差，存在漏电的现象。
发明内容
本发明实施例提供一种扫描驱动电路和显示面板，以抑制扫描驱动电路的输出端的漏电现象，提升扫描驱动电路输出的扫描信号的稳定性。
为实现上述目的，本发明实施例提供了如下技术方案：
一种扫描驱动电路，包括：第一输出模块、第二输出模块和扫描信号输出端；所述第一输出模块用于向所述扫描信号输出端输出第一电位信号、所述第二输出模块用于向所述扫描信号输出端输出第二电位信号；漏电抑制模块，所述第二输出模块通过所述漏电抑制模块与所述扫描信号输出端电连接，所述漏电抑制模块用于抑制所述扫描信号输出端的漏电。
从上述技术方案可以看出，本发明实施例设置第二输出模块通过漏电抑制模块与扫描信号输出端电连接，漏电抑制模块用于抑制扫描信号输出端的漏电。本发明实施例这样设置，相当于抑制了第二电位信号漏电流向扫描信号输出端传输的通路，可以抑制第二输出模块的漏电现象，有利于扫描信号输出端输出扫描信号的保持，以及提升扫描驱动电路输出的扫描信号的稳定性，从而有利于应用于显示面板的低频驱动，以及改善了显示面板闪屏或无法正常切换画面等问题。
进一步地，扫描驱动电路还包括：第一节点，所述第一节点控制所述第二输出模块的导通状态；所述漏电抑制模块包括第一晶体管，所述第一晶体管的控制端与所述第一节点电连接，所述第一晶体管的第一端与所述第二输出模块的输出端电连接，所述第一晶体管的第二端与所述扫描信号输出端电连接。在第一输出模块向扫描信号输出端输出第一电位信号时，由于第二输出模块的输出端与扫描信号输出端之间设置有第一晶体管，第二输出模块的输出端输出的第二电位信号漏电流需要通过第一晶体管传输至扫描信号输出端，在第一晶体管上产生压降，从而抑制了扫描信号输出端的漏电。
进一步地，还包括第一电位信号输入端；所述漏电抑制模块还包括第二晶体管，所述第二晶体管的控制端与所述扫描信号输出端电连接，所述第二晶体管的第一端与所述第一晶体管的第一端电连接，所述第二晶体管的第二端与所述第一电位信号输入端电连接。第一输出模块向扫描信号输出端输出第一电位信号时，若第二输出模块的输出端存在漏电，漏电流会通过第二晶体管传输至第一电位信号输入端，并且第一晶体管的第一端的电位与第一电位信号输入端的电位相等。由于扫描信号输出端的电位与第一电位信号输入端的电位相等，使得第一晶体管的第一端和第二端的电位相等，从而避免了漏电流通过第一晶体管传输至扫描信号输出端。
进一步地，所述第一电位信号为低电位信号，所述第二电位信号为高电位信号，所述第二晶体管为P型晶体管；第一输出模块向扫描信号输出端输出低电位信号，第二输出模块向扫描信号输出端输出高电位信号，漏电抑制模块可以在扫描信号输出端输出低电位保持时，抑制高电位向低电位漏电。
或者，所述第一电位信号为高电位信号，所述第二电位信号为低电位信号，所述第二晶体管为N型晶体管；即，第一输出模块向扫描信号输出端输出高电位信号，第二输出模块向扫描信号输出端输出低电位信号，漏电抑制模块可以在扫描信号输出端输出高电位保持时，抑制低电位向高电位漏电。
进一步地，扫描驱动电路还包括第二节点和第二电位信号输入端；所述第二节点控制所述第一输出模块的导通状态；所述漏电抑制模块还包括第三晶体管和第四晶体管；所述第三晶体管的控制端与所述第二节点电连接，所述第三晶体管的第一端与所述第一输出模块的输出端电连接，所述第三晶体管的第二端与所述扫描信号输出端电连接；所述第四晶体管的控制端与所述扫描信号输出端电连接，所述第四晶体管的第一端与所述第三晶体管的第一端电连接，所述第四晶体管的第二端与所述第一电位信号输入端电连接。
从上述技术方案可以看出，本发明实施例设置漏电抑制模块包括第三晶体管和第四晶体管，第一输出模块通过漏电抑制模块与扫描信号输出端电连接，不仅可以抑制第二输出模块的漏电现象，还可以抑制第一输出模块的漏电现象。即本发明实施例能够在扫描信号输出端输出第一电位信号保持时，抑制第二输出模块的第二电位信号漏电，也能够在扫描信号输出端输出第二电位信号保持时，抑制第一输出模块的第一电位信号漏电。
可选地，扫描驱动电路还包括：第一输入模块、第一输出控制模块、第二输出控制模块、第一节点、第二节点、第三节点、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端和移位信号输入端；
所述第一输入模块与所述第二节点、所述第一时钟信号输入端和所述移位信号输入端电连接，所述第一输入模块用于控制所述第二节点的电位；
所述第一输出控制模块与所述第二节点、所述第三节点、所述第二电位信号输入端和所述第二时钟信号输入端电连接；所述第一输出控制模块用于控制所述第二节点的电位，所述第二节点控制所述第一输出模块的导通状态；
所述第二输出控制模块与所述第一节点、所述第三节点、所述第一电位信号输入端、所述第二电位信号输入端、所述第一时钟信号输入端和所述第二时钟信号输入端电连接；所述第二输出控制模块用于控制所述第一节点的电位；
所述第一输出模块与所述第二节点、所述第二时钟信号输入端、所述第一电位信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第一电位信号输入端输入的第一电位信号传输至所述扫描信号输出端；
所述第二输出模块与所述第一节点、所述第二电位信号输入端和所述漏电抑制模块电连接；所述第二输出模块导通期间，所述第二电位信号输入端输入的第二电位信号通过所述漏电抑制模块传输至所述扫描信号输出端。
进一步地，所述第一输入模块包括第五晶体管，所述第五晶体管的控制端与所述第一时钟信号输入端电连接，所述第五晶体管的第一端与所述移位信号输入端电连接，所述第五晶体管的第二端与所述第二节点电连接；
所述第一输出控制模块包括第六晶体管和第七晶体管；
所述第六晶体管的控制端与所述第三节点电连接，所述第六晶体管的第一端与所述第二电位信号输入端电连接，所述第六晶体管的第二端与所述第七晶体管的第一端电连接；
所述第七晶体管的控制端与所述第二时钟信号输入端电连接，所述第七晶体管的第二端与所述第二节点电连接；
所述第二输出控制模块包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管和第一电容；
所述第八晶体管的控制端与所述第二节点电连接，所述第八晶体管的第一端与所述第二电位信号输入端电连接，所述第八晶体管的第二端与所述第一节点电连接；
所述第九晶体管的控制端与所述第二时钟信号输入端电连接，所述第九晶体管的第一端与所述第一节点电连接，所述第九晶体管的第二端与所述第十二晶体管的第二端电连接；
所述第十晶体管的控制端与所述第二节点电连接，所述第十晶体管的第一端与所述第一时钟信号输入端电连接，所述第十晶体管的第二端与所述第三节点电连接；
所述第十一晶体管的控制端与所述第一时钟信号输入端电连接，所述第十一晶体管的第一端与所述第一电位信号输入端电连接，所述第十一晶体管的第二端与所述第三节点电连接；
所述第十二晶体管的控制端与所述第三节点电连接，所述第十二晶体管的第一端与所述第二时钟信号输入端电连接；
所述第一电容的第一端与所述第十二晶体管的第二端电连接，所述第一电容的第二端与所述第十二晶体管的控制端电连接；
所述第一输出模块包括第十三晶体管和第二电容，所述第十三晶体管的控制端与所述第二节点电连接，所述第十三晶体管的第一端与所述第一电位信号输入端电连接，所述第十三晶体管的第二端与所述扫描信号输出端电连接；
所述第二电容的第一端与所述第二时钟信号输入端电连接，所述第二电容的第二端与所述第十三晶体管的控制端电连接；
所述第二输出模块包括第十四晶体管和第三电容，所述第十四晶体管的控制端与所述第一节点电连接，所述第十四晶体管的第一端与所述第二电位信号输入端电连接，所述第十四晶体管的第二端与所述漏电抑制模块电连接；
所述第三电容的第一端与所述第二电位信号输入端电连接，所述第三电容的第二端与所述第十四晶体管的控制端电连接。
可选地，扫描驱动电路还包括：第二输入模块、第三输出控制模块、第一节点、第二节点、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端和移位信号输入端；
所述第二输入模块与所述第一节点、所述第一时钟信号输入端和所述移位信号输入端电连接，所述第二输入模块用于控制所述第一节点的电位，所述第一节点控制所述第二输出模块的导通状态；
所述第三输出控制模块与所述第二节点、所述第一节点、所述第一电位信号输入端、所述第一时钟信号输入端和所述第二时钟信号输入端电连接；所述第三输出控制模块用于控制所述第二节点的电位，所述第二节点控制所述第一输出模块的导通状态；
所述第一输出模块与所述第二节点、所述第一电位信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第一电位信号输入端输入的第一电位信号传输至所述扫描信号输出端；
所述第二输出模块与所述第一节点、所述第二电位信号输入端和所述漏电抑制模块电连接；所述第二输出模块导通期间，所述第二电位信号输入端输入的第二电位信号通过所述漏电抑制模块传输至所述扫描信号输出端。
进一步地，所述第二输入模块包括第十五晶体管，所述第十五晶体管的控制端与所述第一时钟信号输入端电连接，所述第十五晶体管的第一端与所述移位信号输入端电连接，所述第十五晶体管的第二端与所述第一节点电连接；
所述第三输出控制模块包括第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第四电容和第五电容；
所述第十六晶体管的控制端与所述移位信号输入端电连接，所述第十六晶体管的第一端与所述第一电位信号输入端电连接，所述第十六晶体管的第二端与所述第十七晶体管的控制端电连接；
所述第十七晶体管的第一端与所述第一时钟信号输入端电连接，所述第十七晶体管的第二端与所述第十九晶体管的第一端电连接；
所述第四电容的第一端与所述第一时钟信号输入端电连接，所述第四电容的第二端与所述第十七晶体管的控制端电连接；
所述第十八晶体管的控制端与所述第一节点电连接，所述第十八晶体管的第一端与所述第一电位信号输入端电连接，所述第十八晶体管的第二端与所述第十九晶体管的第一端电连接；
所述第十九晶体管的控制端与所述第二时钟信号输入端电连接，所述第十九晶体管的第二端与所述第二节点电连接；
所述第五电容的第一端与所述第一电位信号输入端电连接，所述第五电容的第二端与所述第十九晶体管的第一端电连接；
所述第一输出模块包括第二十晶体管，所述第二十晶体管的控制端与所述第二节点电连接，所述第二十晶体管的第一端与所述第一电位信号输入端电连接，所述第二十晶体管的第二端与所述扫描信号输出端电连接；
所述第二输出模块包括第二十一晶体管和第六电容，所述第二十一晶体管的控制端和所述第一晶体管的控制端均与所述第一节点电连接，所述第二十一晶体管的第一端与所述第二电位信号输入端电连接，所述第二十一晶体管的第二端与所述第一晶体管的第一端电连接；
所述第六电容的第一端与所述第二电位信号输入端电连接，所述第六电容的第二端与所述第二十一晶体管的控制端电连接。
相应的，本发明实施例还提供了一种显示面板，包括启动信号线、至少两个如上述的扫描驱动电路和至少两条扫描线；所述至少两条扫描线与对应的所述扫描驱动电路的扫描信号输出端电连接；至少两个所述扫描驱动电路级联连接，第一级所述扫描驱动电路的移位信号输入端与所述启动信号线电连接；上一级所述扫描驱动电路的扫描信号输出端与下一级所述扫描驱动电路的移位信号输入端电连接。
附图说明
图1为现有的一种扫描驱动电路的结构示意图；
图2为本发明实施例提供的一种扫描驱动电路的结构示意图；
图3为本发明实施例提供的另一种扫描驱动电路的结构示意图；
图4为本发明实施例提供的又一种扫描驱动电路的结构示意图；
图5为本发明实施例提供的又一种扫描驱动电路的结构示意图；
图6为本发明实施例提供的又一种扫描驱动电路的结构示意图；
图7为本发明实施例提供的一种扫描驱动电路的时序示意图；
图8为本发明实施例提供的又一种扫描驱动电路的结构示意图；
图9为本发明实施例提供的另一种扫描驱动电路的时序示意图；
图10为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有的一种扫描驱动电路的结构示意图。正如背景技术所述，现有的扫描驱动电路存在漏电的现象，输出的扫描信号的稳定性较差。经发明人研究发现，出现这种问题的原因如下：参见图1，现有的扫描驱动电路包括控制模块11、第一输出模块12和第二输出模块13。其中，第一输出模块12包括晶体管M101，晶体管M101的控制端与控制电路11电连接，晶体管M101的第一端与电位信号输入端14电连接，晶体管M101的第二端与扫描信号输出端15 电连接。第二输出模块13包括晶体管M102，晶体管M102的控制端与控制电路11电连接，晶体管M102的第一端与电位信号输入端16电连接，晶体管M102 的第二端与扫描信号输出端15电连接。第一输出模块12用于向扫描信号输出端15输出电位信号输入端14输入的第一电位信号，第二输出模块13用于向扫描信号输出端15输出电位信号输入端16输入的第二电位信号。
示例性地，第一电位信号为低电位信号，第二电位信号为高电位信号。该扫描驱动电路的工作状态为，若控制电路11控制晶体管M101导通，控制电路 11控制晶体管M102关断，则扫描信号输出端15输出低电位信号。然而，由于晶体管M102存在漏电流的问题，电位信号输入端16输入的高电位信号通过晶体管M102漏电至扫描信号输出端15，使得扫描信号输出端15的电位升高，影响了扫描驱动电路输出扫描信号的稳定性。
基于以上原因，本发明实施例提供了一种扫描驱动电路。图2为本发明实施例提供的一种扫描驱动电路的结构示意图。参见图2，该扫描驱动电路20包括：第一输出模块210、第二输出模块220、漏电抑制模块230和扫描信号输出端201。第一输出模块210用于向扫描信号输出端201输出第一电位信号、第二输出模块220用于向扫描信号输出端201输出第二电位信号。第二输出模块 220通过漏电抑制模块230与扫描信号输出端201电连接，漏电抑制模块230 用于抑制扫描信号输出端201的漏电。
其中，若第一输出模块210输出低电位信号，第二输出模块220输出高电位信号，则在扫描信号输出端输出低电位信号时，漏电抑制模块230用于抑制扫描信号输出端201的高电位漏电；若第一输出模块210输出高电位信号，第二输出模块220输出低电位信号，则在扫描信号输出端输出高电位信号时，漏电抑制模块230用于抑制扫描信号输出端201的低电位漏电。
该扫描驱动电路20的工作原理为，当控制电路控制第一输出模块210导通，控制第二输出模块220关断时，第一输出模块210向扫描信号输出端201输出第一电位信号。与此同时，由于第二输出模块220的输出端与扫描信号输出端 201之间设置有漏电抑制模块230，第二输出模块220的输出端输出的第二电位信号漏电流需要通过漏电抑制模块230传输至扫描信号输出端201，漏电抑制模块230可以抑制第二电位信号漏电流向扫描信号输出端201传输的通路，从而抑制了扫描信号输出端201的漏电。
本发明实施例设置第二输出模块220通过漏电抑制模块230与扫描信号输出端201电连接，漏电抑制模块230用于抑制扫描信号输出端201的漏电。本发明实施例这样设置，相当于抑制了第二电位信号漏电流向扫描信号输出端201 传输的通路，可以抑制第二输出模块220的漏电现象，有利于扫描信号输出端 201输出扫描信号的保持，以及提升扫描驱动电路输出的扫描信号的稳定性，从而有利于应用于显示面板的低频驱动。
此外，该扫描驱动电路20可以与像素电路电连接，向像素电路提供驱动信号，控制发光单元正常发光。例如，该扫描信号可以控制数据信号是否写入；或者，该扫描信号(发光控制信号)可以控制驱动电流是否输入发光单元，从而控制发光单元是否发光。示例性地，扫描驱动电路输出的扫描信号用于控制发光单元的发光状态。由于像素电路的工作过程包括数据写入阶段和发光阶段，在数据写入阶段，该扫描驱动电路20输出的扫描信号控制对应的晶体管关断，数据信号写入驱动晶体管的栅极；在发光阶段，该扫描驱动电路20输出的扫描信号控制对应的晶体管导通，驱动晶体管的驱动电流传输至发光单元，发光单元发光。
在现有技术中，若扫描信号输出端存在漏电，扫描信号的电位不稳定，会在数据写入阶段控制对应的晶体管的导通，使得数据信号通过该晶体管漏电，从而使得数据信号写入不充分，或者，在发光阶段控制对应的晶体管的关断，使得数据驱动电流不能正常传输至发光单元，从而导致显示面板闪屏或无法正常切换画面等问题。与现有技术相比，本发明实施例改善了扫描信号输出端201 的漏电现象，有利于维持输出扫描信号的稳定性，从而改善了显示面板闪屏或无法正常切换画面等问题。
图3为本发明实施例提供的另一种扫描驱动电路的结构示意图。在上述各实施例的基础上，可选地，扫描驱动电路20还包括第一节点N1，第一节点N1 控制第二输出模块220的导通状态。漏电抑制模块230包括第一晶体管M1，第一晶体管M1的控制端与第一节点N1电连接，第一晶体管M1的第一端与第二输出模块220的输出端电连接，第一晶体管M1的第二端与扫描信号输出端201 电连接。
该扫描驱动电路的工作原理为，当控制电路控制第一输出模块210导通，控制第二输出模块220和第一晶体管M1关断时，第一输出模块210向扫描信号输出端201输出第一电位信号。与此同时，由于第二输出模块220的输出端与扫描信号输出端201之间设置有第一晶体管M1，第二输出模块220的输出端输出的第二电位信号漏电流需要通过第一晶体管M1传输至扫描信号输出端 201，在第一晶体管M1上产生压降，从而抑制了扫描信号输出端201的漏电。
继续参见图3，在上述各实施例的基础上，可选地，扫描驱动电路还包括第二电位信号输入端203，第二输出模块220包括第十二晶体管M12，第十二晶体管M12的控制端与第一节点电连接，第十二晶体管M12的第一端与第二电位信号输入端203电连接，第十二晶体管M12的第二端与第一晶体管M1的第一端电连接。其中，第一晶体管M1与第十二晶体管M12串联连接，起到类似双栅的作用，从而抑制了扫描信号输出端201的漏电。
图4为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图4，在上述各实施例的基础上，可选地，扫描驱动电路20还包括第一电位信号输入端202。漏电抑制模块230还包括第二晶体管M2，第二晶体管M2的控制端与扫描信号输出端201电连接，第二晶体管M2的第一端与第一晶体管M1的第一端电连接，第二晶体管M2的第二端与第一电位信号输入端202电连接。
该扫描驱动电路的工作原理为，当控制电路控制第一输出模块210导通，控制第二输出模块220关断时，第一输出模块210向扫描信号输出端201输出第一电位信号。与此同时，第一节点N1控制第一晶体管M1关断，扫描信号输出端201控制第二晶体管M2导通，若第二输出模块220的输出端存在漏电，漏电流会通过第二晶体管M2传输至第一电位信号输入端202，并且第一晶体管M1的第一端的电位与第一电位信号输入端202的电位相等。由于扫描信号输出端201的电位与第一电位信号输入端202的电位相等，使得第一晶体管M1的第一端和第二端的电位相等，从而避免了漏电流通过第一晶体管M1传输至扫描信号输出端201。
需要说明的是，本发明实施例对第一电位信号和第二电位的信号的电位不做限定，在实际应用中可以根据需要进行设置。可选地，第一电位信号为低电位信号，第二电位信号为高电位信号，第二晶体管M2为P型晶体管。即，第一输出模块210向扫描信号输出端201输出低电位信号，第二输出模块220向扫描信号输出端201输出高电位信号，漏电抑制模块230可以在扫描信号输出端201输出低电位保持时，抑制高电位向低电位漏电。可选地，第一电位信号为高电位信号，第二电位信号为低电位信号，第二晶体管M2为N型晶体管。即，第一输出模块210向扫描信号输出端201输出高电位信号，第二输出模块 220向扫描信号输出端201输出低电位信号，漏电抑制模块230可以在扫描信号输出端201输出高电位保持时，抑制低电位向高电位漏电。
在上述各实施例的基础上，可选地，第一晶体管M1为P型晶体管，第二晶体管M2为N型晶体管，第一晶体管M1和第二晶体管M2构成互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，COMS)。其中，第一晶体管M1可以采用低温多晶硅(LowTemperature Poly-silicon，LTPS)等材料制作，第二晶体管M2可以采用铟镓锌氧化物(Indium Gallium Zinc Oxide， IGZO)等材料制作。
在上述各实施例的基础上，可选地，第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管，第一晶体管M1和第二晶体管M2构成COMS。其中，第一晶体管M1可以采用IGZO等材料制作，第二晶体管M2可以采用LTPS 等材料制作。
图5为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图5，在上述各实施例的基础上，可选地，扫描驱动电路20还包括第二节点N2和第二电位信号输入端203。第二节点N2控制第一输出模块210的导通状态。漏电抑制模块230还包括第三晶体管M3和第四晶体管M4。第三晶体管M3的控制端与第二节点N2电连接，第三晶体管M3的第一端与第一输出模块210的输出端电连接，第三晶体管M3的第二端与扫描信号输出端201电连接。第四晶体管M4的控制端与扫描信号输出端201电连接，第四晶体管M4的第一端与第三晶体管M3的第一端电连接，第四晶体管M4的第二端与第一电位信号输入端202电连接。本发明实施例设置漏电抑制模块230包括第三晶体管M3和第四晶体管M4，第一输出模块210通过漏电抑制模块230与扫描信号输出端201 电连接，不仅可以抑制第二输出模块220的漏电现象，还可以抑制第一输出模块210的漏电现象。即本发明实施例能够在扫描信号输出端201输出第一电位信号保持时，抑制第二输出模块220的第二电位信号漏电，也能够在扫描信号输出端201输出第二电位信号保持时，抑制第一输出模块210的第一电位信号漏电。
需要说明的是，本发明实施例提供的扫描驱动电路20的具体电路形式有多种，本发明不做限定，在实际应用中可以根据需要进行设置。下面就其中几种典型的扫描驱动电路20的结构进行说明，但不作为对本发明的限定。
图6为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图6，在上述各实施例的基础上，可选地，扫描驱动电路20还包括：第一输入模块 240、第一输出控制模块250、第二输出控制模块260、第一节点N1、第二节点 N2、第三节点N3、第一时钟信号输入端204、第二时钟信号输入端205、第一电位信号输入端202、第二电位信号输入端203和移位信号输入端206。
第一输入模块240与第二节点N2、第一时钟信号输入端204和移位信号输入端206电连接，第一输入模块240用于控制第二节点N2的电位。
第一输出控制模块250与第二节点N2、第三节点N3、第二电位信号输入端203和第二时钟信号输入端205电连接；第一输出控制模块250用于控制第二节点N2的电位，第二节点N2控制第一输出模块210的导通状态。
第二输出控制模块260与第一节点N1、第三节点N3、第一电位信号输入端202、第二电位信号输入端203、第一时钟信号输入端204和第二时钟信号输入端205电连接；第二输出控制模块260用于控制第一节点N1的电位。
第一输出模块210与第二节点N2、第二时钟信号输入端205、第一电位信号输入端202和扫描信号输出端201电连接；第一输出模块210导通期间，第一电位信号输入端202输入的第一电位信号传输至扫描信号输出端201。
第二输出模块220与第一节点N1、第二电位信号输入端203和漏电抑制模块230电连接；第二输出模块220导通期间，第二电位信号输入端203输入的第二电位信号通过漏电抑制模块230传输至扫描信号输出端201。
图7为本发明实施例提供的一种扫描驱动电路的时序示意图。参见图7，示例性地，第一电位信号为低电位，第二电位信号为高电位，该扫描驱动电路 20的工作过程如下：
在阶段T1，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为低电位；第一时钟信号CK控制第一输入模块240导通，第二节点N2为低电位；第二节点N2控制第一输出模块210导通；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2的低电位、第一电位信号输入端202的低电位、第二电位信号输入端203的高电位、第一时钟信号CK和第二时钟信号CB控制第一节点N1为高电位；第一节点 N1控制第二输出模块220关断，第二电位信号输出端203的高电位无法通过第二输出模块220输出；漏电抑制模块230可以抑制第二电位信号漏电流向扫描信号输出端201传输的通路，从而抑制了扫描信号输出端201的漏电。
在阶段T2，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第二节点N2为低电位；第二节点N2控制第一输出模块210导通；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第一节点N1为高电位；第一节点N1控制第二输出模块220关断，第二电位信号输出端203的高电位无法通过第二输出模块220输出；漏电抑制模块230可以抑制第二电位信号漏电流向扫描信号输出端201传输的通路，从而抑制了扫描信号输出端201的漏电。
在阶段T3，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第一时钟信号CK控制第五晶体管M5导通，第二节点N2为高电位；第二节点N2控制第一输出模块210关断；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2的低电位、第一电位信号输入端202的低电位、第二电位信号输入端203的高电位、第一时钟信号CK和第二时钟信号CB控制第一节点N1为高电位、第三节点N3为低电位；第一节点N1控制第二输出模块220关断；由于扫描信号输出端201 电连接有数百个像素寄生电容，扫描信号输出端201维持阶段T2输出的低电位。
在阶段T4，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为高电位；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第一电位信号输入端202的低电位、第二电位信号输入端203的高电位、第一时钟信号CK和第二时钟信号CB控制第一节点N1为低电位、第三节点N3为低电位；第三节点N3的低电位和第二时钟信号CB控制第一输出控制模块导通，第二节点N2为高电位；第二节点N2控制第一输出模块210关断；第一电位信号输出端202的低电位无法通过第一输出模块210 输出；第一节点N1控制第二输出模块220和漏电抑制模块230导通，第二电位信号输入端203输入的高电位传输至扫描信号输出端201。
在阶段T5，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2为高电位；第二节点N2控制第一输出模块210关断；第一电位信号输出端202的低电位无法通过第一输出模块210输出；第一节点N1为低电位，第一节点N1控制第二输出模块220和漏电抑制模块230导通，第二电位信号输入端203输入的高电位传输至扫描信号输出端201。
在阶段T6，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2为高电位；第二节点N2控制第一输出模块210关断；第一电位信号输出端202的低电位无法通过第一输出模块210输出；第一节点N1为低电位，第一节点N1控制第二输出模块220和漏电抑制模块230导通，第二电位信号输入端203输入的高电位传输至扫描信号输出端201。
在阶段T7，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为低电位；第一时钟信号CK控制第一输入模块240导通，第二节点N2为低电位；第二节点N2控制第一输出模块210导通；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2的低电位、第一电位信号输入端202的低电位、第二电位信号输入端203的高电位、第一时钟信号CK和第二时钟信号CB控制第一节点N1为高电位；第一节点 N1控制第二输出模块220关断，第二电位信号输出端203的高电位无法通过第二输出模块220输出；漏电抑制模块230可以抑制第二电位信号漏电流向扫描信号输出端201传输的通路，从而抑制了扫描信号输出端201的漏电。
继续参见图6，在上述各实施例的基础上，可选地，第一输入模块240包括第五晶体管M5，第五晶体管M5的控制端与第一时钟信号输入端204电连接，第五晶体管M5的第一端与移位信号输入端206电连接，第五晶体管M5的第二端与第二节点N2电连接。
第一输出控制模块250包括第六晶体管M6和第七晶体管M7。第六晶体管 M6的控制端与第三节点N3电连接，第六晶体管M6的第一端与第二电位信号输入端203电连接，第六晶体管M6的第二端与第七晶体管M7的第一端电连接。第七晶体管M7的控制端与第二时钟信号输入端205电连接，第七晶体管 M7的第二端与第二节点N2电连接。
第二输出控制模块260包括第八晶体管M8、第九晶体管M9、第十晶体管 M10、第十一晶体管M11、第十二晶体管M12和第一电容C1。第八晶体管M8 的控制端与第二节点N2电连接，第八晶体管M8的第一端与第二电位信号输入端203电连接，第八晶体管M8的第二端与第一节点N1电连接。第九晶体管 M9的控制端与第二时钟信号输入端205电连接，第九晶体管M9的第一端与第一节点N1电连接，第九晶体管M9的第二端与第十二晶体管M12的第二端电连接。第十晶体管M10的控制端与第二节点N2电连接，第十晶体管M10的第一端与第一时钟信号输入端204电连接，第十晶体管M10的第二端与第三节点 N3电连接。第十一晶体管M11的控制端与第一时钟信号输入端204电连接，第十一晶体管M11的第一端与第一电位信号输入端202电连接，第十一晶体管 M11的第二端与第三节点N3电连接。第十二晶体管M12的控制端与第三节点 N3电连接，第十二晶体管M12的第一端与第二时钟信号输入端205电连接。第一电容C1的第一端与第十二晶体管M12的第二端电连接，第一电容C1的第二端与第十二晶体管M12的控制端电连接。
第一输出模块210包括第十三晶体管M13和第二电容C2。第十三晶体管 M13的控制端与第二节点N2电连接，第十三晶体管M13的第一端与第一电位信号输入端202电连接，第十三晶体管M13的第二端与扫描信号输出端201电连接。第二电容C2的第一端与第二时钟信号输入端205电连接，第二电容C2 的第二端与第十三晶体管M13的控制端电连接。
第二输出模块220包括第十四晶体管M14和第三电容C3。第十四晶体管 M14的控制端与第一节点N1电连接，第十四晶体管M14的第一端与第二电位信号输入端203电连接，第十四晶体管M14的第二端与漏电抑制模块230电连接。第三电容C3的第一端与第二电位信号输入端203电连接，第三电容C3的第二端与第十四晶体管M14的控制端电连接。
示例性地，以第一输出模块210、第二输出模块220、第一输入模块240、第一输出控制模块250、第二输出控制模块260和漏电抑制模块230中的各晶体管设置为P型晶体管，第一电位信号为低电位，第二电位信号为高电位为例，对该扫描驱动电路20的工作过程进行说明。
继续参见图6和图7，在阶段T1，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端206输入的移位信号IN为低电位；第一时钟信号CK控制第五晶体管M5导通，第二节点N2为低电位；第二节点N2控制第十三晶体管M13导通；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2控制第十晶体管M10导通，第三节点N3为低电位，第一电容C1的电位释放；第二节点N2控制第八晶体管M8导通，第一节点N1为高电位；第一节点N1控制第十四晶体管M14和第一晶体管M1关断；第二电位信号输出端203的高电位无法通过第十四晶体管M14和第一晶体管M1输出；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T2，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第二电容C2维持阶段T1的低电位，第二节点N2为低电位；第二节点N2控制第十三晶体管M13导通；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二时钟信号CB控制第八晶体管M8导通，第一节点N1为高电位；第一节点N1控制第十四晶体管M14和第一晶体管M1关断，第三电容C3存储高电位；第二电位信号输出端203的低电位无法通过第十四晶体管M14和第一晶体管M1输出；扫描信号输出端201 输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T3，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端206输入的移位信号IN为高电位；第一时钟信号CK控制第五晶体管M5导通，第二节点N2为高电位；第二节点N2控制第十三晶体管M13关断；第一时钟信号CK控制第十一晶体管M11导通，第三节点N3为低电位，第一电容C1 存储低电位；第三电容C3维持阶段T2的高电位，第一节点N1为高电位；第一节点N1控制第十四晶体管M14和第一晶体管M1关断；由于扫描信号输出端201电连接有数百个像素寄生电容，扫描信号输出端201维持阶段T2输出的低电位。
在阶段T4，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为高电位；第二时钟信号CB控制第七晶体管M7导通；第一电容C1维持阶段T2的低电位，第三节点N3为低电位；第三节点N3控制第六晶体管M6导通，第二节点N2为高电位；第二节点N2控制第十三晶体管M13关断；第一电位信号输出端202的低电位无法通过第十三晶体管M13 输出；第三节点N3控制第十二晶体管M12导通，第二时钟信号CB控制第九晶体管M9导通，第一节点N1为低电位，第三电容C3的电位释放，为低电位；第一节点N1控制第十四晶体管M14和第一晶体管M1导通，第二电位信号输入端203输入的高电位传输至扫描信号输出端201。
在阶段T5，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第一时钟信号CK控制第五晶体管M5导通，第二节点N2为高电位；第三电容C3维持阶段T4的低电位，第一节点N1为低电位；第一节点N1控制第十四晶体管M14和第一晶体管M1导通，第二电位信号输入端203输入的高电位传输至扫描信号输出端201。
在阶段T6，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第二节点N2维持阶段T5的高电位；第二节点N2控制第十三晶体管M13关断；第三电容C3维持阶段T4的低电位，第一节点N1为低电位；第一节点N1控制第十四晶体管M14和第一晶体管M1导通，第二电位信号输入端203输入的高电位传输至扫描信号输出端201。
在阶段T7，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为低电位；第一时钟信号CK控制第五晶体管M5导通，第二节点N2为低电位；第二节点N2控制第十三晶体管M13导通；第一电位信号输入端202输入的低电位传输至扫描信号输出端201；第二节点N2控制第十晶体管M10导通，第三节点N3为低电位，第一电容C1的电位释放；第二节点N2控制第八晶体管M8导通，第一节点N1为高电位；第一节点N1控制第十四晶体管M14和第一晶体管M1关断；第二电位信号输出端203的高电位无法通过第十四晶体管M14和第一晶体管M1输出；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
需要说明的是，在上述实施例中，示例性地以第一输出模块210、第二输出模块220、第一输入模块240、第一输出控制模块250和第二输出控制模块 260中的各晶体管均为P型晶体管为例进行说明，并非对本发明的限定，在其他实施例中，还可以根据需要将第一输出模块210、第二输出模块220、第一输入模块240、第一输出控制模块250和第二输出控制模块260中的各晶体管设置为N型晶体管。
图8为本发明实施例提供的又一种扫描驱动电路的结构示意图。参见图8，在上述各实施例的基础上，可选地，扫描驱动电路20还包括：第二输入模块 270、第三输出控制模块280、第一节点N1、第二节点N2、第一时钟信号输入端204、第二时钟信号输入端205、第一电位信号输入端202、第二电位信号输入端203和移位信号输入端206。
第二输入模块270与第一节点N1、第一时钟信号输入端204和移位信号输入端206电连接，第二输入模块270用于控制第一节点N1的电位，第一节点 N1控制第二输出模块220的导通状态。
第三输出控制模块280与第二节点N2、第一节点N1、第一电位信号输入端202、第一时钟信号输入端204和第二时钟信号输入端205电连接；第三输出控制模块280用于控制第二节点N2的电位，第二节点N2控制第一输出模块 210的导通状态。
第一输出模块210与第二节点N2、第一电位信号输入端202和扫描信号输出端201电连接；第一输出模块210导通期间，第一电位信号输入端202输入的第一电位信号传输至扫描信号输出端201。
第二输出模块220与第一节点N1、第二电位信号输入端203和漏电抑制模块230电连接；第二输出模块220导通期间，第二电位信号输入端203输入的第二电位信号通过漏电抑制模块230传输至扫描信号输出端201。
图9为本发明实施例提供的另一种扫描驱动电路的时序示意图。参见图9，示例性地，第一电位信号为低电位，第二电位信号为高电位，该扫描驱动电路 20的工作过程如下：
在阶段T8，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为高电位；第一节点N1为高电位；扫描信号输出端201 输出高电位；第二节点N2为低电位；第一电位信号无法通过输出至扫描信号输出端201。
在阶段T9，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第一节点N1为高电位；扫描信号输出端201 输出高电位；第二节点N2为低电位；第一电位信号无法通过输出至扫描信号输出端201。
在阶段T10，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第一节点N1为低电位；第二节点N2为低电位；由于扫描信号输出端201电连接有数百个像素寄生电容，扫描信号输出端201维持阶段T9输出的高电位。
在阶段T11，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为低电位；第二节点N2为高电位；扫描信号输出端201 输出低电位；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T12，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第二节点N2为高电位；扫描信号输出端201 输出低电位；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T13，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第二节点N2为高电位；扫描信号输出端201 输出低电位；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T14，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为高电位；第一节点N1为高电位；扫描信号输出端201 输出高电位；第二节点N2为低电位；第一电位信号无法通过输出至扫描信号输出端201。
继续参见图8，在上述各实施例的基础上，可选地，第二输入模块270包括第十五晶体管M15，第十五晶体管M15的控制端与第一时钟信号输入端204 电连接，第十五晶体管M15的第一端与移位信号输入端206电连接，第十五晶体管M15的第二端与第一节点N1电连接；
第三输出控制模块280包括第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第四电容C4和第五电容C5；
第十六晶体管M16的控制端与移位信号输入端206电连接，第十六晶体管 M16的第一端与第一电位信号输入端202电连接，第十六晶体管M16的第二端与第十七晶体管M17的控制端电连接；
第十七晶体管M17的第一端与第一时钟信号输入端204电连接，第十七晶体管M17的第二端与第十九晶体管M19的第一端电连接；
第四电容C4的第一端与第一时钟信号输入端204电连接，第四电容C4的第二端与第十七晶体管M17的控制端电连接；
第十八晶体管M18的控制端与第一节点N1电连接，第十八晶体管M18的第一端与第一电位信号输入端202电连接，第十八晶体管M18的第二端与第十九晶体管M19的第一端电连接；
第十九晶体管M19的控制端与第二时钟信号输入端205电连接，第十九晶体管M19的第二端与第二节点N2电连接；
第五电容C5的第一端与第一电位信号输入端202电连接，第五电容C5的第二端与第十九晶体管M19的第一端电连接；
第一输出模块210包括第二十晶体管M20，第二十晶体管M20的控制端与第二节点N2电连接，第二十晶体管M20的第一端与第一电位信号输入端202 电连接，第二十晶体管M20的第二端与扫描信号输出端201电连接；
第二输出模块220包括第二十一晶体管M21和第六电容C6，第二十一晶体管M21的控制端和第一晶体管M1的控制端均与第一节点N1电连接，第二十一晶体管M21的第一端与第二电位信号输入端203电连接，第二十一晶体管 M21的第二端与第一晶体管M1的第一端电连接；
第六电容C6的第一端与第二电位信号输入端203电连接，第六电容C6的第二端与第二十一晶体管M21的控制端电连接。
示例性地，以第一输出模块210、第二输出模块220、第二输入模块270和第三输出控制模块280中的各晶体管设置为N型晶体管，第一晶体管M1为N 型晶体管，第二晶体管M2为P型晶体管，第一电位信号为低电位，第二电位信号为高电位为例，对该扫描驱动电路20的工作过程进行说明。
继续参见图8和图9，在阶段T8，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端206输入的移位信号IN为高电位；第十五晶体管M15 导通，第一节点N1为高电位；第二十一晶体管M21和第一晶体管M1导通，扫描信号输出端201输出高电位；第十八晶体管M18导通，第二十晶体管M20 关断；第一电位信号无法通过输出至扫描信号输出端201。
在阶段T9，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第六电容C6维持高电位，第一节点N1为高电位；第二十一晶体管M21和第一晶体管M1导通，扫描信号输出端201输出高电位；第十八晶体管M18导通，第二十晶体管M20关断；第一电位信号无法通过输出至扫描信号输出端201。
在阶段T10，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为低电位；第十六晶体管M16关断；由于第四电容C4 的耦合作用，第十七晶体管M17导通；高电位存储于第四电容C4和第五电容 C5中；由于扫描信号输出端201电连接有数百个像素寄生电容，扫描信号输出端201维持阶段T9输出的高电位。
在阶段T11，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为低电位；第五电容C5维持阶段T10的高电位，第十九晶体管导通，第二节点N2为高电位；第二十晶体管M20导通，扫描信号输出端201输出低电位；扫描信号输出端201输出的低电位控制第二晶体管M2 导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T12，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端206输入的移位信号IN为低电位；第十六晶体管M16关断；由于第四电容C4 的耦合作用，第十七晶体管M17导通；高电位存储于第四电容C4和第五电容 C5中；由于扫描信号输出端201电连接有数百个像素寄生电容，扫描信号输出端201维持阶段T11输出的低电位；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T13，第一时钟信号输入端204输入的第一时钟信号CK为低电位，第二时钟信号输入端205输入的第二时钟信号CB为高电位，移位信号输入端 206输入的移位信号IN为高电位；第四电容C4维持阶段T12的高电位，第一节点N1为高电位，第二十晶体管M20导通，扫描信号输出端201维持输出低电位；扫描信号输出端201输出的低电位控制第二晶体管M2导通，确保第一晶体管M1的第一端和第二端的电位均为低电位，无漏电产生。
在阶段T14，第一时钟信号输入端204输入的第一时钟信号CK为高电位，第二时钟信号输入端205输入的第二时钟信号CB为低电位，移位信号输入端 206输入的移位信号IN为高电位；第十五晶体管M15导通，第一节点N1为高电位；第二十一晶体管M21和第一晶体管M1导通，扫描信号输出端201输出高电位；第十八晶体管M18导通，第二十晶体管M20关断；第一电位信号无法通过输出至扫描信号输出端201。
需要说明的是，在上述实施例中，示例性地示出了第一输出模块210、第二输出模块220、第二输入模块270和第三输出控制模块280中的各晶体管设置为N型晶体管，并非对本发明的限定，在其他实施例中，还可以根据需要将第一输出模块210、第二输出模块220、第二输入模块270和第三输出控制模块 280中的各晶体管设置为P型晶体管。
本发明实施例还提供了一种显示面板。图10为本发明实施例提供的一种显示面板的结构示意图。参见图10，该显示面板包括启动信号线30、至少两个如本发明任意实施例所提供的扫描驱动电路20和至少两条扫描线40；至少两条扫描线40与对应的扫描驱动电路20的扫描信号输出端201电连接。至少两个扫描驱动电路20级联连接，第一级扫描驱动电路20的移位信号输入端与启动信号线30电连接；上一级扫描驱动电路20的扫描信号输出端201与下一级扫描驱动电路20的移位信号输入端电连接。
本发明实施例设置第二输出模块通过漏电抑制模块与扫描信号输出端电连接，漏电抑制模块用于抑制扫描信号输出端的漏电。本发明实施例这样设置，相当于抑制了第二电位信号漏电流向扫描信号输出端传输的通路，可以抑制第二输出模块的漏电现象，有利于扫描信号输出端输出扫描信号的保持，以及提升扫描驱动电路输出的扫描信号的稳定性，从而有利于应用于显示面板的低频驱动，以及改善了显示面板闪屏或无法正常切换画面等问题。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种扫描驱动电路，其特征在于，包括：第一输出模块、第二输出模块和扫描信号输出端；所述第一输出模块用于向所述扫描信号输出端输出第一电位信号、所述第二输出模块用于向所述扫描信号输出端输出第二电位信号；
漏电抑制模块，所述第二输出模块通过所述漏电抑制模块与所述扫描信号输出端电连接，所述漏电抑制模块用于抑制所述扫描信号输出端的漏电。
2.根据权利要求1所述的扫描驱动电路，其特征在于，还包括：第一节点，所述第一节点控制所述第二输出模块的导通状态；
所述漏电抑制模块包括第一晶体管，所述第一晶体管的控制端与所述第一节点电连接，所述第一晶体管的第一端与所述第二输出模块的输出端电连接，所述第一晶体管的第二端与所述扫描信号输出端电连接。
3.根据权利要求2所述的扫描驱动电路，其特征在于，还包括第一电位信号输入端；
所述漏电抑制模块还包括第二晶体管，所述第二晶体管的控制端与所述扫描信号输出端电连接，所述第二晶体管的第一端与所述第一晶体管的第一端电连接，所述第二晶体管的第二端与所述第一电位信号输入端电连接。
4.根据权利要求3所述的扫描驱动电路，其特征在于，
所述第一电位信号为低电位信号，所述第二电位信号为高电位信号，所述第二晶体管为P型晶体管；
或者，所述第一电位信号为高电位信号，所述第二电位信号为低电位信号，所述第二晶体管为N型晶体管。
5.根据权利要求2所述的扫描驱动电路，其特征在于，还包括第二节点和第二电位信号输入端；所述第二节点控制所述第一输出模块的导通状态；
所述漏电抑制模块还包括第三晶体管和第四晶体管；所述第三晶体管的控制端与所述第二节点电连接，所述第三晶体管的第一端与所述第一输出模块的输出端电连接，所述第三晶体管的第二端与所述扫描信号输出端电连接；所述第四晶体管的控制端与所述扫描信号输出端电连接，所述第四晶体管的第一端与所述第三晶体管的第一端电连接，所述第四晶体管的第二端与所述第一电位信号输入端电连接。
6.根据权利要求1所述的扫描驱动电路，其特征在于，还包括：第一输入模块、第一输出控制模块、第二输出控制模块、第一节点、第二节点、第三节点、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端和移位信号输入端；
所述第一输入模块与所述第二节点、所述第一时钟信号输入端和所述移位信号输入端电连接，所述第一输入模块用于控制所述第二节点的电位；
所述第一输出控制模块与所述第二节点、所述第三节点、所述第二电位信号输入端和所述第二时钟信号输入端电连接；所述第一输出控制模块用于控制所述第二节点的电位，所述第二节点控制所述第一输出模块的导通状态；
所述第二输出控制模块与所述第一节点、所述第三节点、所述第一电位信号输入端、所述第二电位信号输入端、所述第一时钟信号输入端和所述第二时钟信号输入端电连接；所述第二输出控制模块用于控制所述第一节点的电位；
所述第一输出模块与所述第二节点、所述第二时钟信号输入端、所述第一电位信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第一电位信号输入端输入的第一电位信号传输至所述扫描信号输出端；
所述第二输出模块与所述第一节点、所述第二电位信号输入端和所述漏电抑制模块电连接；所述第二输出模块导通期间，所述第二电位信号输入端输入的第二电位信号通过所述漏电抑制模块传输至所述扫描信号输出端。
7.根据权利要求6所述的扫描驱动电路，其特征在于，
所述第一输入模块包括第五晶体管，所述第五晶体管的控制端与所述第一时钟信号输入端电连接，所述第五晶体管的第一端与所述移位信号输入端电连接，所述第五晶体管的第二端与所述第二节点电连接；
所述第一输出控制模块包括第六晶体管和第七晶体管；
所述第六晶体管的控制端与所述第三节点电连接，所述第六晶体管的第一端与所述第二电位信号输入端电连接，所述第六晶体管的第二端与所述第七晶体管的第一端电连接；
所述第七晶体管的控制端与所述第二时钟信号输入端电连接，所述第七晶体管的第二端与所述第二节点电连接；
所述第二输出控制模块包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管和第一电容；
所述第八晶体管的控制端与所述第二节点电连接，所述第八晶体管的第一端与所述第二电位信号输入端电连接，所述第八晶体管的第二端与所述第一节点电连接；
所述第九晶体管的控制端与所述第二时钟信号输入端电连接，所述第九晶体管的第一端与所述第一节点电连接，所述第九晶体管的第二端与所述第十二晶体管的第二端电连接；
所述第十晶体管的控制端与所述第二节点电连接，所述第十晶体管的第一端与所述第一时钟信号输入端电连接，所述第十晶体管的第二端与所述第三节点电连接；
所述第十一晶体管的控制端与所述第一时钟信号输入端电连接，所述第十一晶体管的第一端与所述第一电位信号输入端电连接，所述第十一晶体管的第二端与所述第三节点电连接；
所述第十二晶体管的控制端与所述第三节点电连接，所述第十二晶体管的第一端与所述第二时钟信号输入端电连接；
所述第一电容的第一端与所述第十二晶体管的第二端电连接，所述第一电容的第二端与所述第十二晶体管的控制端电连接；
所述第一输出模块包括第十三晶体管和第二电容，所述第十三晶体管的控制端与所述第二节点电连接，所述第十三晶体管的第一端与所述第一电位信号输入端电连接，所述第十三晶体管的第二端与所述扫描信号输出端电连接；
所述第二电容的第一端与所述第二时钟信号输入端电连接，所述第二电容的第二端与所述第十三晶体管的控制端电连接；
所述第二输出模块包括第十四晶体管和第三电容，所述第十四晶体管的控制端与所述第一节点电连接，所述第十四晶体管的第一端与所述第二电位信号输入端电连接，所述第十四晶体管的第二端与所述漏电抑制模块电连接；
所述第三电容的第一端与所述第二电位信号输入端电连接，所述第三电容的第二端与所述第十四晶体管的控制端电连接。
8.根据权利要求1所述的扫描驱动电路，其特征在于，还包括：第二输入模块、第三输出控制模块、第一节点、第二节点、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端和移位信号输入端；
所述第二输入模块与所述第一节点、所述第一时钟信号输入端和所述移位信号输入端电连接，所述第二输入模块用于控制所述第一节点的电位，所述第一节点控制所述第二输出模块的导通状态；
所述第三输出控制模块与所述第二节点、所述第一节点、所述第一电位信号输入端、所述第一时钟信号输入端和所述第二时钟信号输入端电连接；所述第三输出控制模块用于控制所述第二节点的电位，所述第二节点控制所述第一输出模块的导通状态；
所述第一输出模块与所述第二节点、所述第一电位信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第一电位信号输入端输入的第一电位信号传输至所述扫描信号输出端；
所述第二输出模块与所述第一节点、所述第二电位信号输入端和所述漏电抑制模块电连接；所述第二输出模块导通期间，所述第二电位信号输入端输入的第二电位信号通过所述漏电抑制模块传输至所述扫描信号输出端。
9.根据权利要求8所述的扫描驱动电路，其特征在于，所述第二输入模块包括第十五晶体管，所述第十五晶体管的控制端与所述第一时钟信号输入端电连接，所述第十五晶体管的第一端与所述移位信号输入端电连接，所述第十五晶体管的第二端与所述第一节点电连接；
所述第三输出控制模块包括第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第四电容和第五电容；
所述第十六晶体管的控制端与所述移位信号输入端电连接，所述第十六晶体管的第一端与所述第一电位信号输入端电连接，所述第十六晶体管的第二端与所述第十七晶体管的控制端电连接；
所述第十七晶体管的第一端与所述第一时钟信号输入端电连接，所述第十七晶体管的第二端与所述第十九晶体管的第一端电连接；
所述第四电容的第一端与所述第一时钟信号输入端电连接，所述第四电容的第二端与所述第十七晶体管的控制端电连接；
所述第十八晶体管的控制端与所述第一节点电连接，所述第十八晶体管的第一端与所述第一电位信号输入端电连接，所述第十八晶体管的第二端与所述第十九晶体管的第一端电连接；
所述第十九晶体管的控制端与所述第二时钟信号输入端电连接，所述第十九晶体管的第二端与所述第二节点电连接；
所述第五电容的第一端与所述第一电位信号输入端电连接，所述第五电容的第二端与所述第十九晶体管的第一端电连接；
所述第一输出模块包括第二十晶体管，所述第二十晶体管的控制端与所述第二节点电连接，所述第二十晶体管的第一端与所述第一电位信号输入端电连接，所述第二十晶体管的第二端与所述扫描信号输出端电连接；
所述第二输出模块包括第二十一晶体管和第六电容，所述第二十一晶体管的控制端和所述第一晶体管的控制端均与所述第一节点电连接，所述第二十一晶体管的第一端与所述第二电位信号输入端电连接，所述第二十一晶体管的第二端与所述第一晶体管的第一端电连接；
所述第六电容的第一端与所述第二电位信号输入端电连接，所述第六电容的第二端与所述第二十一晶体管的控制端电连接。
10.一种显示面板，其特征在于，包括启动信号线、至少两个如权利要求1-9任一项所述的扫描驱动电路和至少两条扫描线；所述至少两条扫描线与对应的所述扫描驱动电路的扫描信号输出端电连接；
至少两个所述扫描驱动电路级联连接，第一级所述扫描驱动电路的移位信号输入端与所述启动信号线电连接；上一级所述扫描驱动电路的扫描信号输出端与下一级所述扫描驱动电路的移位信号输入端电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910425293.0A CN110322851B (zh) | 2019-05-21 | 2019-05-21 | 一种扫描驱动电路和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910425293.0A CN110322851B (zh) | 2019-05-21 | 2019-05-21 | 一种扫描驱动电路和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110322851A true CN110322851A (zh) | 2019-10-11 |
| CN110322851B CN110322851B (zh) | 2021-07-20 |
Family
ID=68113235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910425293.0A Active CN110322851B (zh) | 2019-05-21 | 2019-05-21 | 一种扫描驱动电路和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110322851B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802424A (zh) * | 2021-02-26 | 2021-05-14 | 合肥维信诺科技有限公司 | 移位寄存器、显示面板及显示装置 |
| CN112927643A (zh) * | 2021-01-29 | 2021-06-08 | 合肥维信诺科技有限公司 | 栅极驱动电路、栅极驱动电路的驱动方法和显示面板 |
| CN113903307A (zh) * | 2021-10-21 | 2022-01-07 | 京东方科技集团股份有限公司 | 信号提供方法、信号提供模组和显示装置 |
| CN114067729A (zh) * | 2021-11-16 | 2022-02-18 | 武汉华星光电技术有限公司 | 发光驱动电路及显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104008741A (zh) * | 2014-05-20 | 2014-08-27 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路及液晶显示装置 |
| CN104050941A (zh) * | 2014-05-27 | 2014-09-17 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| CN105469759A (zh) * | 2015-12-15 | 2016-04-06 | 深圳市华星光电技术有限公司 | 一种移位寄存器 |
| CN105489156A (zh) * | 2016-01-29 | 2016-04-13 | 京东方科技集团股份有限公司 | 移位寄存单元及驱动方法、栅极驱动电路和显示装置 |
| CN106409253A (zh) * | 2016-09-26 | 2017-02-15 | 上海天马微电子有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
| CN108091308A (zh) * | 2017-12-08 | 2018-05-29 | 武汉华星光电技术有限公司 | 一种goa电路 |
| CN108257567A (zh) * | 2018-01-31 | 2018-07-06 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、触控显示装置 |
-
2019
- 2019-05-21 CN CN201910425293.0A patent/CN110322851B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104008741A (zh) * | 2014-05-20 | 2014-08-27 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路及液晶显示装置 |
| CN104050941A (zh) * | 2014-05-27 | 2014-09-17 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| CN105469759A (zh) * | 2015-12-15 | 2016-04-06 | 深圳市华星光电技术有限公司 | 一种移位寄存器 |
| CN105489156A (zh) * | 2016-01-29 | 2016-04-13 | 京东方科技集团股份有限公司 | 移位寄存单元及驱动方法、栅极驱动电路和显示装置 |
| CN106409253A (zh) * | 2016-09-26 | 2017-02-15 | 上海天马微电子有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
| CN108091308A (zh) * | 2017-12-08 | 2018-05-29 | 武汉华星光电技术有限公司 | 一种goa电路 |
| CN108257567A (zh) * | 2018-01-31 | 2018-07-06 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、触控显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112927643A (zh) * | 2021-01-29 | 2021-06-08 | 合肥维信诺科技有限公司 | 栅极驱动电路、栅极驱动电路的驱动方法和显示面板 |
| CN112802424A (zh) * | 2021-02-26 | 2021-05-14 | 合肥维信诺科技有限公司 | 移位寄存器、显示面板及显示装置 |
| CN113903307A (zh) * | 2021-10-21 | 2022-01-07 | 京东方科技集团股份有限公司 | 信号提供方法、信号提供模组和显示装置 |
| CN113903307B (zh) * | 2021-10-21 | 2023-09-15 | 京东方科技集团股份有限公司 | 信号提供方法、信号提供模组和显示装置 |
| CN114067729A (zh) * | 2021-11-16 | 2022-02-18 | 武汉华星光电技术有限公司 | 发光驱动电路及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110322851B (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107610651B (zh) | 像素电路、像素电路的驱动方法和显示面板 | |
| US11127478B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
| CN110322851A (zh) | 一种扫描驱动电路和显示面板 | |
| CN107316613B (zh) | 像素电路、其驱动方法、有机发光显示面板及显示装置 | |
| CN101149893B (zh) | 半导体器件和使用了它的显示装置以及电子装置 | |
| US9779682B2 (en) | GOA circuit with forward-backward scan function | |
| CN105427800B (zh) | 像素电路、驱动方法、有机电致发光显示面板及显示装置 | |
| CN106782301B (zh) | 一种阵列基板、显示面板及显示面板的驱动方法 | |
| CN105405395B (zh) | 一种像素结构、其驱动方法及相关显示装置 | |
| CN108257567A (zh) | Goa单元及其驱动方法、goa电路、触控显示装置 | |
| CN108231005A (zh) | Amoled像素驱动电路、驱动方法、显示面板及终端 | |
| CN109509433A (zh) | 像素电路、显示装置和像素驱动方法 | |
| CN105405399B (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
| CN106205491A (zh) | 一种像素电路、其驱动方法及相关装置 | |
| CN106991975B (zh) | 一种像素电路及其驱动方法 | |
| CN108492770A (zh) | 一种像素补偿电路、其驱动方法及显示面板、显示装置 | |
| CN105139801A (zh) | 阵列基板行驱动电路、移位寄存器、阵列基板及显示器 | |
| CN107146577B (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
| CN106710522A (zh) | Oled像素驱动电路及像素驱动方法 | |
| CN107464526A (zh) | 一种像素补偿电路、其驱动方法及显示装置 | |
| WO2019061981A1 (zh) | 一种显示装置的驱动电路和驱动方法 | |
| CN109300436A (zh) | Amoled像素驱动电路及驱动方法 | |
| CN102881247B (zh) | 像素驱动电路、像素驱动电路的驱动方法及显示面板 | |
| CN103198788A (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
| CN109686313A (zh) | 一种像素电路、显示面板及像素电路的驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |