CN105453251B - 在基板上从不同材料形成鳍的方法 - Google Patents

在基板上从不同材料形成鳍的方法 Download PDF

Info

Publication number
CN105453251B
CN105453251B CN201480043551.4A CN201480043551A CN105453251B CN 105453251 B CN105453251 B CN 105453251B CN 201480043551 A CN201480043551 A CN 201480043551A CN 105453251 B CN105453251 B CN 105453251B
Authority
CN
China
Prior art keywords
layer
coating
oxide skin
substrate
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480043551.4A
Other languages
English (en)
Other versions
CN105453251A (zh
Inventor
S·S·宋
Z·王
C·F·耶普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105453251A publication Critical patent/CN105453251A/zh
Application granted granted Critical
Publication of CN105453251B publication Critical patent/CN105453251B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

形成不同材料的鳍的方法包括提供具有带顶面的第一材料层的基板，掩模该基板的第一部分而保持该基板的第二部分暴露，在该第二部分处蚀刻第一开口，在该开口中形成第二材料的基体达到与该第一材料层的顶面的水平，移除该掩模，并且在该第一部分处形成第一材料的鳍并且在该第二部分处形成第二材料的鳍。还公开了具有由至少两种不同材料形成的鳍的finFET器件。

Description

在基板上从不同材料形成鳍的方法
公开领域
本公开涉及在基板上从不同材料形成鳍的方法，并涉及具有从不同材料形成的鳍的基板，并且更具体而言涉及在多层基板上形成鳍的方法，其中一些鳍从该基板的第一层材料形成，并且一些鳍从该基板的第二层材料形成，并且涉及具有此类鳍的基板。
背景技术
FinFET器件包括可以被用来形成finFET晶体管的沟道的多个鳍。有时期望从不同材料形成鳍。例如，可能期望从III族-V族材料(例如，砷化铟或者铟镓砷化物)形成一些鳍，从锗形成另一组鳍，以及任选地，形成第三组硅鳍。为了从不同材料形成鳍，迄今需要为硅层上的特定的鳍材料层形成恰适的缓冲层以提供要在上面生长给定类型材料的合适基板。当鳍都是形成自相同材料时，这相对简单。然而，从两种或三种不同材料形成鳍要求两个或三个缓冲层，并且这使得基板制造工艺复杂化。因此会期望用高效的方式从不同材料产生鳍。
概述
示例性实施例包括形成不同材料的鳍的方法。该方法包括提供包括带顶面的第一材料层的基板，掩模该基板的第一部分以形成掩模而保留该基板的第二部分暴露，并且在该第二部分处蚀刻第一开口。该方法还包括在该开口中形成第二材料的基体达到第一材料层的顶面的水平，移除该掩模以及在第一部分处形成第一材料的鳍并且在第二部分处形成第二材料的鳍。
另一实施例包括具有由至少两种不同材料形成的鳍的finFET器件。该器件包括具有带顶面的第一层的基板以及在第一层顶面上的第一氧化物层。第一氧化物层具有顶面，且第一氧化物层覆盖了第一层的第一部分但是不覆盖第一层的第二部分。材料第一基体体被形成在第一层的第二部分处，并且该材料第一基体具有与第一氧化物层的顶面齐平的顶面。第一组鳍由第一材料形成在第一氧化物层上，并且由第二材料形成的第二组鳍形成在该材料第一基体上。
附加的实施例包括形成不同材料的鳍的方法。该方法包括提供包括第一材料层、在第一材料层上的第一氧化物层、在第一氧化物层上的第二材料层、以及在第二材料层上的第二氧化物层的基板。该基板还包括在第二氧化物层上的第三材料层，并且该第三材料层具有形成该基板的顶面的顶面。该方法还包括在该基板上的第一位置处蚀刻第一开口，该第一开口穿过第三材料层并且穿过第二氧化物层到达第二材料层；以及在第一开口中形成第二材料基体达到该基板的顶面的水平。该方法还包括在该基板上的第二位置处蚀刻第二开口，该第二开口穿过第三材料层、第二氧化物层、第二材料层和第一氧化物层到达第一材料层；以及在第二开口中形成第一材料基体达到该基板的顶面的水平。此外，该方法包括在第一位置处形成包括第二材料的第一鳍，在第二位置处形成包括第一材料的第二鳍以及在第三位置处形成包括第三材料的第三鳍。
另一个实施例包括形成不同材料的鳍的方法。该方法包括提供包括带顶面的第一材料层的基板的步骤，掩模该基板的第一部分以形成掩模而保留该基板的第二部分暴露的步骤，以及在该第二部分处蚀刻第一开口的步骤。该方法还包括在该开口中形成第二材料基体达到第一材料层的顶面的水平的步骤，移除该掩模的步骤，以及在第一部分处形成第一材料的鳍并且在第二部分处形成第二材料的鳍的步骤。
附加的实施例包括具有由至少两种不同材料形成的鳍的finFET器件。该器件包括具有带顶面的第一层的基板以及在第一层顶面上的第一氧化物层，该第一氧化物层具有顶面。第一氧化物层覆盖了第一层的第一部分且并不覆盖第一层的第二部分。材料第一基体被形成在第一层的第二部分处，该材料第一基体具有与第一氧化物层的顶面齐平的顶面。提供了用于形成半导体器件的第一部分的第一鳍装置，并且提供了用于形成半导体器件的第二部分的第二鳍装置。
另一个实施例包括形成不同材料的鳍的方法。该方法包括提供包括第一材料层、在第一材料层上的第一氧化物层、在第一氧化物层上的第二材料层、在第二材料层上的第二氧化物层以及在第二氧化物层上的第三材料层的基板的步骤。第三材料层具有形成该基板的顶面的顶面。该方法还包括在基板上的第一位置处蚀刻第一开口的步骤，该第一开口穿过第三材料层并且穿过第二氧化物层到达第二材料层；以及在第一开口中形成第二材料基体达到该基板的顶面的水平的步骤。该方法还包括在基板上的第二位置处蚀刻第二开口的步骤，该第二开口穿过第三材料层、第二氧化物层、第二材料层和第一氧化物层到达第一材料层；以及在第二开口中形成第一材料基体达到该基板的顶面的水平的步骤。此外，该方法包括在第一位置处形成包括第二材料的第一鳍的步骤，在第二位置处形成包括第一材料的第二鳍的步骤以及在第三位置处形成包括第三材料的第三鳍的步骤。
附图简述
给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1-8是根据第一实施例的图示地示出不同工艺阶段期间的晶片的立面视图。
图9-15是根据第二实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
图16-23是根据第三实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
图24-31是根据第四实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
图32-45是根据第五实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
图46-52是根据第六实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
图53是解说根据一实施例的方法的流程图。
图54是解说根据另一个实施例的方法的流程图。
图55是其中可使用本公开的实施例的示例性无线通信系统的示意图。
详细描述
本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的各实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如被配置成“执行所描述的动作的逻辑”。
图1是包括具有顶面104的硅层102的基板100。在图2中，具有顶面202的氮化物硬掩模已被应用到基板100的第一部分204，而保持基板100的第二部分206不被掩盖。在图3中，蚀刻工艺已在基板的未被掩盖的第二部分206处形成基板100中的开口300。图4示出了生长在基板100上或者以其他方式形成在基板100上的开口300中以及在氮化物硬掩模200的顶面202之上的硅锗(“SiGe”)层400。有益地，SiGe能够被直接生长在硅上而不形成单独的缓冲层。在图5中，SiGe层400已经被化学地和/或机械地移除一直降到氮化物硬掩模200的顶面202的水平。如图6中所解说的，将SiGe氧化使得其缩合，并且多个氧化工艺降低了SiGe层400的高度直到SiGe层400的顶面402与硅层102的顶面104齐平，并且氮化物硬掩模200如图7中所示的那样被移除。其结果是包括其中包含有SiGe基体400的硅层102的结构700。如图8中所解说的，多个鳍800被用常规方式形成在结构700之中。这些鳍的第一子集802形成自硅层102，并且这些鳍的第二子集804形成自SiGe基体400。finFET器件(未解说)能够例如从图8的器件形成在半导体管芯上，其中finFET器件中将会有一些鳍由硅形成，而其他鳍由锗形成。
根据第二实施例的工艺在图9-15中解说。图9解说了基板900，该基板900包括具有顶面904的硅层902、在硅层902的顶面904上的底部氧化物层906，以及由III-V族材料(诸如砷化铟或者铟镓砷化物)形成的顶层908，其中基板900一般可以被称为“绝缘体上III-V族”。顶层908具有顶面910。在图10中，具有顶面1002的氮化物硬掩模1000被应用到顶层908的顶面910的第一部分1004，而保持顶层908的第二部分1006暴露。如图11中所解说，顶层908和底部氧化物层906被蚀刻以形成下至硅层902的顶面904的水平的开口1100。在图12中，SiGe层1200被生长或者以其他方式形成在开口1100中以及在氮化物硬掩模1000的顶面1002上。如第一实施例中那样，SiGe层1200能够被直接生长在硅层902上而不使用缓冲层。如图13中所解说，SiGe层1200被机械地和/或化学地修改以移除不在开口1100中或之上的那些部分，并且SiGe层1200在之后被氧化以将其厚度降低到顶层908的顶面910的水平。如图14中所示，氮化物硬掩模1000被移除，留下了包括III-V族材料的顶层908的基板1400，其中在顶层908中具有SiGe基体1200。在图15中，鳍1500形成自基板1400，其中包括形成自III-V族材料的第一鳍子集1502和形成自SiGe的第二鳍子集1504。finFET器件(未解说)能够形成自图15的器件，其中finFET器件将具有由III-V族材料形成的一些鳍以及由SiGe形成的其他鳍。
根据第三实施例的工艺在图16-23中解说。在图16中，基板1600被提供为包括具有顶面1604的锗底层1602、以及在底层1602的顶面1604上的氧化物层1606。III-V族顶层1608被形成在氧化物层1606上并且具有顶面1610。在图17中，具有顶面1702的氮化物硬掩模1700被应用到顶层1608的第一部分1704，而保持第二部分1706暴露。在图18中，顶层1608和氧化物层1606被蚀刻降至锗底层1602的顶面1604以形成开口1800。图19示出了锗基体1900，其被非选择性地外延沉积在开口1800中以及在氮化物硬掩模1700的顶面1702之上。因为底层1602和基体1900二者都是锗的，所以并不需要使用SiGe，并且替代地，基体1900的锗能够被直接生长在底层1602的顶面1604上。图20解说了在化学机械抛光工艺移除了锗基体1900在开口1800之外的部分之后的基板2000，并且在图21中，在开口1800中的锗基体1900被氧化且被蚀刻以将其厚度降低到顶层1608的顶面1610的水平。图22中移除了氮化物硬掩模1700以生成具有被顶层1608的III-V族材料围绕的锗基体1900的基板2200。在图23中，该基板2200被加工以形成鳍2300，其第一子集2302由III-V族材料形成，并且其第二子集2304由来自基体1900的锗形成。finFET器件(未解说)能够形成自图23的器件，其中finFET器件将具有由III-V族材料形成的一些鳍以及由锗形成的其他鳍。
根据第四实施例的工艺在图24-31中解说。图24解说了具有带顶面2404的硅层2402、第一氧化物层2406、在第一氧化物层2406上的具有顶面2410的锗层2408、在顶面2410上的第二氧化物层2412、和具有顶面2416的III-V族顶层2414的基板2400。在图25中，具有顶面2502的氮化物硬掩模2500被应用到顶层2414的第一部分2504，而保持顶层2414的第二部分2506暴露。在图26中，顶层2414和第二氧化物层2412在第二部分2506处被蚀刻降至锗层2408的顶面2410以形成开口2600。如图27中所示，锗基体2700被生长在开口2600中，其从开口2600延伸出来并且延伸到氮化物硬掩模2500的顶面2502上。因为锗基体2700被生长在锗层2408上，所以不要求有单独的缓冲层。在此之后，如图28中所解说的，氮化物硬掩模2500的顶面2502上的部分基体2700被化学地和/或机械地移除，并且在图29中，锗基体2700被氧化并且蚀刻以将其厚度降低至顶层2414的顶面2416的水平。在图30中，氮化物硬掩模2500被移除，留下了其中具有锗基体2700的III-V族材料的顶层2414的基板3000。该基板3000被用常规方式加工以形成图31中所解说的鳍3100，其第一子集3102由III-V族材料形成，并且其第二子集3104由来自锗基体2700的锗形成。finFET器件(未解说)能够形成自图31的器件，其中finFET器件将具有由III-V族材料形成的一些鳍以及由锗形成的其他鳍。
从之前的描述，将会领会，图24-31的实施例在某种程度上类似于图16-23的实施例。然而，为锗层2408提供硅基板2400允许该基板以用于处理硅的常规装备来被处置，而仍然提供在其上生长锗基体2700的锗层2408。图16-23的基板1600能够被用来用类似于图24-31的方法地形成鳍，但是，因为其包括锗底层1602，所以基板1600必须由特别配置成处置锗的装备来处理，锗材料一般比硅更脆弱并且更难以处置。
图32-45解说了根据第五实施例的工艺，其中三种不同材料的鳍被形成在基板上。图32解说了具有带顶面3204的硅层3202、第一氧化物层3206、在第一氧化物层3206上的具有顶面3210的锗层3208、在顶面3210上的第二氧化物层3212、和具有顶面3216的III-V族顶层3214的基板3200。在图33中，具有顶面3302的氮化物硬掩模3300被应用到顶层3214的第一部分3304，而保持顶层3214的第二部分3306暴露。在图34中，顶层3214和第二氧化物层3212在第二部分3306处被蚀刻降至锗层3208的顶面3210以形成开口3400。图35解说了被生长在开口3400中的锗基体3500，其从开口3400向外延伸并且延伸到氮化物硬掩模3300的顶面3302上。因为锗基体3500被生长在锗层3208上，所以不要求有单独的缓冲层。在此之后，如图36中所解说的，氮化物硬掩模3300的顶面3302上的部分基体3500被化学地和/或机械地移除，并且在图37中，锗基体3500被氧化并且蚀刻以将其厚度降低至顶层3214的顶面3216的水平。在图38中，氮化物硬掩模3300被移除，留下了包括其中具有锗基体3500的III-V族材料的顶层3214的基板，该具有顶面的基板包括III-V族材料的顶层3214的顶部。
至此，第五实施例的工艺类似于第四实施例的工艺。然而，在其中具有锗基体3500的基板被形成之后，在本实施例中，如图39所示，具有顶面3902的第二氮化物硬掩模3900被形成在基板的顶面3802上，而保持与第二部分3306隔开的位置处的第三部分3904暴露。如图40中所解说，顶层3214、第二氧化物层3212、锗层3208和第一氧化物层3206被蚀刻以形成开口4000，该开口4000延伸到硅层3202的顶面3204，并且在图41中，硅基体4100被形成在硅层3202的顶面3204上，其填充了开口4000并且覆盖的氮化物硬掩模3900的顶层3902。如图43中所解说的，硅基体4100被化学地和/或机械地从氮化物硬掩模的顶面3902移除并氧化，直到其位于顶层3214的顶面3216的水平。如图44中所示，第二氮化物硬掩模3900被移除，留下了在III-V族材料的顶层3214中具有锗第一区3500和硅第二区4100的基板4400。图45中所解说的，该基板4400被以常规方式加工以形成多个鳍4500。鳍4500的第一子集4502包括III-V族材料，鳍4500的第二子集4504包括来自锗基体3500的锗，并且鳍4500的第三子集4506包括来自硅第二区4100的硅。在现有锗层3208上生长锗且在硅层3202上生长硅允许形成三种不同类型的鳍以供用于finFET(未解说)中而不需要为每种不同材料形成缓冲层。
图46-51解说了根据第六实施例的方法。在该实施例中，参考图46，硅基板4600具有带有顶面4604的硅层4602，在顶面4604上的第一氧化物层4606，在第一氧化物层4606上、并且具有顶面4610的锗层4608，在锗层4608的顶面4610上的第二氧化物层4612。包括III-V族材料并且具有顶面4616的顶层4614被形成在第二氧化物层4612上。具有顶面4602的氮化物硬掩模4618被形成在顶层4614的顶面4616上。该结构大体上类似于图33的结构。然而，在之前的实施例中，形成硅鳍的位置是独立于形成锗鳍的位置地来被确定的。本实施例允许对于这两组鳍的相对位置有更为精确的控制。为此，顶部掩模层4622被应用到氮化物硬掩模4618的顶面4620，其中第一开口4624在用于形成锗鳍的位置，并且第二开口4626位于用于形成硅鳍的位置，并且如图47中所解说的，第一开口4700在氮化物硬掩模4618中第一开口4624处被蚀刻，并且第二开口4702在氮化物硬掩模4618中第二开口4626处被蚀刻。在图48中，第一开口用材料4800的屏蔽基体、底部抗反射材料(BARC)或者含光阻剂或有机碳的膜来填充，例如其可以由旋涂继以光刻以及显影工艺来形成。替换地，材料4800基体可包括碳掺杂SiOx，并且可以由等离子体增强化学气相沉积(PECVD)工艺继以光刻工艺和蚀刻来沉积。在第二开口4626处，基板4600被蚀刻穿过顶层4614、第二氧化物层4612、锗层4608和第一氧化物层4606到达硅层4602，以形成开口4802。在图49中，硅基体4900在开口4802中被向上生长直到顶部掩模层4622。随后，如图50中所解说的，材料4800的屏蔽基体被移除，并且开口5002在顶部掩模层4622的第一开口4624处被形成。在该附加的开口5002处，顶层4614和第二氧化物层4612被蚀刻到锗层4608的水平，并且如图51中所解说的，锗基体5102在开口5002中被向上生长直到顶部掩模层4622。顶部掩模层4622和氮化物硬掩模4618随后被移除以留下具有锗基体5102和硅基体4900的基板5200，锗基体5102和硅基体4900各自被由III-V族材料形成的顶层4614围绕，其基板能够被形成为基本如图45中所示的具有三种不同类型的鳍的基板。
根据一实施例的方法在图53中解说并且包括提供包括带顶面的第一材料层的基板的框5300，掩模该基板的第一部分而保持该基板的第二部分暴露的框5302，在第二部分处蚀刻第一开口的框5304，在该开口中形成第二材料基体达到第一材料层的顶面的水平的框5306，移除掩模的框5308和在第一部分处形成第一材料的鳍且在第二部分处形成第二材料的鳍的框5310。
根据一实施例的另一种方法在图54中解说并且包括框5400，框5400是提供包括第一材料层、在第一材料层上的第一氧化物层、在第一氧化物层上的第二材料层、在第二材料层上的第二氧化物层以及在第二氧化物层上的第三材料层的基板，该第三材料层具有形成该基板的顶面的顶面。该方法还包括在基板上的第一位置蚀刻第一开口穿过第三材料层且穿过第二氧化物层到达第二材料层的框5402，在第一开口中形成第二材料基体到达该基板的顶面的水平的框5404，在该基板上的第二位置蚀刻第二开口穿过第三材料层的、第二氧化物层、第二材料层和第一氧化物层到达第一材料层的框5406，在第二开口中形成第一材料基体到达该基板的顶面的水平的框5408，以及在第一位置形成包括第二材料的第一鳍、在第二位置形成包括第一材料的第二鳍以及在第三位置形成包括第三材料的第三鳍的框5410。
图55解说了其中可有利地采用本公开的一个或多个实施例的示例性无线通信系统5500。为解说的目的，图55示出了三个远程单元5520、5530和5550和两个基站5540。将认识到，常规无线通信系统可具有远多于此的远程单元和基站。远程单元5520、5530和5550包括集成电路或其它半导体器件5525、5535和5555(包括如本文所公开的具有不同材料的鳍的finFET)，它们在以下将进一步讨论的本公开实施例之中。图55示出了从基站5540到远程单元5520、5530、和5550的前向链路信号5580，以及从远程单元5520、5530、和5550到基站5540的反向链路信号5590。
在图55中，远程单元5520被示为移动电话，远程单元5530被示为便携式计算机，且远程单元5550被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据或数字助理(PDA))、导航设备(诸如启用GPS的设备)、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备、或者其任何组合中的任一者或其组合。尽管图55解说了根据本公开的教导的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的各实施例可适于用在具有有源集成电路系统(包括存储器以及用于测试和表征的片上电路系统)的任何设备中。
此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文中所公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或者在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
相应地，本发明的一实施例可包括实施用于形成具有不同材料的鳍的基板的方法的计算机可读介质。相应地，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (16)

1.一种形成不同材料的鳍的方法，包括：
提供包括带顶面的第一材料层、第二材料层、以及在所述第二材料层上的第一氧化物层的基板，所述第一材料层位于所述第一氧化物层上；
掩模所述基板的第一部分以形成掩模，而保持所述基板的第二部分暴露；
在所述第二部分处蚀刻第一开口穿过所述第一材料层和所述第一氧化物层到达所述第二材料层；
在所述第一开口中形成第一材料基体达到所述第一材料层的所述顶面的水平，其中所述第一材料基体由所述第一材料层和所述第一氧化物层围绕；
移除所述掩模；以及
在所述第一部分处形成所述第一材料的鳍以及在所述第二部分处形成所述第一材料基体的鳍。
2.如权利要求1所述的方法，其特征在于，所述第二材料是硅。
3.如权利要求1所述的方法，其特征在于，所述第一材料是III-V族材料。
4.如权利要求3所述的方法，其特征在于，所述第二材料或所述第一材料基体中的一者是锗。
5.如权利要求3所述的方法，其特征在于，所述第二材料层是硅并且所述第一材料基体是硅锗。
6.如权利要求3所述的方法，其特征在于，所述第二材料层是与所述第一材料基体不同的材料。
7.如权利要求1所述的方法，其特征在于，所述基板包括第三材料层，在所述第三材料层上的第二氧化物层、在所述第二氧化物层上的所述第二材料层，以及在所述第二材料层上的所述第一氧化物层，并且其中所述第一材料层位于所述第一氧化物层上，并且其中在所述第二部分处蚀刻第一开口包括蚀刻第一开口穿过所述第一材料层和所述第一氧化物层到达所述第二材料层。
8.如权利要求7所述的方法，其特征在于，包括在所述基板的第三部分处蚀刻第二开口穿过所述第一材料层、所述第一氧化物层、所述第二材料层和所述第二氧化物层到达所述第三材料层，以及在所述第二开口中形成第三材料基体达到所述第一材料层的所述顶面的水平，以及在所述第三部分处形成第三材料的鳍。
9.如权利要求7所述的方法，其特征在于，掩模所述基板的第一部分包括保持所述基板的第三部分暴露并且包括在所述基板的所述第三部分处蚀刻第二开口，所述第二开口穿过所述第一材料层、所述第二氧化物层、所述第二材料层以及所述第一氧化物层到达所述第三材料层，以及在所述第二开口中形成第三材料基体达到所述第一材料层的所述顶面的水平，以及在所述第三部分处形成所述第三材料的鳍。
10.一种具有由至少两种不同材料形成的鳍的finFET器件，包括：
具有带顶面的第一层的基板；
在第一层顶面上的第一氧化物层，所述第一氧化物层具有顶面，所述第一氧化物层覆盖了所述第一层的第一部分，并且不覆盖所述第一层的第二部分；
在所述第一层的所述第二部分处的第一材料基体，所述第一材料基体由第二材料形成，所述第一材料基体具有与所述第一氧化物层的所述顶面齐平的顶面，其中所述第一氧化物层毗邻所述第一材料基体；
其中在所述第一氧化物层上的由第一材料形成的第一组鳍；以及
在所述第一材料基体上的由所述第二材料形成的第二组鳍。
11.如权利要求10所述的finFET器件，其特征在于，所述第一层包括所述第二材料。
12.如权利要求10所述的finFET器件，其特征在于，所述基板包括不同于所述第一材料和所述第二材料的第三材料。
13.如权利要求12所述的finFET器件，其特征在于，所述第二材料包括锗。
14.如权利要求12所述的finFET器件，其特征在于，所述基板包括第二层以及在所述第二层上的第二氧化物层，其中所述第一层位于所述第二氧化物层上，以及包括从所述第二层延伸通过所述第二氧化物层、所述第一层和所述第一氧化物层的第二材料基体，所述第二材料基体具有与所述第一氧化物层的所述顶面齐平的顶面，所述第二材料基体和所述第二层由第三材料形成，以及在所述第二材料基体上的由所述第三材料形成的第三组鳍。
15.如权利要求14所述的finFET器件，其特征在于，所述第二材料包括锗，并且所述第三材料包括硅。
16.如权利要求10所述的finFET器件，其特征在于，其被集成到至少一个半导体管芯中。
CN201480043551.4A 2013-08-01 2014-07-25 在基板上从不同材料形成鳍的方法 Expired - Fee Related CN105453251B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/956,398 US9396931B2 (en) 2013-08-01 2013-08-01 Method of forming fins from different materials on a substrate
US13/956,398 2013-08-01
PCT/US2014/048270 WO2015017283A1 (en) 2013-08-01 2014-07-25 Method of forming fins from different materials on a substrate

Publications (2)

Publication Number Publication Date
CN105453251A CN105453251A (zh) 2016-03-30
CN105453251B true CN105453251B (zh) 2019-05-28

Family

ID=51352812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480043551.4A Expired - Fee Related CN105453251B (zh) 2013-08-01 2014-07-25 在基板上从不同材料形成鳍的方法

Country Status (6)

Country Link
US (2) US9396931B2 (zh)
EP (1) EP3028301A1 (zh)
JP (1) JP2016529708A (zh)
KR (1) KR20160038031A (zh)
CN (1) CN105453251B (zh)
WO (1) WO2015017283A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123585B1 (en) * 2014-02-11 2015-09-01 International Business Machines Corporation Method to form group III-V and Si/Ge FINFET on insulator
US9129863B2 (en) 2014-02-11 2015-09-08 International Business Machines Corporation Method to form dual channel group III-V and Si/Ge FINFET CMOS
US9564518B2 (en) * 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
US9524987B2 (en) 2014-10-21 2016-12-20 United Microelectronics Corp. Fin-shaped structure and method thereof
US20160358827A1 (en) * 2014-10-21 2016-12-08 United Microelectronics Corp. Method of forming fin-shaped structure
US9633908B2 (en) 2015-06-16 2017-04-25 International Business Machines Corporation Method for forming a semiconductor structure containing high mobility semiconductor channel materials
US10461082B2 (en) 2015-06-26 2019-10-29 Intel Corporation Well-based integration of heteroepitaxial N-type transistors with P-type transistors
US9679899B2 (en) * 2015-08-24 2017-06-13 Stmicroelectronics, Inc. Co-integration of tensile silicon and compressive silicon germanium
EP3823389B1 (en) 2016-05-17 2023-07-12 Huawei Technologies Co., Ltd. User plane resource management method, user plane network element, and control plane network element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681124A (zh) * 2004-03-31 2005-10-12 国际商业机器公司 集成电路结构及其形成方法
CN1826690A (zh) * 2003-07-21 2006-08-30 国际商业机器公司 沿多个表面具有应变晶格结构的fet沟道
CN101065840A (zh) * 2004-12-08 2007-10-31 先进微装置公司 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129424A (ja) * 1992-04-01 1993-05-25 Ricoh Co Ltd 半導体装置とその製造方法
US6864581B1 (en) * 2002-08-15 2005-03-08 National Semiconductor Corporation Etched metal trace with reduced RF impendance resulting from the skin effect
US6762448B1 (en) 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
JP2006012995A (ja) * 2004-06-23 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
EP1782463A1 (en) * 2004-06-30 2007-05-09 Advanced Micro Devices, Inc. Technique for forming a substrate having crystalline semiconductor regions of different characteristics
DE102004057764B4 (de) 2004-11-30 2013-05-16 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
US6972478B1 (en) * 2005-03-07 2005-12-06 Advanced Micro Devices, Inc. Integrated circuit and method for its manufacture
US7803670B2 (en) 2006-07-20 2010-09-28 Freescale Semiconductor, Inc. Twisted dual-substrate orientation (DSO) substrates
JP2008108999A (ja) * 2006-10-27 2008-05-08 Sony Corp 半導体装置および半導体装置の製造方法
JP2008227026A (ja) * 2007-03-12 2008-09-25 Toshiba Corp 半導体装置の製造方法
US8241970B2 (en) 2008-08-25 2012-08-14 International Business Machines Corporation CMOS with channel P-FinFET and channel N-FinFET having different crystalline orientations and parallel fins
US8258602B2 (en) 2009-01-28 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistors having a fin
JP2011035064A (ja) * 2009-07-30 2011-02-17 Renesas Electronics Corp 半導体装置、半導体基板、及び半導体基板の処理方法
EP2315239A1 (en) 2009-10-23 2011-04-27 Imec A method of forming monocrystalline germanium or silicon germanium
US8513723B2 (en) 2010-01-19 2013-08-20 International Business Machines Corporation Method and structure for forming high performance MOS capacitor along with fully depleted semiconductor on insulator devices on the same chip
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
KR20130054010A (ko) 2011-11-16 2013-05-24 삼성전자주식회사 Ｉｉｉ-ｖ족 물질을 이용한 반도체 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826690A (zh) * 2003-07-21 2006-08-30 国际商业机器公司 沿多个表面具有应变晶格结构的fet沟道
CN1681124A (zh) * 2004-03-31 2005-10-12 国际商业机器公司 集成电路结构及其形成方法
CN101065840A (zh) * 2004-12-08 2007-10-31 先进微装置公司 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法

Also Published As

Publication number Publication date
CN105453251A (zh) 2016-03-30
US20150035019A1 (en) 2015-02-05
EP3028301A1 (en) 2016-06-08
WO2015017283A1 (en) 2015-02-05
US9396931B2 (en) 2016-07-19
JP2016529708A (ja) 2016-09-23
US20160322391A1 (en) 2016-11-03
KR20160038031A (ko) 2016-04-06

Similar Documents

Publication Publication Date Title
CN105453251B (zh) 在基板上从不同材料形成鳍的方法
US9716174B2 (en) Electrical isolation of FinFET active region by selective oxidation of sacrificial layer
US8765563B2 (en) Trench confined epitaxially grown device layer(s)
CN104584223B (zh) 在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件
TWI577017B (zh) 用於閘極凹入式電晶體的三族氮化物材料結構（二）
TWI501397B (zh) 閘極對齊接觸點及其製造方法
CN105745759B (zh) 非同质半导体衬底上的宽带隙晶体管及其制造方法
CN104126228A (zh) 非平面栅极全包围器件及其制造方法
CN104160478B (zh) 在非天然表面上形成具有减小的表面粗糙度和体缺陷密度的异质层的方法以及由此形成的结构
CN105723514B (zh) 用于半导体器件的双应变包覆层
US9564518B2 (en) Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
CN104254921A (zh) 具有分离氮化物存储层的sonos堆栈
US9722024B1 (en) Formation of semiconductor structures employing selective removal of fins
US11670686B2 (en) III-N nanostructures formed via cavity fill
US9837268B2 (en) Raised fin structures and methods of fabrication
US20150221726A1 (en) Finfet with isolated source and drain
CN107636834A (zh) 具有子鳍状物层的晶体管
CN107004710A (zh) 形成具有侧壁衬垫的鳍状物结构的装置和方法
CN107958908A (zh) Sonos器件的形成方法
US9431528B2 (en) Lithographic stack excluding SiARC and method of using same
US9960257B2 (en) Common fabrication of multiple FinFETs with different channel heights
US20200119174A1 (en) Method for forming a transition metal dichalcogenide - group iii-v heterostructure and a tunneling field effect transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190528

Termination date: 20210725

CF01 Termination of patent right due to non-payment of annual fee