CN105304601A - 引线框及其制造方法 - Google Patents

引线框及其制造方法 Download PDF

Info

Publication number
CN105304601A
CN105304601A CN201510431451.5A CN201510431451A CN105304601A CN 105304601 A CN105304601 A CN 105304601A CN 201510431451 A CN201510431451 A CN 201510431451A CN 105304601 A CN105304601 A CN 105304601A
Authority
CN
China
Prior art keywords
lead frame
coating
film
manufacture method
leadframe pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510431451.5A
Other languages
English (en)
Other versions
CN105304601B (zh
Inventor
吉元亮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN105304601A publication Critical patent/CN105304601A/zh
Application granted granted Critical
Publication of CN105304601B publication Critical patent/CN105304601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明提供一种引线框及其制造方法,该引线框可以使引线接合用端子的表面与外部连接用端子的表面不同。引线框由(50、51)金属板形成,可在其表面安装半导体元件而在背面的至少一部分作为外部连接端子露出,并且所述引线框(50、51)用作表面安装型半导体封装的部件,在所述表面和侧面形成有可与所述半导体元件接合的接合用镀层(30),在所述背面贴附有薄膜(40)。

Description

引线框及其制造方法
技术领域
本发明涉及引线框及其制造方法。
背景技术
为了应对半导体封装的小型化、薄型化的要求,作为在半导体封装的背面露出有外部连接端子的表面安装型封装,已知例如SON、QFN型的封装。
在这样的半导体封装中所使用的以往的引线框,未使用用于部分地形成镀层的掩模,而在整面具有由Ni、Pd和Au依次形成的镀层。由于该镀层可以进行引线接合,还具有与焊料的连接可靠性,因此可用于与所搭载的半导体元件进行引线接合用的内部端子和外部连接用的外部连接端子的双方(例如,参照专利文献1)。
现有技术文献
专利文献
专利文献:日本特开2005-79524号公报
发明内容
发明所要解决的课题
然而,大多情况下引线接合中的接合性和外部连接端子的连接中的与焊料的连接可靠性未必一致,而根据其用途,有时也会希望将在与半导体元件进行引线接合用的内部端子上形成的镀层与在外部连接用外部连接端子上形成的镀层是不同的金属镀层。这种情况下,无需对整面均匀地形成同一镀层,而需要使形成于内部端子的镀层与形成于外部端子的镀层不同,在制造工序中,大多会出现需要使内部端子的镀层形成与外部连接端子的镀层形成的制造过程不同的情况。
因此,本发明的目的在于,提供可以使引线接合用端子的表面成为与外部连接用端子不同的表面的引线框及其制造方法。
用于解决课题的方法
为了达成上述目的,本发明的一个方式所涉及的引线框由金属板形成,其背面的至少一部分作为外部连接端子露出并在表面安装半导体元件,从而能够用作表面安装型半导体封装的部件,在上述表面和侧面形成有可与上述半导体元件进行引线接合的引线接合用镀层,在上述背面贴附有薄膜。
本发明的另一个方式涉及引线框制造方法,所述引线框在背面露出外部连接端子并在表面安装半导体元件,从而用于表面安装型半导体封装所述引线框在背面露出外部连接端子并用于在表面安装半导体元件的表面安装型半导体封装,所述引线框的制造方法具有:
将金属板加工,形成引线框图案的工序、
在该引线框图案的背面贴附薄膜的工序、
将该薄膜作为掩模,在上述引线框的表面和侧面形成镀层的工序。
本发明的又一个方式所涉及引线框的制造方法,所述引线框在背面露出外部连接端子并在表面安装半导体元件,从而用于表面安装型半导体封装,所述引线框的制造方法具有:
将金属板加工,形成引线框图案的工序、
在该引线框图案的整面形成第一镀层的工序、
在上述引线框图案的背面贴附薄膜的工序、
将该薄膜作为掩模,在上述引线框的表面和侧面形成第二镀层的工序。
发明的效果
根据本发明,可以形成应对其用途的合适的接合用镀层。
附图说明
图1是本发明的第一实施方式所涉及的引线框的一个例子的截面构成图。
图2是表示本发明实施方式1所涉及的引线框的制造方法的一个例子的一系列的工序的图。图2(a)是表示形成引线框的金属板的准备工序的图。图2(b)是表示形成引线框图案的工序的图。图2(c)是表示薄膜贴附工序的一个例子的图。图2(d)是表示镀覆工序的一个例子的图。
图3是表示本发明的第二实施方式所涉及的引线框的一个例子的截面构成图。
图4是表示本发明的第二实施方式所涉及的引线框的制造方法的一个例子的一系列的工序的图。图4(a)是表示金属板的准备工序的一个例子的图。图4(b)是表示形成引线框图案的工序的一个例子的图。图4(c)是表示第一镀层形成工序的一个例子的图。图4(d)是表示薄膜贴附工序的一个例子的图。图4(e)是表示第二镀覆工序的一个例子的图。
图5是表示使用第二实施方式所涉及的引线框而得的表面安装型半导体封装的一个例子的图。
图6是表示本发明的第一以及第二实施方式所涉及的引线框50、51的发货方法的一个例子的图。
符号说明
10引线框图案
11半导体元件搭载区域
12端子区域
15金属板
20、30镀层
40薄膜
50、51引线框
60半导体元件
70引线
80树脂
具体实施方式
以下,参照附图,对本发明的实施方式进行说明。
图1是表示本发明的第一实施方式所涉及的引线框的一个例子的截面构成的图。图1中,本发明的第一实施方式所涉及的引线框50具有引线框图案10、接合用镀层30和薄膜40。接合用镀层30形成在引线框图案10的上表面以及侧面上。此外,薄膜40贴附于引线框图案10的下表面。
在详细说明第一实施方式所涉及的引线框之前,对使用本发明的实施方式所涉及的引线框而得的表面安装型半导体模块进行说明。
图5是表示使用本发明的实施方式所涉及的引线框而得的表面安装型半导体模块的一个例子的图。图5中,在引线框51表面上安装有半导体元件60,整体由树脂80密封。引线框图案10具有中间的半导体元件搭载区域11和在其两侧设置的端子区域12,半导体元件60设置于半导体元件搭载区域11上。半导体元件60的端子61通过引线70利用引线接合与端子区域12连接。在此,端子区域12的上表面就成为接合用内部端子,下表面就成为外部连接端子。图5中,在整体的下表面贴附有薄膜40,而如果剥掉薄膜40,则端子区域12的下表面露出,成为可与存在于外部的装置电连接的外部连接端子。本实施方式所涉及的引线框可用于这样的表面安装型半导体模块的部件。
返回图1,对本发明的第一实施方式所涉及的引线框50进行详细说明。
引线框图案10是将金属板加工成引线框的形状的金属图案。金属板可以由适合用于引线框的各种金属材料构成,也可由例如铜材或铜合金材料构成。另外,如图5中所说明那样,引线框图案10至少具有:搭载半导体元件的区域、将半导体元件的端子通过引线接合进行电连接的接合用内部端子、用于与外部的端子进行电连接的外部连接端子。在本实施方式所涉及的引线框中,半导体元件搭载于引线框图案10的表面侧,而通过引线接合与半导体元件的端子连接的接合用端子也形成于表面侧。图1中,上表面侧相当于表面侧,而下表面侧相当于背面侧。
图1中,以覆盖引线框图案10的上表面(表面)以及侧面的方式,形成有镀层30。由于将在引线框图案10的表面构成接合用端子,因此镀层30由可接合的镀层材料构成。镀层30可根据所搭载的半导体元件60的种类、用途等来决定,也可由例如银(Ag)构成。
在引线框图案10的背面贴附有薄膜40。从而,如果剥掉薄膜40,则引线框图案10将露出。如图5中所说明那样,引线框图案10的背面将发挥作为可使其与外部装置进行电连接的外部连接端子的作用。因此,构成引线框图案10的金属材料的表面发挥作为外部连接端子的作用,在该材料为铜材或铜合金材料的情况下,其表面将成为外部连接端子。
薄膜40可在镀覆工序时发挥作为掩模的作用,并且在树脂密封时也可以发挥作为掩模的作用,其选自不产生树脂流出的材料。薄膜40只要是在镀覆处理以及树脂密封时可发挥作为掩模的作用的材料,可以使用各种材料,也可以使用例如由聚酰亚胺构成的薄膜。聚酰亚胺的耐热性高,在镀覆以及树脂密封时可发挥作为掩模的作用,从而可以适合地使用。
另外,关于薄膜40对引线框图案10背面的粘接,可以使用各种粘接剂或粘合剂。例如,作为薄膜40使用上述聚酰亚胺的情况下,由于聚酰亚胺系的薄膜胶带已在市售,因此也可以使用这种薄膜胶带。可以容易地进行薄膜40对引线框图案10的背面的粘接。
接着,使用图2,说明本发明实施方式1所涉及的引线框的制造方法。图2是表示本发明实施方式l所涉及的引线框的制造方法的一个例子的一系列的工序的图。
图2(a)是表示形成引线框的金属板的准备工序的图。首先,在未形成图案等的状态下准备金属板15。另外,金属板15可根据用途由各种金属材料构成,也可以如上所述,由例如铜材或铜合金材料构成。
图2(b)是表示进行引线框图案形成的工序的图。引线框图案10,通过将金属板15加工成引线框的形状而得。金属板15的加工可通过包括蚀刻加工、冲压加工在内的各种加工方法进行。可考虑成本、加工精度等,并根据用途来决定金属板15的加工方法。
通过引线框图案形成工序,形成引线框图案10,并至少形成半导体元件搭载区域11和端子区域12。另外,虽然图2(b)中未记载,但引线框图案10还可以通过弯曲加工等而形成高度的落差等。
图2(c)是表示薄膜贴附工序的一个例子的图。薄膜贴附工序中,在引线框图案10的背面(下表面)贴附薄膜40。如上所述,从在镀覆处理以及树脂密封时可进行掩模的材料中选择薄膜40。薄膜40的贴附可以使用粘接剂来进行,也可以使用起初就在薄膜40的单面形成有粘合剂层的如薄膜胶带的薄膜40来进行贴附。另外,在以后的说明中,接合后固化的粘接剂和接合后无需固化过程而保持其原状的粘合剂,不一定严格地区分开,即使在称为粘接的情况下,也含有粘合剂。
图2(d)是表示镀覆工序的一个例子的图。镀覆工序中,在对引线框图案10的背面粘接有薄膜40的状态下进行镀覆处理。由此,仅在未由薄膜40覆盖的引线框图案10的上表面(表面)和侧面上,形成有镀层30。作为镀层30的材料,可根据用途使用各种镀层材料,也可以使用例如Ag来形成Ag镀层。
另外,镀覆工序中,可以进行例如电镀处理。关于电镀,通过在电镀溶液中浸渍引线框图案10,将引线框图案10作为阴极,与在电镀溶液中浸渍的阳极一起进行通电,来进行电镀处理。薄膜40作为镀覆工序的掩模而发挥作用,仅在未由薄膜40覆盖的上表面和侧面上形成镀层30,以致完成引线框50。
镀层30的上表面后续将成为接合用的内部端子,而贴附有薄膜40的引线框图案10的下表面后续将发挥作为外部连接端子的作用。
这样,根据实施方式1所涉及的引线框及其制造方法,形成引线框图案10后,通过对背面贴附40,可以经过一次镀覆工序就能够容易地将端子区域12的上表面和下表面构成为不同的表面,能够灵活地应对人们对引线框50的端子所要求的各种需求。
图3是表示本发明的第二实施方式所涉及的引线框的一个例子的截面构成图。关于第二实施方式所涉及的引线框51,引线框图案10的整面由镀层20覆盖,在镀层20的上表面和侧面上形成有镀层30,在下表面贴附有薄膜40,这一点与第一实施方式所涉及的引线框50不同。也就是说,镀层20在引线框图案10的表面上形成如涂层那样的层,这一点与第一实施方式所涉及的引线框50不同,但关于其他构成,与第一实施方式所涉及的引线框50是同样的。
这样,也可以利用由与镀层30不同的材料形成的镀层20,将引线框图案10的整面覆盖之后,将薄膜40贴附于下表面,从而形成镀层30。基于这样的构成,形成于端子区域12的下表面的外部连接端子的表面将由镀层20构成。也就是说,不希望利用引线框图案10的金属板15的材质,而希望形成任意的镀层20并利用任意的金属材料构成外部连接端子时,可以通过形成如第二实施方式所涉及的引线框51那样的构成,将外部连接端子的表面设为所期望的金属材料。
镀层20的镀层材料,可根据用途而设为各种材料,也可为例如将Ni作为底材层形成在引线框图案10的表面上,在Ni的表面上形成Pd,进而在Pd的表面上形成Au进行层叠而成的镀层(以下,可以称为“镀钯层”)。这样的将Ni、Pd以及Au依次从下层层叠而形成的镀钯层,一般用作适合焊接的镀层。具体而言,在使用铜或铜合金材料作为引线框图案10的情况下,底材层的Ni将抑制铜的扩散,通过将贵金属的Au用于接合表面,并将特性良好且比Au廉价的Pd夹在Ni和Au之间,从而成为质量和成本上优异的外部连接端子。因此,作为构成外部连接端子的镀层20,可以使用如此适合焊接的镀层。
另外,镀层20优选适合焊接,但只要是由可焊接的材料构成就能够充分地完成其任务,因而可以在可焊接的范围内选择各种材料。
关于其他构成要素,与第一实施方式所涉及的引线框50是同样的,因此对同样的构成要素赋予同一参照符号而省略其说明。
图4是表示本发明的第二实施方式所涉及的引线框的制造方法的一个例子的一系列的工序的图。
图4(a)是表示金属板的准备工序的一个例子的图。本工序与在图2(a)中所说明的工序是同样的,因此省略其说明。
图4(b)是表示引线框图案形成工序的一个例子的图。本工序也与在图2(b)所说明的工序是同样的,因此省略其说明。
图4(c)是表示第一镀层形成工序的一个例子的图。第一镀层形成工序中,在引线框图案10的整面形成第一镀层20。第一镀层20的形成可以通过浸渍于电镀溶液进行通电的一般的电镀处理来进行。这点与在图2(d)中所说明的是同样的。引线框图案10的整面上不存在任何掩模,因此将在整面形成第一镀层20。
另外,由于第一镀层20将用作外部连接端子,因此由可焊接的镀层材料构成,优选由适合焊接的镀层材料构成。将上述Ni、Pd以及Au依次从下层层叠而形成的镀钯层,也适合作为外部连接端子,因而也可以将钯镀层作为第一镀层20。另外,在形成镀钯层的情况下,也可以首先在Ni的电镀溶液中浸渍引线框图案10进行电镀,其次,在Pd的电镀溶液中浸渍施加了Ni镀层的引线框图案10进行电镀,最后将施加了Ni和Pd镀层的引线框图案10浸渍于Au的电镀溶液进行电镀。只要依次通过三个电镀槽即可,从而能够容易地形成镀钯层。
图4(d)是表示薄膜贴附工序的一个例子的图。本工序也除了将贴附薄膜40的对象成为在整面形成有第一镀层20的引线框图案10以外,与在图2(c)中所说明的工序是同样的,因此省略其说明。
图4(e)是表示第二镀覆工序的一个例子的图。第二镀覆工序也除了施加第二镀覆处理的对象成为由第一镀层20覆盖整面的引线框图案10以外,与在图2(d)中所说明的工序是同样的,因此进行同样的电镀处理即可。因而,省略其说明。
根据第二实施方式所涉及的引线框及其制造方法,通过施加第一镀覆工序即对引线框图案10的整面进行镀覆处理,能够在外部连接端子的表面形成任意的镀层,可根据用途形成合适的外部连接端子。
图5是表示使用第二实施方式所涉及的引线框51而得的表面安装型半导体封装的一个例子的图。
在图5中示出如下表面安装型半导体封装:在薄膜40贴附于引线框图案10的状态下,将半导体元件60搭载于半导体元件搭载区域11上,使用引线70将半导体元件60的端子61与端子区域12的上表面进行引线接合,并由树脂80密封。这样,可以无需剥掉薄膜40而将引线框51发货,在贴附有薄膜40的状态下进行树脂密封。通过使用具有不产生树脂80流出的材质的材料作为薄膜40,能够容易地进行封装。
另外,由于由适合引线接合的Ag等材料形成的第二镀层30覆盖了端子区域12的上表面(表面)及侧面,因此能够合适地进行将引线70与端子区域12的上表面连接的引线接合。
树脂密封后,通过将薄膜40剥掉,端子区域12的背面将露出,从而作为形成有第一镀层20的外部连接端子而发挥作用。第一镀层20由适合外部连接的材料构成,从而也能够合适地进行外部连接。
这样,第二实施方式所涉及的引线框51能够在将薄膜40贴附于引线框51的状态下,直接在不产生树脂80的流出的薄膜40上容易地进行树脂密封,因此对于进行封装的一侧,其优点也很大。
另外,在图5中,举出实施方式2所涉及的引线框51为例子进行说明,但实施方式1所涉及的引线框50也能够同样地操作,容易地进行树脂密封。
图6是表示本发明的第一以及第二实施方式所涉及的引线框50、51的发货方法的一个例子的图。如图6所示,在金属板15内形成有多个引线框50、51的状态下,可以将本实施方式所涉及的引线框50、51发货。关于包含半导体元件搭载区域11、端子区域12等的引线框图案10的形成,可以通过在金属板15内,在一个框架内形成一个引线框图案10,并且将引线框图案10不完全从框架切断,而在与框架连接且被支撑的状态下进行。并且通过一并进行薄膜40的贴附、镀覆工序,能够一并制造多个引线框50、51。
并且,在该引线框50、51的收货方,如果在一并进行如图5所示的封装后将薄膜40剥掉,最后将框架切断而将各封装个片化,则能够一并进行引线框50、51的制造和表面安装型半导体封装的制造。
这样,本发明的实施方式所涉及的引线框及其制造方法,还能够合适地应对量产化,可以实现高效的量产。
以下,对将本发明的实施方式所涉及的引线框及其制造方法实施的实施例进行说明。
实施例1
作为引线框用金属板1,使用厚度0.2mm、宽度180mm的带状钢材(株式会社神户制钢所制:KLF-194),在该金属板1的两面,形成了厚度20μm的光敏性抗蚀层(旭化成E-materials株式会社制:负片型光敏性抗蚀AQ-2058)。
然后,使用施加了引线框图案的玻璃掩模(KonicaMinoltaAdvancedLayers株式会社制:HY2-50P)进行曝光,然后通过显影、蚀刻、光敏性抗蚀的剥离,形成了引线框裸材。然后,在表背面整面依次形成Ni、Pd、Au的极薄的镀层。此时的Ni膜厚度为0.6μm、Pd膜厚度为0.015μm、Au膜厚度为0.0065μm。
然后,在背面贴附聚酰亚胺系薄膜胶带(Innox制),进而在表面形成了厚度2.5μm、光泽度1.7GAM的极为平滑的Ag镀层(高氰Ag镀层)层。其结果是,得到了在表面和背面具有不同金属镀层的引线框。然后,在没有将背面的聚酰亚胺系薄膜胶带剥离而将其贴附的状态下,切割成条状,投入至LED装置的组装工序中,从而制成了表面为Ag镀层,背面为Ag/Ni/Pd/Au镀层的LED装置。
实施例2
在与实施例1同样地形成的引线框裸材的背面,贴附聚酰亚胺系的薄膜胶带(巴川制纸制),依次施加了Ni、Pd、Au的镀层。然后,在半导体组装工序中组装,铸模密封后,将背面聚酰亚胺系薄膜胶带剥离。在该状态下,背面侧露出Cu,作为外装镀层对该Cu面施加Sn电镀,得到了实施例2所涉及的引线框。
实施例3
在与实施例1同样地形成的引线框裸材的背面,贴附聚酰亚胺系的薄膜胶带(日东制),施加了厚度0.8μm的Ni镀层(氨基磺酸Ni镀层)。在其之上,施加了0.05μm的厚度的Ag打底层(DowChemical制的SilveronGT-820Strike),进而施加了1.2μm厚度的Ag/Sn合金镀层(DowChemical制的SilveronGT-820Cyanide-freeAgSnPlating)。然后,在半导体组装工序中组装,铸模密封后,将背面聚酰亚胺系薄膜胶带剥离。在该状态下,背面侧露出Cu,作为外装镀层对该Cu面施加Sn电镀,得到了实施例3所涉及的引线框。
以上,详细说明了本发明的优选实施方式,但本发明不限于上述的实施方式,可以在不偏离本发明的范围内对上述实施方式施加各种变形以及替换。

Claims (17)

1.一种引线框,是由金属板形成的引线框,其背面的至少一部分作为外部连接端子露出并在表面安装半导体元件,从而能够用作表面安装型半导体封装的部件,
在所述表面和侧面形成有能够与所述半导体元件接合的接合用镀层,在所述背面贴附有薄膜。
2.如权利要求1所述的引线框,所述背面是露出所述金属板的露出面,在所述露出面上贴附有所述薄膜。
3.如权利要求1所述的引线框,在所述金属板的整面形成有作为所述外部连接端子能够与外部电连接的外部连接用镀层,所述接合用镀层形成于所述外部连接用镀层上。
4.如权利要求3所述的引线框,在所述背面形成有所述外部连接用镀层,在所述外部连接用镀层上贴附有所述薄膜。
5.如权利要求1至4中任一项所述的引线框,所述接合用镀层为Ag镀层。
6.如权利要求1至5中任一项所述的引线框,所述外部连接用镀层由将Ni、Pd以及Au依次从下层层叠而形成的镀层构成。
7.如权利要求1至6中任一项所述的引线框,所述薄膜为具有粘接层或粘合层的薄膜。
8.如权利要求1至7中任一项所述的引线框,所述薄膜能够用作电镀的掩模,并由能够防止树脂密封时的树脂流出且能够用作使所述外部连接端子露出的掩模的材料形成。
9.如权利要求1至8中任一项所述的引线框,所述薄膜是由聚酰亚胺形成的薄膜。
10.如权利要求1至9中任一项所述的引线框,所述金属板由铜材或铜合金材料形成。
11.一种引线框的制造方法,所述引线框在背面露出外部连接端子并在表面安装半导体元件,从而用于表面安装型半导体封装,
所述引线框的制造方法具有:
将金属板加工,形成引线框图案的工序,
在所述引线框图案的背面贴附薄膜的工序,和
将所述薄膜作为掩模,在所述引线框的表面和侧面形成镀层的工序。
12.如权利要求11所述的引线框的制造方法,所述薄膜为具有粘接层或粘合层的胶带状的薄膜,使用所述粘接层或粘合层将所述薄膜贴附于所述引线框图案的所述背面。
13.如权利要求11或12所述的引线框的制造方法,所述形成镀层的工序包含将Ag镀覆于所述引线框图案的工序。
14.一种引线框的制造方法,所述引线框在背面露出外部连接端子并在表面安装半导体元件,从而用于表面安装型半导体封装,
所述引线框的制造方法具有:
将金属板加工,形成引线框图案的工序,
在所述引线框图案的整面形成第一镀层的工序,
在所述引线框图案的背面贴附薄膜的工序,和
将所述薄膜作为掩模,在所述引线框的表面和侧面形成第二镀层的工序。
15.如权利要求14所述的引线框的制造方法,所述薄膜为具有粘接层或粘合层的胶带状的薄膜,使用所述粘接层或粘合层将所述薄膜贴附于所述引线框图案的所述背面。
16.如权利要求14或15所述的引线框的制造方法,所述第一镀层是将Ni、Pd以及Au依次从下层层叠而形成的镀层,所述第一镀层的形成工序包含将Ni、Pd以及Au依次镀覆于所述引线框图案的工序。
17.如权利要求14至16中任一项所述的引线框的制造方法,所述第二镀层的形成工序包含将Ag镀覆于所述引线框图案的工序。
CN201510431451.5A 2014-07-22 2015-07-21 引线框及其制造方法 Active CN105304601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014149026A JP6414669B2 (ja) 2014-07-22 2014-07-22 リードフレーム及びその製造方法
JP2014-149026 2014-07-22

Publications (2)

Publication Number Publication Date
CN105304601A true CN105304601A (zh) 2016-02-03
CN105304601B CN105304601B (zh) 2018-02-13

Family

ID=55201658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510431451.5A Active CN105304601B (zh) 2014-07-22 2015-07-21 引线框及其制造方法

Country Status (4)

Country Link
JP (1) JP6414669B2 (zh)
KR (2) KR20160011583A (zh)
CN (1) CN105304601B (zh)
TW (1) TWI606556B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075150B (zh) * 2016-03-11 2022-03-01 德国艾托特克公司 引线框结构,引线框式表面粘着型电子装置及其制造方法
KR101870244B1 (ko) 2017-04-19 2018-06-22 서울시립대학교 산학협력단 초박형 실리콘 스트레인 게이지 제조 방법
KR102102034B1 (ko) * 2018-02-06 2020-04-22 주식회사 바른전자 Qfn 반도체 패키지의 제조방법
KR102005178B1 (ko) 2018-02-07 2019-07-29 서울시립대학교 산학협력단 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법
JP6657331B2 (ja) * 2018-07-26 2020-03-04 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにリードフレームの製造方法
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142940A (ja) * 1984-08-07 1986-03-01 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6214452A (ja) * 1985-07-12 1987-01-23 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
CN1516252A (zh) * 2000-02-18 2004-07-28 ������������ʽ���� 制造半导体集成电路器件的方法
CN101164165A (zh) * 2005-04-26 2008-04-16 大日本印刷株式会社 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149450A (ja) * 1984-08-17 1986-03-11 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS62204558A (ja) * 1986-03-05 1987-09-09 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JP2524645B2 (ja) * 1990-03-30 1996-08-14 株式会社三井ハイテック リ―ドフレ―ムおよびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2005079524A (ja) 2003-09-03 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置用リードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142940A (ja) * 1984-08-07 1986-03-01 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6214452A (ja) * 1985-07-12 1987-01-23 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
CN1516252A (zh) * 2000-02-18 2004-07-28 ������������ʽ���� 制造半导体集成电路器件的方法
CN101164165A (zh) * 2005-04-26 2008-04-16 大日本印刷株式会社 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构

Also Published As

Publication number Publication date
TW201604998A (zh) 2016-02-01
CN105304601B (zh) 2018-02-13
TWI606556B (zh) 2017-11-21
JP6414669B2 (ja) 2018-10-31
KR20170020712A (ko) 2017-02-23
KR20160011583A (ko) 2016-02-01
JP2016025244A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
CN105304601A (zh) 引线框及其制造方法
CN101536183B (zh) 引线框条带、半导体装置以及用于制造该引线框的方法
CN102789994B (zh) 侧面可浸润半导体器件
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
CN100555608C (zh) 半导体装置与半导体装置制造用基板及它们的制造方法
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
US9966326B2 (en) Lead frames with wettable flanks
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
CN106169458A (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
JP2022120854A (ja) 半導体装置用基板および半導体装置
CN109390237A (zh) 侧面可焊接无引线封装
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
CN106575632B (zh) 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
US9287238B2 (en) Leadless semiconductor package with optical inspection feature
CN107919331A (zh) 无引线框架的表面安装半导体器件
JP2015153987A (ja) モールドパッケージ
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2014049718A (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP2004266109A (ja) Icカード用回路基板及びicモジュールとその製造方法
KR20180118910A (ko) 표면 실장형 리드 프레임 제조 방법.
CN101740424B (zh) 芯片封装结构的制程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180730

Address after: Kagoshima County, Japan

Patentee after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SH MATERIALS CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231121

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Kagoshima County, Japan

Patentee before: Oguchi Electric Materials Co.,Ltd.