CN105244270A - 蚀刻方法和蚀刻装置 - Google Patents

蚀刻方法和蚀刻装置 Download PDF

Info

Publication number
CN105244270A
CN105244270A CN201510379150.2A CN201510379150A CN105244270A CN 105244270 A CN105244270 A CN 105244270A CN 201510379150 A CN201510379150 A CN 201510379150A CN 105244270 A CN105244270 A CN 105244270A
Authority
CN
China
Prior art keywords
gas
processed substrate
etching
supply
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510379150.2A
Other languages
English (en)
Other versions
CN105244270B (zh
Inventor
户田聪
成嶋健索
高桥宏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105244270A publication Critical patent/CN105244270A/zh
Application granted granted Critical
Publication of CN105244270B publication Critical patent/CN105244270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及蚀刻方法和蚀刻装置。[课题]在对被壁部(62)划分了蚀刻区域的SiO2层(61)蚀刻至到达下层之前的中途阶段为止时，改善粗糙度与微负载。[解决手段]对载置于处理容器(1)的晶圆W，间歇地供给预先混合了HF气体与NH3气体的混合气体。通过间歇地供给混合气体，由混合气体与SiO2的反应产物形成的保护膜在停止供给混合气体的期间通过真空排气而升华(挥发)。因此，无论图案的疏密，蚀刻速度都均匀并改善了微负载。另外，通过预先混合HF气体与NH3气体而供给至晶圆W，可以抑制附着于晶圆W的表面的HF浓度的偏差，改善粗糙度并且谋求进一步改善微负载。

Description

蚀刻方法和蚀刻装置
技术领域
本发明涉及向被处理基板的表面供给处理气体进行蚀刻处理的技术。
背景技术
由于半导体器件正在向多样化发展，因此在半导体制造业界中，需要与各种新的工艺相适应。例如存在以下的工艺：使作为图案层的硅的壁部隔开间隔并平行排列，对被这些壁部划分了蚀刻区域的SiO2(氧化硅)层进行蚀刻，并在SiO2层的中途停止蚀刻。
作为对SiO2层进行蚀刻的方法，已知有例如：如专利文献1记载的利用HF(氟化氢)气体和NH3(氨)气体的化学的氧化物去除处理(ChemicalOxideRemoval)的方法。该方法是为了对形成于半导体晶圆(以下称为“晶圆”)的表面的SiO2层进行蚀刻，边加热晶圆边向处理容器内供给HF气体和NH3气体的方法。由于这些气体与SiO2反应而生成(NH4)2SiF6(硅氟化铵)，因此通过加热该(NH4)2SiF6并使其升华来去除SiO2。
当利用该方法进行在SiO2层的中途停止蚀刻的工艺时，有时要求蚀刻后的SiO2层的表面的粗糙(粗糙度)良好。另外如上述的例子这样，当沿着图案层对SiO2层进行蚀刻时，需要抑制会对应图案的疏密而在蚀刻速度上产生差别的微负载。
现有技术文献
专利文献
专利文献1：日本特开2009-156774号公报
发明内容
发明要解决的问题
本发明是鉴于上述问题而作出的，目的在于提供一种可以在对被图案层划分了蚀刻区域的SiO2层蚀刻至到达下层之前的中途阶段为止时，改善粗糙度和微负载的技术。
用于解决问题的方案
本发明的蚀刻方法的特征在于，对被图案层划分了蚀刻区域的被处理基板上的氧化硅层进行蚀刻、到达该氧化硅层的下层之前停止蚀刻的方法中，进行以下的工序：
在真空气氛中对被处理基板进行加热的工序；和
从气体供给部向前述被处理基板间歇地多次供给预先混合了氟化氢气体与氨气的处理气体、及包含含有氮、氢、氟的化合物的处理气体中的至少一种的用于蚀刻的处理气体的工序。
本发明的存储介质的特征在于，其为存储了装置所使用的计算机程序的存储介质，所述装置在处理容器内对被处理基板在真空气氛下利用用于蚀刻的处理气体进行蚀刻，
为了实施上述蚀刻方法，前述计算机程序包含步骤组。
本发明的蚀刻装置的特征在于，其为对被图案层划分了蚀刻区域的被处理基板上的氧化硅层进行蚀刻、在到达该氧化硅层的下层之前停止蚀刻的方法所使用的装置，其具备：
具有载置被处理基板的载置部的处理容器；
为了对载置于前述载置部的被处理基板供给预先混合了氟化氢气体与氨气的处理气体、及包含含有氮、氢、氟的化合物的处理气体中的至少一种的用于蚀刻的处理气体，以面对被处理基板的方式而设置有多个气体供给孔的气体供给部；
用于对前述处理容器内进行真空排气的真空排气部；和
用于从前述气体供给部对前述被处理基板间歇地多次供给前述用于蚀刻的处理气体而输出控制信号的控制部。
发明的效果
本发明在对被图案层划分了蚀刻区域的SiO2层蚀刻至到达下层之前的中途阶段为止时，从气体供给部对被处理基板间歇地多次供给预先混合了HF气体与NH3气体的处理气体。若使用HF气体和NH3气体，则生成作为反应产物的硅氟化铵，从应被蚀刻的SiO2的表面观察时，该反应产物起到了保护膜的作用。该保护膜的附着量根据图案的疏密而不同，但由于间歇地供给处理气体，因此即使保护膜附着于SiO2的表面，其也会在停止供给处理气体期间通过真空排气而挥发(升华)。因此，无论图案的疏密，蚀刻速度都均匀，因此能改善微负载。另外，由于预先混合HF气体与NH3气体并从气体供给部向被处理基板进行供给，因此能抑制附着于基板的表面的HF浓度的偏差，改善表面的粗糙(粗糙度)，并且对进一步改善微负载作出贡献。另外，即使使用包含NH4F、NH4FHF等含有氮、氢、氟的化合物的处理气体来代替上述的处理气体，也能够获得同样的效果。
附图说明
图1为表示本发明的实施方式所涉及的蚀刻装置的纵向剖视图。
图2为表示晶圆的表面附近的纵向剖视图。
图3为表示晶圆的蚀刻处理后的表面附近的纵向剖视图。
图4为表示本发明的实施方式的气体供给的推移的说明图。
图5为表示本发明的实施方式的作用的说明图。
图6为表示本发明的实施方式的作用的说明图。
图7为表示本发明的实施方式的作用的说明图。
图8为表示晶圆表面的蚀刻情况的说明图。
图9为表示晶圆表面的蚀刻情况的说明图。
图10为表示晶圆表面的蚀刻情况的说明图。
图11为表示本发明的实施方式的另一例的气体供给的推移的说明图。
图12为表示本发明的实施方式的另一例的晶圆表面附近的纵向剖视图。
图13为实施例与比较例涉及的蚀刻处理前的晶圆的剖视图。
图14为实施例涉及的蚀刻处理后的晶圆的剖视图。
图15为比较例涉及的蚀刻处理后的晶圆的剖视图。
图16为表示实施例涉及的晶圆表面的情况的立体图。
图17为表示比较例涉及的晶圆表面的情况的立体图。
附图标记说明
1处理容器
2载物台
3气体供给部
9控制部
26加热器
30扩散板
31气体供给孔
32分散室
33、34气体供给路径
35加热器
40NH3供给管
50HF供给管
61SiO2层
62壁部
63沟部
64图案密的区域
65图案疏的区域
具体实施方式
对本发明的实施方式涉及的蚀刻装置进行说明。如图1所示，蚀刻装置具备横截面形状为大致圆形的真空室即处理容器1。处理容器1的侧面设有用于进行作为被处理基板的例如直径300mm晶圆W的交接的搬入搬出口12，并且在搬入搬出口12设有用于开关搬入搬出口12的闸阀13。
在处理容器1的内部设有作为晶圆W的载置部的圆柱形状的载物台2，在载物台2的上表面，支撑销21例如在载物台2的周向上等间隔地在7个部位突出，该支撑销21用于对晶圆W隔着距载物台2的表面例如0.3mm的间隙进行支撑。另外，在周向上等间隔在3个部位设有贯通载物台2与处理容器1的底面的通孔22。在通孔22中设有晶圆W的交接用的顶出销24，该顶出销24以利用升降机构23相对于载物台2的上表面突出或没入的方式设置。另外，顶出销24的下部侧被用于使处理容器1气密的波纹管25覆盖。在该载物台2的内部，设有构成加热部的加热器26，以使载置于载物台2上的晶圆W加热至设定温度。
在处理容器1的底面设有排气口14。排气口14与排气管15相连接，自排气口14侧起，设有压力调整阀16、开关阀17，并连接有作为真空排气机构的真空泵18。这些排气管15等的部分构成真空排气部。
处理容器1的上表面形成有开口部11，以堵塞开口部11的方式设有气体供给部3。在气体供给部3，以面对载物台2的载置面的方式设有扩散板30。扩散板30使用铝等导热系数高的材料并形成为圆板状，扩散板30构成为沿厚度方向贯通扩散板30的直径为0.5mm～2.0mm的气体供给孔31例如纵横地排列的冲孔板。扩散板30的上方形成有用于使向处理容器1内供给的处理气体分散的分散室32。
在气体供给部3中，以与分散室32连通的方式具备2条气体供给路径33、34。一条气体供给路径33的上端与NH3气体供给管40的下游端相连接，另一条气体供给路径34的上端与HF气体供给管50的下游端相连接。首先，若从NH3气体供给管40侧(NH3气体的供给系统)开始说明，在NH3气体供给管40上，自上游侧起依次设有NH3气体供给源41、流量调整部42、阀门V3、及阀门V1。NH3气体供给管40的处于阀门V3与阀门V1之间的部分与作为载气(稀释气体)的N2(氮)气体供给管43的下游端相连接，在N2气体供给管43上，自上游侧起依次设有N2气体供给源44、流量调整部45及阀门V5。另外，NH3气体供给管40的处于NH3气体供给源41与流量调整部42之间的部分与旁路配管46的上游端相连接，旁路配管46的下游端与排气管15相连接。在旁路配管46上，自上游侧起设有流量调整部47与阀门V7。
接着，对HF气体供给管50侧(HF气体的供给系统)进行说明，在HF气体供给管50上，自上游侧起依次设有HF气体供给源51、流量调整部52、阀门V4、及阀门V2。HF气体供给管50的处于阀门V4与阀门V2之间的部分与作为载气(稀释气体)的Ar(氩)气体供给管53的下游端相连接，在Ar气体供给管53上，自上游侧起依次设有Ar气体供给源54、流量调整部55及阀门V6。另外，HF气体供给管50的处于HF气体供给源51与流量调整部52之间的部分与旁路配管56的上游端相连接，旁路配管56的下游端与排气管15相连接。在旁路配管56上，自上游侧起设有流量调整部57与阀门V8。
另外，以包围气体供给路径33、34、分散室32、扩散板30的方式设有加热器35，分散室32、扩散板30例如被设定为140℃±10℃，气体供给路径33、34例如被设定为75℃。另外，处理容器1中设有未图示的加热器，处理容器1的内表面的温度例如被设定为140℃±10℃。由此，能够控制例如在气体供给路径33、34的内部等由NH3气体与HF气体的反应产生的副产物、例如NH4F的析出，从而抑制微粒。
蚀刻装置还具备控制部9。该控制部9包括例如计算机，并具备程序、存储器、CPU(中央处理器)。程序中编入有用于实施后述的作用说明中的一系列动作的步骤组，并按照程序进行各阀门V1～V8的开关、各气体的流量的调整、处理容器1内的压力的调整等。该程序被收纳于计算机存储介质例如软盘、光盘、硬盘、磁光盘等，而被安装到控制部9。
接着，对于本发明的实施方式的作用进行说明，首先对于被搬入至处理容器1中的作为被处理基板的晶圆W的表面结构的一例进行说明。图2表示半导体器件的制造工序的中途阶段的晶圆W的表面结构，图3表示蚀刻后的晶圆W的表面结构。该表面结构为：Si(硅)层60被蚀刻而形成相互平行地朝横向延伸的多个壁部62，这些壁部62之间形成沟部63，壁部62的周围也包括沟部63地被SiO2完全填充。并且，若将被SiO2完全填充的部位称为SiO2层61，则SiO2层61的表面与Si的壁部62的上表面成为同一面。若以其他形式表现前述表面结构，则可以是：相当于由多个Si的壁部62形成的图案层的凸部图案被埋设于SiO2层61中，SiO2层61的表面与壁部62的上表面位于相同高度。
被蚀刻装置蚀刻的蚀刻对象为SiO2层61，因此SiO2层61被凸部图案(壁部)62划分了蚀刻区域。
边参照图4边对于形成于晶圆W的SiO2层61的蚀刻处理进行说明，所述图4为表示各气体的供给(ON)与供给休止(OFF)的时序图。晶圆W例如通过未图示的外部的搬运臂与顶出销24的协同作用被载置于载物台2上，并且被加热器26加热至例如115℃。另外，通过设置于气体供给部3的加热器35，例如气体供给路径33、34被设定为75℃、分散室32的周壁的温度被设定为130℃。
然后闸阀13被关闭，处理容器1被密封后，在图4中的时刻t0下，阀门V1与阀门V5被打开，N2气体例如以500Sccm的流量供给。另外，阀门V2与阀门V6被打开，Ar气体例如以500Sccm的流量供给。N2气体和Ar气体在分散室32内扩散，从设置于扩散板30上的各气体供给孔31向处理容器1内供给。
接着，进行间歇地向晶圆W供给HF气体和NH3气体的处理。首先，在时刻t1接通NH3气体。“接通”是指，通过气体供给部3向处理容器1内供给NH3气体。详细而言，在比时刻t1提前的时间点，如图5所示，通过预先关闭阀门V3并且打开阀门V7，使NH3气体预先绕过处理容器1经由旁路配管46流通至排气管15。这样，使流量成为稳定的状态，在时刻t1，如图6所示，打开阀门V3并且关闭阀门V7。由此，NH3气体被N2气体稀释，从气体供给路径33流入至分散室32内，在此与从气体供给路径34流入的Ar气体混合，从气体供给孔31排出至处理容器1的处理气氛中，并供给至晶圆W。需要说明的是，为了方便，在图5以后的作用图中将关闭的阀门记为阴影。
另一方面，在HF气体的供给体系中，在比时刻t1提前的时间点，如图5所示，通过预先关闭阀门V4并且打开阀门V8，使HF气体预先绕过处理容器1经由旁路配管56流通至排气管15，从而预先使流量稳定。然后，自时刻t1仅滞后ΔT的时间点、自时刻t1例如滞后0.5～15秒的时刻t2，如图7所示，打开阀门V4并且关闭阀门V8，由此HF气体被Ar气体稀释，从气体供给路径34流入至分散室32内。因此，在分散室32内，流入了被N2气体稀释的NH3气体和被Ar气体稀释的HF气体，但由于气体供给孔31的口径小且传导性小，因此两种气体在分散室32内充分地混合，并经由气体供给孔31排出至处理气氛中，并供给至晶圆W。
在将混合气体供给时间Ta例如2秒钟后的时刻t3，关闭阀门V3和V4并且打开阀门V7与V8，由此使NH3气体和HF气体的供给从处理容器1侧切换至旁路配管46、56侧，并同时断开NH3气体和HF气体(同时停止向处理容器1内供给两种气体)。自时刻t3经过例如5～15秒后，再次重复该一系列的供给循环，之后同样地，使供给循环重复仅预先设定的次数。在该例中，自时刻t3起5～15秒后，开始向处理容器1内供给NH3气体，接着ΔT后(0.5～15秒后)开始供给HF气体。因此，仅向晶圆W供给时间Ta例如2秒钟的预先混合了NH3气体与HF气体的混合气体，以时间Tb例如5～20秒钟的间隔多次进行该供给循环，并且使NH3气体早于HF气体仅ΔT例如0.5～15秒进行供给。需要说明的是，图4示意地表示出实施本发明时的顺序的一例。
在时刻t0以后、供给循环终止期间，处理容器1内的压力被设定为例如250Pa(1.88Torr)。另外，关于气体流量，N2气体和Ar气体分别设为500sccm、NH3气体设为100sccm、HF气体设为200sccm。
供给循环仅重复设定次数后，立即向处理容器1内供给N2气体和Ar气体，之后从处理容器1搬运出晶圆W。
接着，对于上述一系列的工艺与晶圆W的表面状态的关联进行说明。图8～图10是使图4中所示的气体的供给顺序与晶圆W的表面状态相对应的示意图(图像图)。需要说明的是，该示意图是用于可以直观地把握气体的供给顺序与蚀刻的对应的示意图，而没有正确地记载表面状态。
图8表示在即将向晶圆W供给HF气体前向晶圆W供给NH3气体的状态，是SiO2层61的表面吸附着NH3分子81的状态(实际上，整个表面被NH3分子81覆盖着，但在图中示意性地表示)。
然后，若使处理气氛切换至HF气体与NH3气体混合的混合气体，则如图9所示，SiO2层61与HF分子80、及NH3分子81反应，生成例如(NH4)2SiF6、水等反应产物82。接着，之后停止供给NH3气体和HF气体，仅流通作为吹扫气体的N2气体和Ar气体。因此，通过吹扫气体，使未反应的HF分子80与NH3分子81被去除。另外，此时通过真空排气，如图10所示，(NH4)2SiF6、水等反应产物82挥发(升华)，并通过吹扫气体而被去除。因此，通过反应产物82的升华来去除SiO2层。
在上述实施方式中，预先供给NH3，再供给HF气体。当向SiO2供给HF气体时也发生蚀刻，但由于NH3换言之作为催化剂(NH3本身也反应，但记为催化剂)反应，因此使反应速度加快。预先供给NH3气体，使其吸附于晶圆W，接着供给HF气体与NH3气体的混合气体，由此易于使HF气体、NH3气体与SiO2层61反应，因此使蚀刻稳定并且快速地进行。
另外，SiO2层61被混合气体蚀刻，此时的反应产物82成为蚀刻的保护膜。图案密的区域与图案疏的区域相比，每单位面积的表面所露出的SiO2层61的面积少，因此易于使SiO2层61上附着厚的保护膜，并且易于使蚀刻速度变慢。因此，当连续地供给HF气体和NH3气体并进行蚀刻时，存在与图案疏的区域相比，图案密的区域中发生蚀刻速度变慢的微负载的情况。在上述实施方式中，每2秒停止供给HF气体和NH3气体，并利用N2气体和Ar气体对晶圆W的表面进行吹扫。因此，在停止供给HF气体和NH3气体期间中，保护膜升华，换言之恢复至初始状态。因此，在图案疏的区域、密的区域之间，蚀刻速度均匀，而变得难以产生微负载。
在上述实施方式中，进一步同时停止NH3气体和HF气体。因此，在整个晶圆W同时停止SiO2层61与NH3气体、HF气体的反应。当停止供给NH3气体后继续供给HF气体时，导致利用HF气体的蚀刻进行。另外，当停止供给HF气体后继续供给NH3气体时，存在与晶圆W周围所残留的HF气体反应的情况，因此有多于作为目标的蚀刻量被蚀刻的担心。因此，通过同时停止两种气体，可以使与假定的蚀刻量的误差减小并提高蚀刻的精度。
另外，通过预先混合HF气体与NH3气体，可以进一步提高微负载的抑制效果。对于图案密的区域，由于沟部63的容积小，因此在不混合HF气体和NH3气体而供给至晶圆W的情况下，若先进入一种处理气体，则使另一种处理气体变得难以进入。因此，能推断为SiO2层与HF气体、及NH3气体的反应变慢、蚀刻速度下降。通过预先混合再供给HF气体与NH3气体，即使对于图案密的区域中的沟部63，也能以均匀地混合HF气体与NH3气体的状态下进行供给。因此，无论图案的疏密，嵌入各沟部63的SiO2层61的蚀刻的速度差均变小，并且每个沟部63的蚀刻量的差变小。
进而，在没有混合HF气体和NH3气体而分别向处理容器1供给的情况下，在晶圆W的表面，局部地存在有HF气体与NH3气体的混合不均匀的区域，使该区域的蚀刻速度变慢。因此，在进行SiO2层61的蚀刻时，即使在相同的沟部63内，也易于产生进行蚀刻慢的部分与快的部分的差异。因此，SiO2层61的表面的凹凸变大，从而粗糙度变差。因此，通过混合HF气体与NH3气体而供给至晶圆W，由此可以抑制粗糙度的恶化。
在上述实施方式中，在对被壁部62划分了蚀刻区域的SiO2层61蚀刻至到达下层之前的中途阶段为止时，相对于在真空气氛的处理容器1中所载置的晶圆W，间歇地供给预先混合了包含HF气体与NH3气体的处理气体的混合气体。若向加热的晶圆W供给HF气体与NH3气体的混合气体，则通过这些气体与SiO2反应并生成反应产物且它们升华来进行蚀刻，反应产物(保护膜)的附着量根据图案的疏密而不同。但是，根据实施方式的方法，在停止供给处理气体期间，反应产物通过基板的加热而升华(挥发)，因此，无论图案的疏密，蚀刻速度都均匀，因此可以改善微负载。另外，预先混合HF气体与NH3气体，并从气体供给部向被处理基板供给，因此如已经说明的那样，可以改善表面的粗糙(粗糙度)，并且可以实现微负载的进一步改善。
另外，本发明也可以通过如图11所示的时序图那样，在时刻t1下向处理容器1内供给HF气体，接着在时刻t2供给NH3气体，在时刻t3同时停止HF气体和NH3气体，由此也可以以脉冲状供给NH3气体与HF气体的混合气体。混合气体的供给时间Ta被设定为例如2秒，混合气体的停止供给时间Tb被设定为5秒。
在之前的实施方式中，当停止对晶圆W供给HF气体时，在旁路配管56侧流通HF气体，但在停止供给时，在采用停止向作为HF气体供给源的氢氟酸溶液罐通流载气的方法的情况下，图11的方法从使氢氟酸的挥发稳定化的方面来看，是一种好的措施。因此，优选根据半导体器件的制造工艺选择先流通HF气体还是先流通NH3气体。
在采用图4或者图11所示的顺序的情况下，HF气体和NH3气体中的一种的供给早于另一种的供给的时刻ΔT，例如优选为0.5秒至15秒。另外，供给混合有两种的混合气体的时间Ta，例如优选为0.5秒至5秒，停止供给混合气体的时间Tb例如优选为5秒至20秒。
另外本发明可以边向处理容器1内连续供给NH3气体，边间歇地多次供给HF气体，另外，也可以边连续供给HF气体，边间歇地多次供给NH3气体。
另外，本发明也可以例如向处理容器1内以脉冲状同时供给HF气体和NH3气体。此时气体的供给断开是通过阀门V3、V4、V7及V8的开关控制来进行的，HF气体在供给休止时，与NH3气体同时地经由旁路配管56绕过处理容器1进行排气。在这样的工艺中，晶圆W暴露于HF气体与NH3气体混合的处理气体的气氛中的时间带与没有暴露于HF气体和NH3气体中的任一种的时间带交替地进行数次。根据这样的方法，在晶圆W的表面，由于HF气体与NH3气体各自的浓度差变小，因此也可以均匀地对SiO2层61进行蚀刻。
另外，在气体供给路径33、34的下游侧，例如也可以设有用于朝水平方向以放射状扩散的扩散部件，以使在分散室32内以扩散的方式供给HF气体与NH3气体，并进行混合。
作为被图案层划分了蚀刻区域的被处理基板上的氧化硅层的例子，如图12所示，也可以是在其上表面形成了Si的掩模图案66的SiO2层61，此时，根据掩模图案66来进行SiO2层61的蚀刻，在到达下层之前停止蚀刻。
另外，SiO2层61可以使用包含含有氮、氢、氟的化合物的处理气体例如氟化铵(NH4F)气体进行蚀刻，此时该气体也与SiO2层61反应并生成(NH4)2SiF6。因此，通过向具有SiO2层61的晶圆W间歇地多次供给氟化铵(NH4F)气体，同样可以抑制SiO2层61的表面的粗糙度并改善微负载。
即，本发明的方法是使被处理基板多次间歇地暴露于包含NH3气体与HF气体的混合气体的处理气体或者包含含有氮、氢、氟的化合物的处理气体即包含NH4F气体或者NH4FHF的处理气体中。需要说明的是，处理气体也可以是NH3气体、HF气体与NH4F气体(或者是NH4FHF)的混合气体。
实施例
为了验证本发明的效果，对晶圆W进行蚀刻处理，并进行表面均匀性的评价。对于晶圆W，如图13所示的晶圆W具备：作为由SiO2层61中相互平行延伸的Si形成的壁部62的组所形成的且相互相邻的壁部62的分离间隔为30nm的区域64、和相互相邻的壁部62的分离间隔为90nm的区域65。若从作为被蚀刻对象的SiO2层61观察，壁部62的分离间隔窄(30nm)的区域64可以使划分蚀刻区域的图案成为密的区域64，另外壁部62的分离间隔宽(90nm)的区域65可以使划分蚀刻区域的图案成为疏的区域65。作为实施例，对晶圆W使用图1所示的装置，按照图4所示的顺序进行蚀刻。时间Ta、Tb、ΔT的值如实施方式所述，分别为2秒、15秒、10秒，并重复12次供给循环。作为比较例，使用从气体供给部3的气体供给孔31分别向处理容器1内供给HF气体与NH3气体的后混合型装置来代替图1所示的预混合型装置，并按照与实施例相同的顺序对用于评价的晶圆W进行蚀刻。
图14表示进行实施例涉及的蚀刻处理后的晶圆W的剖视图，图15表示进行比较例涉及的蚀刻处理后的晶圆W的剖视图。该剖视图是基于通过SEM(扫描型电子显微镜)图像所观察的结果。另外，图16表示实施例涉及的、蚀刻处理后的晶圆W的表面的粗糙的情况，图17表示比较例涉及的、蚀刻处理后的晶圆W的表面的粗糙的情况。在实施例中，如图14所示，在图案密的区域64与疏的区域65之间，SiO2层61的表面的高度位置基本上均匀，图案密的区域64的刻入深度的平均值与图案疏的区域65的刻入深度的平均值的差异为1nm以下，并近似于零。
另一方面，在比较例中，如图15所示，图案密的区域64的刻入深度比图案疏的区域65的刻入深度浅，图案密的区域64的刻入深度的平均值与图案疏的区域65的刻入深度的平均值的差异超过10nm。
另外，如图17所示，在比较例中，沟部63的底部被刻为波状地进行蚀刻，但如图16所示，在实施例中，与比较例相比，刻入小且平坦性高。因此可知，由上述实验例，通过采用本发明的方法，可知在对SiO2层61进行蚀刻时，能够改善微负载与表面的粗糙(粗糙度)。

Claims (8)

1.一种蚀刻方法，其特征在于，对被图案层划分了蚀刻区域的被处理基板上的氧化硅层进行蚀刻、到达该氧化硅层的下层之前停止蚀刻的方法中，进行以下的工序：
在真空气氛中对被处理基板进行加热的工序；和
从气体供给部向所述被处理基板间歇地多次供给预先混合了氟化氢气体与氨气的处理气体、及包含含有氮、氢、氟的化合物的处理气体中的至少一种用于蚀刻的处理气体的工序。
2.根据权利要求1所述的蚀刻方法，其特征在于，对所述被处理基板每次供给处理气体的时间长为0.5秒～5秒。
3.根据权利要求1或2所述的蚀刻方法，其特征在于，对所述被处理基板每次停止供给处理气体的时间长为5秒～20秒。
4.根据权利要求1～3中任一项所述的蚀刻方法，其特征在于，所述含有氮、氢、氟的化合物为NH4F或者NH4FHF中的任一种。
5.根据权利要求1～4中任一项所述的蚀刻方法，其特征在于，对所述被处理基板每次供给处理气体的工序包括以下工序：使氟化氢气体和氨气中的一种气体早于另一种气体地从气体供给部向被处理基板供给，接着从所述气体供给部向被处理基板供给预先混合了两种气体的气体，接着同时停止供给两种气体。
6.根据权利要求1～5中任一项所述的蚀刻方法，其特征在于，所述气体供给部具有面向载置于处理容器内的被处理基板的多个气体供给孔。
7.一种蚀刻装置，其特征在于，其为对被图案层划分了蚀刻区域的被处理基板上的氧化硅层进行蚀刻、在到达该氧化硅层的下层之前停止蚀刻的方法所使用的装置，其具备：
具有载置被处理基板的载置部的处理容器；
为了对载置于所述载置部的被处理基板供给预先混合了氟化氢气体与氨气的处理气体、及包含含有氮、氢、氟的化合物的处理气体中的至少一种的用于蚀刻的处理气体，以面对被处理基板的方式设置有多个气体供给孔的气体供给部；
用于对所述处理容器内进行真空排气的真空排气部；和
用于从所述气体供给部对所述被处理基板间歇地多次供给所述用于蚀刻的处理气体而输出控制信号的控制部。
8.根据权利要求7所述的蚀刻装置，其特征在于，所述含有氮、氢、氟的化合物为NH4F或者NH4FHF中的任一种。
CN201510379150.2A 2014-07-01 2015-07-01 蚀刻方法和蚀刻装置 Active CN105244270B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-136114 2014-07-01
JP2014136114A JP6435667B2 (ja) 2014-07-01 2014-07-01 エッチング方法、エッチング装置及び記憶媒体

Publications (2)

Publication Number Publication Date
CN105244270A true CN105244270A (zh) 2016-01-13
CN105244270B CN105244270B (zh) 2020-07-07

Family

ID=55017510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510379150.2A Active CN105244270B (zh) 2014-07-01 2015-07-01 蚀刻方法和蚀刻装置

Country Status (5)

Country Link
US (1) US9646848B2 (zh)
JP (1) JP6435667B2 (zh)
KR (1) KR101785783B1 (zh)
CN (1) CN105244270B (zh)
TW (1) TWI668749B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648891A (zh) * 2019-09-20 2020-01-03 吴建湘 一种等离子刻蚀机用二氧化硅去除组件
CN111357081A (zh) * 2017-11-30 2020-06-30 无尽电子有限公司 用于选择性去除多晶硅的干洗装置和方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
US11854792B2 (en) 2017-10-23 2023-12-26 Lam Research Ag Systems and methods for preventing stiction of high aspect ratio structures and/or repairing high aspect ratio structures
KR102003362B1 (ko) * 2017-11-30 2019-10-17 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
US10734245B2 (en) * 2018-10-19 2020-08-04 International Business Machines Corporation Highly selective dry etch process for vertical FET STI recess
JP2020123672A (ja) * 2019-01-30 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法、基板処理装置及びクラスタシステム
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
US11658042B2 (en) * 2020-08-18 2023-05-23 Applied Materials, Inc. Methods for etching structures and smoothing sidewalls
JP7529902B2 (ja) * 2021-04-08 2024-08-06 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106908A1 (en) * 1999-09-02 2002-08-08 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-kappa dielectric
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
CN102691048A (zh) * 2011-03-18 2012-09-26 东京毅力科创株式会社 成膜方法及成膜装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
KR101297926B1 (ko) * 2009-03-26 2013-08-19 가부시키가이샤 알박 진공 처리 방법 및 진공 처리 장치
CN103081071B (zh) * 2010-08-03 2015-09-30 东京毅力科创株式会社 基板处理方法和基板处理装置
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106908A1 (en) * 1999-09-02 2002-08-08 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-kappa dielectric
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
CN102691048A (zh) * 2011-03-18 2012-09-26 东京毅力科创株式会社 成膜方法及成膜装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111357081A (zh) * 2017-11-30 2020-06-30 无尽电子有限公司 用于选择性去除多晶硅的干洗装置和方法
CN110648891A (zh) * 2019-09-20 2020-01-03 吴建湘 一种等离子刻蚀机用二氧化硅去除组件
CN110648891B (zh) * 2019-09-20 2022-02-15 湖北中培电子科技有限公司 一种等离子刻蚀机用二氧化硅去除组件

Also Published As

Publication number Publication date
TWI668749B (zh) 2019-08-11
JP2016015382A (ja) 2016-01-28
CN105244270B (zh) 2020-07-07
US9646848B2 (en) 2017-05-09
KR20160004206A (ko) 2016-01-12
TW201621999A (zh) 2016-06-16
JP6435667B2 (ja) 2018-12-12
KR101785783B1 (ko) 2017-10-16
US20160005621A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
CN105244270A (zh) 蚀刻方法和蚀刻装置
KR102605757B1 (ko) 플라즈마 강화 원자 층 식각의 방법
TW202009609A (zh) 基板處理設備及方法
US9911607B2 (en) Method of processing target object
US10217643B2 (en) Method of processing target object
US9911622B2 (en) Method of processing target object
TWI781309B (zh) 被加工物之處理方法
US9793134B2 (en) Etching method
US10626497B2 (en) Method for cleaning components of plasma processing apparatus
TW201704517A (zh) 藉由原子層沉積及原子層蝕刻的保形膜之沉積
KR20150048646A (ko) 감소된 트리밍 레이트에서 탄소 함유 막을 트리밍하는 방법
CN112424915B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20150228463A1 (en) Cleaning process for cleaning amorphous carbon deposition residuals using low rf bias frequency applications
JP2016025195A (ja) エッチング方法
TW201729283A (zh) 氧化矽的自對準遮蔽
JP2016062947A (ja) エッチング方法
KR101682109B1 (ko) 고 종횡비 구조를 충전하기 위한 방법
US11292035B2 (en) Method for cleaning gas supply line and processing system
US11764070B2 (en) Etching method and etching apparatus
KR20210141361A (ko) 에칭 방법 및 에칭 장치
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
US20200395221A1 (en) Method of etching porous film
US20180301346A1 (en) Etching method
US20180301332A1 (en) Film forming method
CN107408494B (zh) 缺陷平面化

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant