KR20160004206A - 에칭 방법, 에칭 장치 및 기억 매체 - Google Patents

에칭 방법, 에칭 장치 및 기억 매체 Download PDF

Info

Publication number
KR20160004206A
KR20160004206A KR1020150093138A KR20150093138A KR20160004206A KR 20160004206 A KR20160004206 A KR 20160004206A KR 1020150093138 A KR1020150093138 A KR 1020150093138A KR 20150093138 A KR20150093138 A KR 20150093138A KR 20160004206 A KR20160004206 A KR 20160004206A
Authority
KR
South Korea
Prior art keywords
gas
etching
substrate
wafer
supply
Prior art date
Application number
KR1020150093138A
Other languages
English (en)
Other versions
KR101785783B1 (ko
Inventor
사토시 도다
겐사쿠 나루시마
히로유키 다카하시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160004206A publication Critical patent/KR20160004206A/ko
Application granted granted Critical
Publication of KR101785783B1 publication Critical patent/KR101785783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

벽부(62)에 의해 에칭 영역이 구획된 SiO2층(61)을 하층에 도달하기 전의 도중 단계까지 에칭하는 것에 즈음하여, 러프니스 및 마이크로 로딩을 개선한다. 처리 용기(1)에 탑재된 웨이퍼(W)에 대해, HF 가스와 NH3 가스를 미리 혼합한 혼합 가스를 간헐적으로 공급한다. 혼합 가스를 간헐적으로 공급함으로써, 혼합 가스와 SiO2의 반응 생성물에 의해 형성되는 보호막이 혼합 가스의 공급 정지 기간에 진공 배기에 의해 승화(휘발)한다. 그 때문에, 패턴의 소밀에 관계없이, 에칭 속도가 동일하여, 마이크로 로딩이 개선된다. 또한, HF 가스와 NH3 가스를 미리 혼합하여 웨이퍼(W)에 공급함으로써, 웨이퍼(W)의 표면에 부착되는 HF 농도의 편차가 억제되어, 러프니스가 개선되는 동시에, 마이크로 로딩의 가일층의 개선을 도모할 수 있다.

Description

에칭 방법, 에칭 장치 및 기억 매체{ETCHING METHOD, ETCHING APPARATUS AND STORAGE MEDIUM}
본 발명은, 피처리 기판의 표면에 처리 가스를 공급하여 에칭 처리를 실행하는 기술에 관한 것이다.
반도체 디바이스는 다양화되고 있기 때문에, 반도체 제조업계에서는, 여러 가지의 새로운 프로세스에 대응해 나갈 필요가 있다. 예컨대, 패턴층인 실리콘의 벽부가 간격을 두고 평행하게 나열되며, 이들 벽부에 의해 에칭 영역이 구획되는 SiO2(산화 실리콘)층을 에칭하고, SiO2층의 도중에서 에칭을 멈추는 프로세스가 있다.
SiO2층을 에칭하는 방법으로서는, 예컨대, 특허문헌 1에 기재되어 있는 바와 같이 HF(불화수소) 가스와 NH3(암모니아) 가스에 의한 화학적 산화물 제거 처리(Chemical Oxide Removal)를 이용한 방법이 알려져 있다. 이 방법은 반도체 웨이퍼(이하, 「웨이퍼」라 함)의 표면에 형성된 SiO2층을 에칭하기 위해서, 웨이퍼를 가열하면서, 처리 용기 내에 HF 가스와 NH3 가스를 공급하는 방법이다. 이들 가스는 SiO2와 반응하여 (NH4)2SiF6(규불화암모늄)를 생성시키므로, 이 (NH4)2SiF6를 가열에 의해 승화시킴으로써 SiO2가 제거된다.
이 방법을 이용하여 SiO2층의 도중에서 에칭을 멈추는 프로세스를 실행하는 경우에는, 에칭 후의 SiO2층의 표면의 거칠기(러프니스)가 양호할 것이 요구되는 경우가 있다. 또한, 상술한 예와 같이 패턴층을 따라서, SiO2층을 에칭하는 경우에는, 패턴의 소밀에 따라서, 에칭 속도에 차이가 생기는 마이크로 로딩을 억제할 필요가 있다.
일본 특허 공개 제 2009-158774 호 공보
본 발명은 이러한 사정 하에 이루어진 것으로서, 그 목적은, 패턴층에 의해 에칭 영역이 구획된 SiO2층을 하층에 도달하기 전의 도중 단계까지 에칭하는 것에 즈음하여, 러프니스 및 마이크로 로딩의 개선을 실행할 수 있는 기술을 제공하는 것에 있다.
본 발명의 에칭 방법은, 패턴층에 의해 에칭 영역이 구획된 피처리 기판 상의 산화 실리콘층을 에칭하고, 상기 산화 실리콘층의 하층에 도달하기 전에 에칭을 정지하는 방법에 있어서,
진공 분위기 중에서 피처리 기판을 가열하는 공정과,
불화수소 가스와 암모니아 가스를 미리 혼합한 제 1 처리 가스, 및 질소, 수소, 불소를 포함한 화합물을 포함하는 제 2 처리 가스 중 적어도 하나를 에칭 가스로서 가스 공급부로부터 상기 피처리 기판에 대해 간헐적으로 복수회 공급하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 기억 매체는, 컴퓨터로 실행 가능한 명령을 기억한 기억 매체로서,
상기 명령은 프로세서에 의해 실행되었을 때, 상기 프로세서로 하여금, 상술한 에칭 방법을 실시하게 하는 것을 특징으로 한다.
본 발명의 기판 처리 장치는,
피처리 기판을 탑재하는 탑재부를 갖는 처리 용기와,
상기 탑재부에 탑재된 피처리 기판에 대해, 불화수소 가스와 암모니아 가스를 미리 혼합한 처리 가스, 및 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스 중 적어도 하나를 에칭 가스로서 공급하도록 구성되며, 피처리 기판에 대향하도록 복수의 가스 공급 구멍이 마련된 가스 공급부와,
상기 처리 용기 내를 진공 배기하기 위한 진공 배기부와,
상기 가스 공급부로부터 상기 피처리 기판에 대해 상기 에칭 가스를 간헐적으로 복수회 공급하도록 상기 가스 공급부를 제어하는 제어 신호를 출력하는 제어부를 포함하는 것을 특징으로 한다.
본 발명은, 패턴층에 의해 에칭 영역이 구획된 SiO2층을 하층에 도달하기 전의 도중 단계까지 에칭하는 것에 즈음하여, HF 가스와 NH3 가스를 미리 혼합한 처리 가스를 가스 공급부로부터 피처리 기판에 대해 간헐적으로 복수회 공급하고 있다. HF 가스와 NH3 가스를 이용하면 규불화암모늄이 반응 생성물로서 생성되며, 에칭되어야 할 SiO2의 표면에서 보면 이 반응 생성물이 보호막의 역할을 맡는다. 이 보호막의 부착량은 패턴의 소밀에 따라 다르지만, 처리 가스를 간헐적으로 공급하고 있으므로, 보호막이 SiO2의 표면에 붙어도 처리 가스의 공급 정지 기간에 진공 배기에 의해 휘발(승화)한다. 이 때문에, 패턴의 소밀에 관계없이, 에칭 속도가 동일하므로, 마이크로 로딩이 개선된다. 또한, HF 가스와 NH3 가스를 미리 혼합하여 가스 공급부로부터 피처리 기판에 공급하고 있기 때문에, 기판의 표면에 부착하는 HF 농도의 편차가 억제되어, 표면의 거칠기(러프니스)가 개선되는 동시에, 마이크로 로딩의 가일층의 개선에 기여한다. 또한, 상술한 처리 가스에 대신하여, NH4F나 NH4FHF 등의 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스를 이용해도 동일한 효과를 얻을 수 있다.
도 1은 본 발명의 실시형태에 따른 에칭 장치를 도시하는 종단면도,
도 2는 웨이퍼의 표면 부근을 도시하는 종단면도,
도 3은 웨이퍼의 에칭 처리 후의 표면 부근을 도시하는 종단면도,
도 4는 본 발명의 실시형태에 있어서의 가스의 공급의 추이를 도시하는 설명도,
도 5는 본 발명의 실시형태의 작용을 도시하는 설명도,
도 6은 본 발명의 실시형태의 작용을 도시하는 설명도,
도 7은 본 발명의 실시형태의 작용을 도시하는 설명도,
도 8은 웨이퍼 표면에 있어서의 에칭의 상태를 도시하는 설명도,
도 9는 웨이퍼 표면에 있어서의 에칭의 상태를 도시하는 설명도,
도 10은 웨이퍼 표면에 있어서의 에칭의 상태를 도시하는 설명도,
도 11은 본 발명의 실시형태의 다른 예에 있어서의 가스의 공급의 추이를 도시하는 설명도,
도 12는 본 발명의 실시형태의 다른 예에 따른 웨이퍼의 표면 부근을 도시하는 종단면도,
도 13은 실시예 및 비교예에 따른 에칭 처리 전의 웨이퍼의 단면도,
도 14는 실시예에 따른 에칭 처리 후의 웨이퍼의 단면도,
도 15는 비교예에 따른 에칭 처리 후의 웨이퍼의 단면도,
도 16은 실시예에 따른 웨이퍼의 표면의 상태를 도시하는 사시도,
도 17은 비교예에 따른 웨이퍼의 표면의 상태를 도시하는 사시도.
본 발명의 실시형태에 따른 에칭 장치에 대해 설명한다. 도 1에 도시하는 바와 같이, 에칭 장치는, 횡단면 형상이 개략 원형의 진공 챔버인 처리 용기(1)를 구비하고 있다. 처리 용기(1)의 측면에는, 피처리 기판인 예컨대 직경 300㎜ 웨이퍼(W)의 주고받음을 실행하기 위한 반입·반출구(12)가 마련되며, 반입·반출구(12)에는 반입·반출구(12)를 개폐하는 게이트 밸브(13)가 마련되어 있다.
처리 용기(1)의 내부에는, 웨이퍼(W)의 탑재부인 원기둥 형상의 스테이지(2)가 마련되어 있으며, 스테이지(2)의 상면에는, 웨이퍼(W)를 스테이지(2)의 표면으로부터 예컨대 0.3㎜의 간극을 거쳐서 지지하는 지지 핀(21)이, 예컨대, 스테이지(2)의 둘레 방향 등간격으로 7개소에 돌출하고 있다. 또한, 스테이지(2) 및 처리 용기(1)의 저면을 관통하는 관통 구멍(22)이 둘레 방향 등간격으로 3개소에 마련되어 있다. 관통 구멍(22)에는, 승강 기구(23)에 의해, 스테이지(2)의 상면으로부터 돌몰하도록 마련된 웨이퍼(W)의 주고받음용의 밀어올림 핀(24)이 마련되어 있다. 또한, 밀어올림 핀(24)의 하부측은, 처리 용기(1)를 기밀로 하기 위한 벨로우즈(25)에 의해 덮여 있다. 이 스테이지(2)의 내부에는 가열부를 이루는 히터(26)가 마련되어 있어서, 스테이지(2)에 탑재되는 웨이퍼(W)가 설정 온도로 가열되도록 되어 있다.
처리 용기(1)의 저면에는 배기구(14)가 마련되어 있다. 배기구(14)에는 배기관(15)이 접속되어 있으며, 배기구(14)측으로부터 압력 조정 밸브(16), 개폐 밸브(17)가 마련되어, 진공 배기 기구인 진공 펌프(18)에 접속되어 있다. 이들 배기관(15) 등의 파츠는 진공 배기부를 구성하고 있다.
처리 용기(1)의 상면에는 개구부(11)가 형성되며, 개구부(11)를 막도록 가스 공급부(3)가 마련되어 있다. 가스 공급부(3)에는 스테이지(2)의 탑재면과 대향하도록 확산판(30)이 마련되어 있다. 확산판(30)은 알루미늄 등의 열전도율이 높은 재료를 이용하여 원판 형상으로 형성되며, 두께 방향으로 관통하는 직경 0.5㎜ 내지 2.0㎜의 가스 공급 구멍(31)이 예컨대 종횡으로 배열된 펀칭 플레이트로서 구성되어 있다. 확산판(30)의 상방에는 처리 용기(1) 내에 공급되는 처리 가스를 분산시키기 위한 분산실(32)이 형성되어 있다.
가스 공급부(3)에는 분산실(32)에 연통하도록 2개의 가스 공급로(33, 34)를 구비하고 있다. 한쪽의 가스 공급로(33)의 상단에는, NH3 가스 공급관(40)의 하류단이 접속되어 있고, 다른쪽의 가스 공급로(34)의 상단에는 HF 가스 공급관(50)의 하류단이 접속되어 있다. 우선, NH3 가스 공급관(40)측(NH3 가스의 공급계)부터 설명하면, NH3 가스 공급관(40)에는, 상류측으로부터 NH3 가스 공급원(41), 유량 조정부(42), 밸브(V3) 및 밸브(V1)가 이 순서로 마련되어 있다. NH3 가스 공급관(40)에 있어서의 밸브(V3)와 밸브(V1) 사이에는 캐리어 가스(희석 가스)인 N2(질소) 가스 공급관(43)의 하류단이 접속되어 있으며, N2 가스 공급관(43)에는, 상류측으로부터 N2 가스 공급원(44), 유량 조정부(45) 및 밸브(V5)가 이 순서로 마련되어 있다. 또한, NH3 가스 공급관(40)에 있어서의 NH3 가스 공급원(41)과 유량 조정부(42) 사이에는 바이패스 배관(46)의 상류단이 접속되어 있으며, 바이패스 배관(46)의 하류단은 배기관(15)에 접속되어 있다. 바이패스 배관(46)에는 상류측으로부터 유량 조정부(47)와 밸브(V7)가 마련되어 있다.
이어서, HF 가스 공급관(50)측(HF 가스의 공급계)을 설명하면, HF 가스 공급관(50)에는, 상류측으로부터 HF 가스 공급원(51), 유량 조정부(52), 밸브(V4) 및 밸브(V2)가 이 순서로 마련되어 있다. HF 가스 공급관(50)에 있어서의 밸브(V4)와 밸브(V2) 사이에는 캐리어 가스(희석 가스)인 Ar(아르곤) 가스 공급관(53)의 하류단이 접속되어 있으며, Ar 가스 공급관(53)에는, 상류측으로부터 Ar 가스 공급원(54), 유량 조정부(55) 및 밸브(V6)가 이 순서로 마련되어 있다. 또한, HF 가스 공급관(50)에 있어서의 HF 가스 공급원(51)과 유량 조정부(52) 사이에는 바이패스 배관(56)의 상류단이 접속되어 있으며, 바이패스 배관(56)의 하류단은 배기관(15)에 접속되어 있다. 바이패스 배관(56)에는 상류측으로부터 유량 조정부(57)와 밸브(V8)가 마련되어 있다.
또한, 가스 공급로(33, 34), 분산실(32), 확산판(30)을 둘러싸도록 히터(35)가 마련되어 있으며, 분산실(32), 확산판(30)은, 예컨대 140℃±10℃, 가스 공급로(33, 34)는, 예컨대 75℃로 설정되어 있다. 또한, 처리 용기(1)에는 도시하지 않은 히터가 마련되어 있으며, 처리 용기(1)의 내면의 온도가 예컨대 140℃±10℃로 설정되어 있다. 이에 의해, 예컨대, 가스 공급로(33, 34)의 내부 등에서 NH3 가스와 HF 가스의 반응에 의한 부생성물, 예컨대, NH4F의 석출을 제어할 수 있어서 파티클을 억제한다.
나아가, 에칭 장치는 제어부(9)를 구비하고 있다. 이 제어부(9)는 예컨대, 컴퓨터로 이루어지며, 프로그램, 메모리, CPU를 구비하고 있다. 프로그램은, 후술하는 작용 설명에 있어서의 일련의 동작을 실시하도록 스텝군이 짜여 있어서, 프로그램에 따라서, 각 밸브(V1~V8)의 개폐, 각 가스의 유량의 조정, 처리 용기(1) 내의 압력의 조정 등을 실행한다. 이 프로그램은, 컴퓨터 기억 매체, 예컨대, 플렉서블 디스크, 콤팩트 디스크, 하드 디스크, 광자기 디스크 등에 수납되어 제어부(9)에 인스톨된다.
이어서, 본 발명의 실시형태의 작용에 대해 설명하는데, 우선, 처리 용기(1)에 반입되는 피처리 기판인 웨이퍼(W)의 표면 구조의 일 예에 대해 설명한다. 도 2는 반도체 디바이스의 제조 공정의 도중 단계에 있어서의 웨이퍼(W)의 표면 구조를 도시하고 있으며, 도 3은 에칭 후의 웨이퍼(W)의 표면 구조를 도시한다. 이 표면 구조는 Si(실리콘)층(60)이 에칭되어 서로 평행하게 횡방향으로 성장할 복수의 벽부(62)가 형성되어 있고, 이들 벽부(62)의 사이가 홈부(63)로 되어 있으며, 홈부(63)도 포함하여 벽부(62)의 주위가 SiO2에 의해 가득 채워져 있다. 그리고, SiO2에 의해 가득 채워져 있는 부위를 SiO2층(61)이라 칭한다면, SiO2층(61)의 표면과 Si의 벽부(62)의 상면이 면일(面一)하게 되어 있다. 상기 표면 구조를 다른 표현으로 나타내면, 복수의 Si의 벽부(62)로 이루어지는 패턴층에 상당하는 볼록부 패턴이 SiO2층(61) 중에 매설되어, SiO2층(61)의 표면과 벽부(62)의 상면이 동일한 높이에 위치하고 있다고 할 수 있다.
에칭 장치에 의해 에칭되는 에칭 대상은 SiO2층(61)이기 때문에, SiO2층(61)은 볼록부 패턴(벽부)(62)에 의해 에칭 영역이 구획되어 있게 된다.
웨이퍼(W)에 형성된 SiO2층(61)의 에칭 처리에 관하여 각 가스의 공급(ON) 및 공급 휴지(OFF)의 타임 차트를 도시하는 도 4도 참조하면서 설명한다. 웨이퍼(W)는, 예컨대, 도시하지 않은 외부의 반송 아암과 밀어올림 핀(24)의 협동 작용에 의해 스테이지(2) 상에 탑재되며, 히터(26)에 의해 예컨대 115℃로 가열된다. 또한, 가스 공급부(3)에 마련한 히터(35)에 의해 예컨대 가스 공급로(33, 34)가 75℃, 분산실(32)의 둘레 벽의 온도가 130℃로 설정된다.
그리고, 게이트 밸브(13)가 폐쇄되고, 처리 용기(1)가 밀폐로 된 후, 도 4의 시각(t0)에서, 밸브(V1) 및 밸브(V5)가 개방되며, N2 가스가 예컨대 500sccm의 유량으로 공급된다. 또한, 밸브(V2) 및 밸브(V6)가 개방되고, Ar 가스가 예컨대 500sccm의 유량으로 공급된다. N2 가스와 Ar 가스는 분산실(32) 내에 퍼져서, 확산판(30)에 마련된 각 가스 공급 구멍(31)으로부터 처리 용기(1) 내에 공급된다.
이어서, HF 가스 및 NH3 가스를 웨이퍼(W)에 간헐적으로 공급하는 처리를 실행한다. 우선, 시각(t1)에서 NH3 가스를 온으로 한다. 「온으로 한다」란, NH3 가스를 가스 공급부(3)를 거쳐서 처리 용기(1) 내에 공급하는 것이다. 상세하게는 시각(t1)보다 앞의 시점에서 도 5에 도시하는 바와 같이 밸브(V3)를 폐쇄하는 한편 밸브(V7)를 개방해 둠으로써, NH3 가스를 처리 용기(1)를 우회하여 바이패스 배관(46)을 거쳐서 배기관(15)에 흘려 둔다. 이렇게 해서 유량을 안정시킨 상태로 하고, 시각(t1)에서 도 6에 도시하는 바와 같이 밸브(V3)를 개방하는 한편 밸브(V7)를 폐쇄한다. 이에 의해, NH3 가스는 N2 가스에 의해 희석되어 가스 공급로(33)로부터 분산실(32) 내에 유입하고, 여기서 가스 공급로(34)로부터 유입한 Ar 가스와 혼합되며 가스 공급 구멍(31)으로부터 처리 용기(1)의 처리 분위기에 토출되어, 웨이퍼(W)에 공급된다. 또한, 도 5 이후의 작용도에 있어서, 폐쇄되어 있는 밸브에는 편의상 해칭을 기재하고 있다.
한편, HF 가스의 공급계에서는, 시각(t1)보다 앞의 시점에서 도 5에 도시하는 바와 같이 밸브(V4)를 폐쇄하는 한편 밸브(V8)를 개방해 둠으로써, HF 가스를 처리 용기(1)를 우회하여 바이패스 배관(56)을 거쳐서 배기관(15)에 흘려 두어 유량을 안정시켜 둔다. 그리고, 시각(t1)으로부터 ΔT만큼 늦은 시점, 시각(t1)로부터 예컨대 0.5초 내지 15초 늦은 시각(t2)에서 도 7에 도시하는 바와 같이 밸브(V4)를 개방하는 한편 밸브(V8)를 폐쇄하고, 이에 의해, HF 가스는 Ar 가스에 의해 희석되어 가스 공급로(34)로부터 분산실(32) 내에 유입한다. 이 때문에, 분산실(32) 내에는, N2 가스에 의해 희석된 NH3 가스와 Ar 가스에 의해 희석된 HF 가스가 유입하지만, 가스 공급 구멍(31)의 구경이 작아서 컨덕턴스가 작기 때문에, 분산실(32) 내에서 양 가스가 충분히 혼합되며, 가스 공급 구멍(31)을 거쳐서 처리 분위기에 토출되어 웨이퍼(W)에 공급된다.
혼합 가스를 시간(Ta) 예컨대 2초간 공급한 후인 시각(t3)에서, 밸브(V3) 및 밸브(V4)를 폐쇄하는 한편 밸브(V7) 및 밸브(V8)를 개방함으로써, NH3 가스 및 HF 가스의 공급을 처리 용기(1)측으로부터 바이패스 배관(46, 56)측으로 전환하고, NH3 가스 및 HF 가스를 동시에 오프한다[양 가스의 처리 용기(1) 내로의 공급을 동시에 정지한다). 이러한 일련의 공급 사이클을 시각(t3)으로부터 예컨대 5초 내지 15초 경과한 후에 재차 반복하고, 그 후 마찬가지로 하여 공급 사이클을 미리 설정한 회수만큼 반복한다. 이 예에서는, 시각(t3)으로부터 5초 내지 15초 후인 시각(t4)에 처리 용기(1) 내로의 NH3 가스의 공급이 개시되며, 이어지는 시각(t4)로부터 ΔT 후(시각(t4)으로부터 0.5초 내지 15초 후)에 HF 가스의 공급이 개시된다. 따라서, NH3 가스 및 HF 가스를 미리 혼합한 혼합 가스를 시간(Ta) 예컨대 2초간만큼 웨이퍼(W)에 공급하고, 이 공급 사이클을 시간(Tb) 예컨대 5초 내지 20초간의 간격으로 복수회 실행하는 동시에, NH3 가스를 HF 가스보다 ΔT 예컨대 0.5초 내지 15초만큼 빨리 공급하게 된다. 또한, 도 4는 본 발명을 실시할 때의 시퀀스의 일 예를 이미지로서 도시하고 있다.
시각(t0) 이후, 공급 사이클이 종료할 때까지, 처리 용기(1) 내의 압력은, 예컨대 250Pa(1.88Torr)로 설정되어 있다. 또한, 가스 유량에 대해서는, N2 가스 및 Ar 가스는 각각 500sccm, NH3 가스는 100sccm, HF 가스는 200sccm으로 설정된다.
공급 사이클이 설정 회수만큼 반복된 후에는, N2 가스 및 Ar 가스를 잠깐 처리 용기(1) 내에 공급하고, 그 후 웨이퍼(W)를 처리 용기(1)로부터 반출한다.
다음으로, 상술한 일련의 프로세스와 웨이퍼(W)의 표면 상태와의 관련에 대해 설명한다. 도 8 내지 도 10은 도 4에 도시한 가스의 공급 시퀀스와 웨이퍼(W)의 표면 상태를 대응시킨 모식도(이미지도)이다. 또한, 이 모식도는 가스의 공급 시퀀스와 에칭과의 대응을 직감적으로 파악할 수 있도록 하기 위한 이미지도이며, 표면 상태를 정확하게 기재한 것은 아니다.
도 8은 HF 가스를 웨이퍼(W)에 공급하기 조금 전에 NH3 가스를 웨이퍼(W)에 공급한 상태를 도시하며, SiO2층(61)의 표면에 NH3 분자(81)가 흡착된 상태이다(실제로는, 표면 전체가 NH3 분자(81)로 덮여 있지만, 도면에서는 모식적으로 도시한다).
그리고, 처리 분위기가 HF 가스와 NH3 가스가 혼합된 혼합 가스로 전환되면, 도 9에 도시하는 바와 같이, SiO2층(61)과 HF 분자(80) 및 NH3 분자(81)가 반응하여, 예컨대 (NH4)2SiF6나 물 등의 반응 생성물(82)이 생성된다. 그리고, 그 후 NH3 가스 및 HF 가스의 공급을 정지하고, N2 가스 및 Ar 가스만을 퍼지 가스로서 흘리고 있다. 그 때문에, 미반응의 HF 분자(80) 및 NH3 분자(81)가 퍼지 가스에 의해 제거된다. 또한, 이때, 진공 배기에 의해 도 10에 도시하는 바와 같이 (NH4)2SiF6나 물 등의 반응 생성물(82)이 휘발(승화)하여, 퍼지 가스에 의해 제거된다. 따라서, 반응 생성물(82)의 승화에 의해, SiO2층이 제거되어 간다.
상술한 실시형태에서는, 미리 NH3를 공급하고, 이어서 HF 가스를 공급하고 있다. SiO2에 HF 가스를 공급한 경우에도 에칭은 일어나지만, NH3는, 말하자면 촉매(NH3 자체도 반응하지만, 촉매라 기재함)로서 반응하기 때문에, 반응의 속도가 빨라진다. 미리 NH3 가스를 공급하여 웨이퍼(W)에 흡착시키고, 이어서 HF 가스와 NH3 가스와의 혼합 가스를 공급함으로써, HF 가스와 NH3 가스와 SiO2층(61)이 반응하기 쉬워지기 때문에, 에칭이 안정되어 신속하게 진행한다.
또한, SiO2층(61)은 혼합 가스에 의해 에칭되지만, 이때의 반응 생성물(82)은 에칭의 보호막이 된다. 패턴이 밀(密)인 영역은 패턴이 소(疎)인 영역에 비해 단위면적 당의 표면에 노출한 SiO2층(61)의 면적이 적기 때문에, SiO2층(61)에 보호막이 두껍게 붙기 쉬워서, 에칭의 속도가 늦어지기 쉽다. 그 때문에, HF 가스와 NH3 가스를 연속적으로 공급하여 에칭을 실행한 경우에는, 패턴이 소인 영역에 비해 패턴이 밀인 영역에서 에칭 속도가 늦어지는 마이크로 로딩이 일어나는 경우가 있다. 상술한 실시형태에서는, 2초마다 HF 가스와 NH3 가스의 공급을 정지하고, N2 가스와 Ar 가스에 의해 웨이퍼(W)의 표면을 퍼지하도록 하고 있다. 그 때문에, HF 가스와 NH3 가스의 공급의 정지 기간 중에 보호막이 승화되어, 말하자면 초기 상태로 돌아온다. 그 때문에, 패턴이 소인 영역, 밀인 영역의 사이에 에칭의 속도가 동일하여, 마이크로 로딩이 생기기 어려워진다.
나아가, 상술한 실시형태에서는, NH3 가스와 HF 가스를 동시에 정지하고 있다. 그 때문에, SiO2층(61)과 NH3 가스와 HF 가스의 반응이 웨이퍼(W)의 전면에 걸쳐서 동시에 정지한다. NH3 가스의 공급을 정지한 후, HF 가스의 공급을 계속한 경우에는, HF 가스에 의해 에칭이 진행해 버린다. 또한, HF 가스의 공급을 정지한 후, NH3 가스의 공급을 계속한 경우에는, 웨이퍼(W) 주위에 잔존하고 있는 HF 가스와 반응할 염려가 있기 때문에, 목표로 하는 에칭량보다 에칭되어 버릴 우려가 있다. 따라서, 양방의 가스를 동시에 끊음으로써, 상정되는 에칭량과의 오차가 적어져서, 에칭의 정밀도를 높일 수 있다.
또한, HF 가스와 NH3 가스를 미리 혼합함으로써 마이크로 로딩의 억제 효과를 한층 더 높일 수 있다. 패턴이 밀인 영역은 홈부(63)의 용적이 좁기 때문에, HF 가스와 NH3 가스를 혼합하지 않고 웨이퍼(W)에 공급한 경우에, 일방의 처리 가스가 먼저 유입되면, 타방의 처리 가스가 유입되기 어려워진다. 그 때문에, SiO2층과 HF 가스 및 NH3 가스의 반응이 늦어져서, 에칭 속도가 떨어질 것으로 추정된다. HF 가스와 NH3 가스를 미리 혼합해서 공급함으로써, 패턴이 밀인 영역에 있어서의 홈부(63)에도 HF 가스와 NH3 가스가 균일하게 서로 섞인 상태로 공급된다. 따라서, 패턴의 소밀에 따르지 않고, 각 홈부(63)에 매립된 SiO2층(61)의 에칭의 속도의 차이가 작아져서, 홈부(63)마다의 에칭량의 차이가 작아진다.
나아가, HF 가스와 NH3 가스를 각각 혼합하지 않고 처리 용기(1)에 공급한 경우에는, 웨이퍼(W)의 표면에 있어서, HF 가스 및 NH3 가스의 혼합이 불균일한 영역이 국소적으로 존재하여, 그 영역의 에칭 속도가 늦어진다. 그 때문에, SiO2층(61)의 에칭을 실행했을 때에, 동일한 홈부(63) 내에서도 에칭의 진행이 늦은 부분과 빠른 부분과의 차이가 생기기 쉬워진다. 따라서, SiO2층(61)의 표면의 요철이 커져서, 러프니스가 나빠진다. 따라서, HF 가스와 NH3 가스를 혼합하여 웨이퍼(W)에 공급함으로써, 러프니스의 악화를 억제할 수 있다.
상술한 실시형태는, 벽부(62)에 의해 에칭 영역이 구획된 SiO2층(61)을 하층에 도달하기 전의 도중 단계까지 에칭하는 것에 즈음하여, 진공 분위기의 처리 용기(1)에 탑재된 웨이퍼(W)에 대해, HF 가스와 NH3 가스를 포함하는 처리 가스를 미리 혼합한 혼합 가스를 간헐적으로 공급하도록 하고 있다. HF 가스와 NH3 가스의 혼합 가스를 가열된 웨이퍼(W)에 공급하면, 이들 가스와 SiO2가 반응하여 반응 생성물이 생성되며, 이것이 승화함으로써 에칭이 진행되지만, 반응 생성물(보호막)의 부착량은 패턴의 소밀에 따라 상이하다. 그러나, 실시형태의 방법에 의하면, 반응 생성물이 처리 가스의 공급 정지 기간에 기판의 가열에 의해 승화(휘발)하기 때문에, 패턴의 소밀에 관계없이 에칭 속도가 동일하므로, 마이크로 로딩이 개선된다. 또한, HF 가스와 NH3 가스를 미리 혼합하여 가스 공급부로부터 피처리 기판에 공급하고 있기 때문에, 상술한 바와 같이 표면의 거칠기(러프니스)가 개선되는 동시에, 마이크로 로딩의 가일층의 개선을 도모할 수 있다.
또한, 본 발명은, 도 11에 도시하는 타임 차트와 같이, 처리 용기(1) 내에 HF 가스를 시각(t1)에서 공급하고, 이어서 NH3 가스를 시각(t2)에서 공급하며 HF 가스와 NH3 가스를 동시에 시각(t3)에서 정지함으로써, NH3 가스와 HF 가스의 혼합 가스를 펄스 형상으로 공급하도록 해도 좋다. 혼합 가스의 공급 시간(Ta)은 예컨대 2초로 설정되며, 혼합 가스의 공급 정지 시간(Tb)은 5초로 설정된다.
앞의 실시형태에서는, 웨이퍼(W)에 대한 HF 가스의 공급을 정지하고 있을 때에는 바이패스 배관(56)측으로 HF 가스를 흘리고 있었지만, 공급 정지 시에는, HF 가스 공급원인 불산 용액 탱크에의 캐리어 가스의 통류를 정지하는 방법을 채용하는 경우에는, 도 11의 방법은 불산의 휘발을 안정화시키는데 유리한 계책이다. 따라서, 반도체 디바이스의 제조 프로세스에 따라서, HF 가스를 먼저 흘리는지, NH3 가스를 먼저 흘리는지를 선택하는 것이 바람직하다.
도 4 또는 도 11에 도시하는 시퀀스를 채용하는 경우, HF 가스와 NH3 가스의 일방의 공급을 타방의 공급보다 빨리 하는 타이밍(ΔT)은, 예컨대 0.5초 내지 15초인 것이 바람직하다. 또한, 양방을 혼합한 혼합 가스를 공급하는 시간(Ta)은, 예컨대 0.5초 내지 5초인 것이 바람직하고, 혼합 가스의 공급 정지 시간(Tb)은, 예컨대 5초 내지 20초인 것이 바람직하다.
또한, 본 발명은, 처리 용기(1) 내에 NH3 가스를 연속적으로 공급하면서, HF 가스를 간헐적으로 복수회 공급하도록 해도 좋으며, 나아가서는, HF 가스를 연속적으로 공급하면서, NH3 가스를 간헐적으로 복수회 공급하도록 해도 좋다.
또한, 본 발명은, 예컨대, 처리 용기(1) 내에 HF 가스와 NH3 가스를 동시에 펄스 형상으로 공급해도 좋다. 이 경우의 가스의 공급 및 차단은 밸브(V3), 밸브(V4), 밸브(V7) 및 밸브(V8)의 개폐 제어에 의해 실행되며, 가스의 공급 휴지 시에는, HF 가스 및 NH3 가스가 각각 바이패스 배관(56) 및 바이패스 배관(44)에 의해 처리 용기(1)를 우회하여 배기된다. 이러한 프로세스에 있어서, 웨이퍼(W)는, HF 가스와 NH3 가스가 혼합된 처리 가스의 분위기에 노출되는 시간대와, HF 가스 및 NH3 가스의 어느 것에도 노출되지 않는 시간대가 교대로 복수회 실행된다. 이러한 방법에 의해서도, 웨이퍼(W)의 표면에서, HF 가스 및 NH3 가스의 각각의 농도차가 적어지기 때문에, SiO2층(61)을 균일하게 에칭할 수 있다.
나아가, 가스 공급로(33, 34)의 하류측에, 예컨대, 수평 방향을 향해서 방사상으로 확산하기 위한 확산 부재를 마련하고, HF 가스 및 NH3 가스를 분산실(32) 내에서 확산하도록 공급하여, 혼합하도록 해도 좋다.
패턴층에 의해 에칭 영역이 구획된 피처리 기판 상의 산화 실리콘층의 예로서는, 도 12에 도시하는 바와 같이, 그의 상면에 Si의 마스크 패턴(66)을 형성한 SiO2층(61)으로도 좋으며, 이 경우에는 마스크 패턴(66)을 따라서 SiO2층(61)의 에칭이 실행되며, 하층에 도달하기 전에 에칭이 정지한다.
나아가, SiO2층(61)은 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스, 예컨대, 불화암모늄(NH4F) 가스를 이용하여 에칭할 수 있으며, 이 경우에도 이 가스가 SiO2층(61)과 반응하여 (NH4)2SiF6를 생성한다. 따라서, SiO2층(61)을 갖는 웨이퍼(W)에 불화암모늄(NH4F) 가스를 간헐적으로 복수회 공급함으로써, 마찬가지로 SiO2층(61)의 표면의 러프니스를 억제하며 마이크로 로딩을 개선할 수 있다.
즉, 본 발명은, 피처리 기판을, NH3 가스 및 HF 가스의 혼합 가스를 포함하는 처리 가스 또는 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스인, NH4F 가스 또는 NH4FHF를 포함하는 처리 가스에 간헐적으로 복수회 노출하는 방법이다. 또한, 처리 가스가 NH3 가스, HF 가스 및 NH4F 가스(또는, NH4FHF)의 혼합 가스여도 좋다.
[실시예]
본 발명의 효과를 검증하기 위해서 웨이퍼(W)에 에칭 처리를 실행하여, 표면의 균일성의 평가를 실행했다. 웨이퍼(W)는, 도 13에 도시하는 바와 같이 SiO2층(61) 중에 서로 평행하게 성장할 Si로 이루어지는 벽부(62)의 군이 형성되어 있는 영역으로서, 서로 인접하는 벽부(62)의 이격 간격이 30㎚인 영역(64)과, 서로 인접하는 벽부(62)의 이격 간격이 90㎚인 영역(65)을 구비하고 있다. 피에칭 대상인 SiO2층(61)에서 보면, 벽부(62)의 이격 간격이 좁은(30㎚) 영역(64)은, 에칭 영역을 구획하는 패턴이 밀인 영역(64)이 되고, 또한, 벽부(62)의 이격 간격이 넓은(90㎚) 영역(65)은 에칭 영역을 구획하는 패턴이 소인 영역(65)이라고 할 수 있다. 실시예로서, 웨이퍼(W)에 대해, 도 1에 도시하는 장치를 이용하여, 도 4에 도시하는 시퀀스에 의해 에칭을 실행했다. 시간(Ta, Tb, ΔT)의 값은 실시형태에 기재한 바와 같이, 각각 2초, 15초, 10초이며, 공급 사이클을 12회 반복했다. 비교예로서, 도 1에 도시한 프리믹스형의 장치 대신에, HF 가스와 NH3 가스가 가스 공급부(3)의 가스 공급 구멍(31)으로부터 별개로 처리 용기(1) 내에 공급되는 포스트믹스형의 장치를 이용하여, 실시예와 동일한 시퀀스로 평가용의 웨이퍼(W)에 대해 에칭을 실행했다.
도 14는 실시예에 따른 에칭 처리를 실행한 후의 웨이퍼(W)의 단면도를 도시하고, 도 15는 비교예에 따른 에칭 처리를 실행한 후의 웨이퍼(W)의 단면도를 도시한다. 이 단면도는, SEM(주사형 전자현미경) 화상에 의해 관찰한 결과에 근거하고 있다. 또한, 도 16은 실시예에 따른 에칭 처리 후에 있어서의 웨이퍼(W)의 표면의 거칠기의 상태를 도시하고, 도 17은 비교예에 따른 에칭 처리 후에 있어서의 웨이퍼(W)의 표면의 거칠기의 상태를 도시한다. 실시예에서는, 도 14에 도시하는 바와 같이 패턴이 밀인 영역(64)과 소인 영역(65)의 사이에, SiO2층(61)의 표면의 높이 위치가 거의 동일하며, 패턴이 밀인 영역(64)의 파임 깊이의 평균치와 패턴이 소인 영역(65)의 파임 깊이의 평균치의 차이는 1㎚ 이하로서 제로에 가깝다.
한편, 비교예에서는, 도 15에 도시하는 바와 같이 패턴이 밀인 영역(64)의 파임의 깊이는, 패턴이 소인 영역(65)의 파임의 깊이보다 얕고, 패턴이 밀인 영역(64)의 파임 깊이의 평균치와 패턴이 소인 영역(65)의 파임 깊이의 평균치의 차이는 10㎚를 넘고 있었다.
또한, 도 17에 도시하는 바와 같이, 비교예에서는, 홈부(63)의 저부가 파 형상으로 조각되어 에칭되었지만, 도 16에 도시하는 바와 같이 실시예에서는, 비교예와 비교해서 파임이 작고, 평탄성이 높다. 따라서, 상술한 실험예로부터 본 발명의 방법에 의하면, SiO2층(61)을 에칭하는 것에 즈음하여, 마이크로 로딩 및 표면의 거칠기(러프니스)를 개선할 수 있는 것을 알 수 있다.
1 : 처리 용기 2 : 스테이지
3 : 가스 공급부 9 : 제어부
26 : 히터 30 : 확산판
31 : 가스 공급 구멍 32 : 분산실
33, 34 : 가스 공급로 35 : 히터
40 : NH3 공급관 50 : HF 공급관
61 : SiO2층 62 : 벽부
63 : 홈부 64 : 패턴이 밀인 영역
65 : 패턴이 소인 영역

Claims (8)

  1. 패턴층에 의해 에칭 영역이 구획된 피처리 기판 상의 산화 실리콘층을 에칭하고, 상기 산화 실리콘층의 하층에 도달하기 전에 에칭을 정지하는 방법에 있어서,
    진공 분위기 중에서 피처리 기판을 가열하는 공정과,
    불화수소 가스와 암모니아 가스를 미리 혼합한 제 1 처리 가스, 및 질소, 수소, 불소를 포함한 화합물을 포함하는 제 2 처리 가스 중 적어도 하나를 에칭 가스로서 가스 공급부로부터 상기 피처리 기판에 대해 간헐적으로 복수회 공급하는 공정을 포함하는 것을 특징으로 하는
    에칭 방법.
  2. 제 1 항에 있어서,
    상기 피처리 기판에 대한 각 회의 에칭 가스의 공급 시간의 길이는 0.5초 내지 5초인 것을 특징으로 하는
    에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 피처리 기판에 대한 각 회의 에칭 가스의 공급 정지 시간의 길이는 5초 내지 20초인 것을 특징으로 하는
    에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 질소, 수소, 불소를 포함한 화합물은 NH4F 또는 NH4FHF 중 어느 하나인 것을 특징으로 하는
    에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 처리 가스를 상기 피처리 기판에 공급함에 있어서, 불화수소 가스 및 암모니아 가스 중 어느 하나의 가스를, 상기 제 1 처리 가스를 공급하기 직전에 상기 가스 공급부로부터 상기 피처리 기판에 공급하는 것을 특징으로 하는
    에칭 방법.
  6. 컴퓨터로 실행 가능한 명령을 기억한 기억 매체에 있어서,
    상기 명령은 프로세서에 의해 실행되었을 때, 상기 프로세서로 하여금, 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 에칭 방법을 실시하게 하는 것을 특징으로 하는
    기억 매체.
  7. 기판 처리 장치에 있어서,
    피처리 기판을 탑재하는 탑재부를 갖는 처리 용기와,
    상기 탑재부에 탑재된 피처리 기판에 대해, 불화수소 가스와 암모니아 가스를 미리 혼합한 처리 가스, 및 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스 중 적어도 하나를 에칭 가스로서 공급하도록 구성되며, 피처리 기판에 대향하도록 복수의 가스 공급 구멍이 마련된 가스 공급부와,
    상기 처리 용기 내를 진공 배기하기 위한 진공 배기부와,
    상기 가스 공급부로부터 상기 피처리 기판에 대해 상기 에칭 가스를 간헐적으로 복수회 공급하도록 상기 가스 공급부를 제어하는 제어 신호를 출력하는 제어부를 포함하는 것을 특징으로 하는
    기판 처리 장치.
  8. 제 7 항에 있어서,
    상기 질소, 수소, 불소를 포함한 화합물은 NH4F 또는 NH4FHF 중 어느 하나인 것을 특징으로 하는
    기판 처리 장치.
KR1020150093138A 2014-07-01 2015-06-30 에칭 방법, 에칭 장치 및 기억 매체 KR101785783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-136114 2014-07-01
JP2014136114A JP6435667B2 (ja) 2014-07-01 2014-07-01 エッチング方法、エッチング装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20160004206A true KR20160004206A (ko) 2016-01-12
KR101785783B1 KR101785783B1 (ko) 2017-10-16

Family

ID=55017510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150093138A KR101785783B1 (ko) 2014-07-01 2015-06-30 에칭 방법, 에칭 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US9646848B2 (ko)
JP (1) JP6435667B2 (ko)
KR (1) KR101785783B1 (ko)
CN (1) CN105244270B (ko)
TW (1) TWI668749B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107729A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
WO2019107728A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
KR20220020205A (ko) * 2020-08-11 2022-02-18 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 에칭하는 방법, 장치 및 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
JP7412340B2 (ja) 2017-10-23 2024-01-12 ラム・リサーチ・アーゲー 高アスペクト比構造のスティクションを防ぐためのシステムおよび方法、および／または、高アスペクト比の構造を修復するためのシステムおよび方法
US10734245B2 (en) * 2018-10-19 2020-08-04 International Business Machines Corporation Highly selective dry etch process for vertical FET STI recess
JP2020123672A (ja) * 2019-01-30 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法、基板処理装置及びクラスタシステム
CN110648891B (zh) * 2019-09-20 2022-02-15 湖北中培电子科技有限公司 一种等离子刻蚀机用二氧化硅去除组件
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11658042B2 (en) * 2020-08-18 2023-05-23 Applied Materials, Inc. Methods for etching structures and smoothing sidewalls
KR20230165190A (ko) * 2021-04-08 2023-12-05 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP5274649B2 (ja) * 2009-03-26 2013-08-28 株式会社アルバック 真空処理方法及び真空処理装置
WO2012018010A1 (ja) * 2010-08-03 2012-02-09 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107729A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
WO2019107728A1 (ko) * 2017-11-30 2019-06-06 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR20190063940A (ko) * 2017-11-30 2019-06-10 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR20190063941A (ko) * 2017-11-30 2019-06-10 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
WO2020040463A1 (ko) * 2018-08-22 2020-02-27 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
KR20220020205A (ko) * 2020-08-11 2022-02-18 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 에칭하는 방법, 장치 및 시스템

Also Published As

Publication number Publication date
TW201621999A (zh) 2016-06-16
KR101785783B1 (ko) 2017-10-16
TWI668749B (zh) 2019-08-11
JP6435667B2 (ja) 2018-12-12
JP2016015382A (ja) 2016-01-28
CN105244270B (zh) 2020-07-07
CN105244270A (zh) 2016-01-13
US9646848B2 (en) 2017-05-09
US20160005621A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
KR101785783B1 (ko) 에칭 방법, 에칭 장치 및 기억 매체
KR101869198B1 (ko) 에칭 방법, 기억 매체 및 에칭 장치
KR102374064B1 (ko) 실리콘 산화물 박막의 선택적인 측방향 성장
JP6568769B2 (ja) 基板処理方法及び基板処理装置
US9711370B2 (en) Substrate processing apparatus and method of processing a substrate
US8067061B2 (en) Reaction apparatus having multiple adjustable exhaust ports
US10043639B2 (en) Substrate processing apparatus and substrate processing method
CN112424915B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US10151034B2 (en) Substrate processing method including supplying a fluorine-containing gas on a surface of a substrate
US20180218915A1 (en) Isotropic etching of film with atomic layer control
TWI692806B (zh) 基板處理方法及基板處理裝置
KR20180116327A (ko) 기판 처리 방법
US9418866B2 (en) Gas treatment method
US20220020601A1 (en) Etching method and etching apparatus
KR20160022826A (ko) 에칭 방법 및 기록 매체
US10622205B2 (en) Substrate processing method and substrate processing apparatus
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
US9355866B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
CN110504165B (zh) 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置
CN110034019B (zh) 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
US20230162977A1 (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right