TWI668749B - Etching method, etching device and memory medium - Google Patents

Etching method, etching device and memory medium Download PDF

Info

Publication number
TWI668749B
TWI668749B TW104120002A TW104120002A TWI668749B TW I668749 B TWI668749 B TW I668749B TW 104120002 A TW104120002 A TW 104120002A TW 104120002 A TW104120002 A TW 104120002A TW I668749 B TWI668749 B TW I668749B
Authority
TW
Taiwan
Prior art keywords
gas
etching
processed
substrate
processing
Prior art date
Application number
TW104120002A
Other languages
English (en)
Other versions
TW201621999A (zh
Inventor
戶田聡
成嶋健索
高橋宏幸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201621999A publication Critical patent/TW201621999A/zh
Application granted granted Critical
Publication of TWI668749B publication Critical patent/TWI668749B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在直至到達下層前之中途階段,蝕刻藉由壁部(62)區隔出蝕刻區域的SiO2層(61)時,改善粗糙度及微負載。
對載置於處理容器(1)之晶圓W,間歇地供給預先混合了HF氣體與NH3氣體的混合氣體。以間歇地供給混合氣體的方式,由混合氣體與SiO2之反應生成物所形成的保護膜,係在混合氣體的供給停止期間,藉由真空排氣而昇華(揮發)。因此,不論圖案之疏密,蝕刻速度皆為一致,從而改善微負載。又,以預先混合HF氣體與NH3氣體而供給至晶圓W的方式,可抑制附著於晶圓W表面之HF濃度之偏差,改善粗糙度並且能夠實現微負載之更進一步的改善。

Description

蝕刻方法、蝕刻裝置及記憶媒體
本發明,係關於對被處理基板之表面供給處理氣體而進行蝕刻處理的技術。
由於半導體裝置多樣化,因此,在半導體製造業界中,必須對應各種新製程。例如有下述製程:隔著間隔而平行地排列作為圖案層之矽的壁部,且蝕刻藉由該些壁部區隔出蝕刻區域的SiO2(氧化矽)層,並在SiO2層之途中停止蝕刻。
作為蝕刻SiO2層之手法,係已知例如專利文獻1所記載,使用了由HF(氟化氫)氣體與NH3(氨)氣體所進行之化學氧化物去除處理(Chemical Oxide Removal)的手法。該手法,係為了蝕刻形成於半導體晶圓(以下,稱為「晶圓」)之表面的SiO2層,而一邊加熱晶圓,一邊對處理容器內供給HF氣體與NH3氣體的手法。由於該些氣體會與SiO2產生反應而生成(NH4)2SiF6(六氟矽酸銨),因此,藉由以加熱來使該(NH4)2SiF6昇華的方式,去除SiO2
使用該手法來進行在SiO2層之中途停止蝕刻的製程時,有時會要求蝕刻後之SiO2層之表面的粗糙(粗糙度)需為良好。又,如上述之例子,在沿著圖案層而蝕刻SiO2層時,必須因應圖案之疏密而抑制在蝕刻速度上產生差異的微負載。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-156774號公報
本發明,係有鑑於像這樣之情事而進行研究者,其目的,係提供一種可在直至到達下層前之中途階段,蝕刻藉由圖案層區隔出蝕刻區域的SiO2層時,進行粗糙度及微負載之改善的技術。
本發明之蝕刻方法,係在蝕刻藉由圖案層區隔出蝕刻區域之被處理基板上的氧化矽層,且到達該氧化矽層之下層前停止蝕刻的方法中,進行下述工程:在真空環境中加熱被處理基板之工程;及從氣體供給部,對前述被處理基板間歇地供給預先混合了氟化氫氣體與氨氣之處理氣體及包含有化合物(該化 合物,係包含有氮、氫、氟)之處理氣體中之至少一方的蝕刻用處理氣體複數次之工程。
本發明之記憶媒體,係記憶有電腦程式(該電腦程式,係使用於在處理容器內,於真空環境下,藉由蝕刻用處理氣體來對被處理基板進行蝕刻的裝置),該記憶媒體,其特徵係,
前述電腦程式,係編入有步驟群,以實施上述蝕刻方法。
本發明之蝕刻裝置,係在使用於蝕刻藉由圖案層區隔出蝕刻區域之被處理基板上的氧化矽層,且到達該氧化矽層之下層前停止蝕刻之方法的裝置中,該蝕刻裝置,其特徵係,具備有:處理容器,具有載置被處理基板的載置部;氣體供給部,為了對載置於前述載置部之被處理基板,供給預先混合了氟化氫氣體與氨氣之處理氣體及包含有化合物(該化合物,係包含有氮、氫、氟)之處理氣體中之至少一方的蝕刻用處理氣體,而以與被處理基板相對向的方式,設置有複數個氣體供給孔;真空排氣部,用以對前述處理容器內進行真空排氣;及控制部,輸出控制訊號,以便從前述氣體供給部,對前述被處理基板間歇地供給前述蝕刻用處理氣體複數次。
本發明,係在直至到達下層前之中途階段,蝕刻藉由圖案層區隔出蝕刻區域的SiO2層時,從氣體供給部對被處理基板間歇地供給預先混合了HF氣體與NH3氣體的處理氣體複數次。當使用HF氣體與NH3氣體時,六氟矽酸銨會生成為反應生成物,而從應予蝕刻之SiO2的表面觀察時,該反應生成物,係扮演保護膜之角色。雖然該保護膜之附著量,係因應於圖案之疏密而有所不同,但因間歇地供給處理氣體,故即使保護膜附著於SiO2之表面,亦在處理氣體之供給停止期間,藉由真空排氣揮發(昇華)。因此,不論圖案之疏密,蝕刻速度皆為一致,故微負載會被改善。又,預先混合HF氣體與NH3氣體並從氣體供給部供給至被處理基板,因而可抑制附著於基板表面之HF濃度之偏差,改善表面之粗糙(粗糙度),並且有助於微負載之進一步的改善。又,即使使用包含有化合物(該化合物,係包含有NH4F或NH4FHF等之氮、氫、氟)之處理氣體來代替上述處理氣體,亦可得到同樣的效果。
1‧‧‧處理容器
2‧‧‧平台
3‧‧‧氣體供給部
9‧‧‧控制部
26‧‧‧加熱器
30‧‧‧擴散板
31‧‧‧氣體供給孔
32‧‧‧分散室
33、34‧‧‧氣體供給路徑
35‧‧‧加熱器
40‧‧‧NH3供給管
50‧‧‧HF供給管
61‧‧‧SiO2
62‧‧‧壁部
63‧‧‧溝部
64‧‧‧圖案稠密之區域
65‧‧‧圖案稀疏之區域
[圖1]表示本發明之實施形態之蝕刻裝置的縱剖面圖。
[圖2]表示晶圓之表面附近的縱剖面圖。
[圖3]表示晶圓之蝕刻處理後之表面附近的縱剖面 圖。
[圖4]表示本發明之實施形態之氣體之供給之推移的說明圖。
[圖5]表示本發明之實施形態之作用的說明圖。
[圖6]表示本發明之實施形態之作用的說明圖。
[圖7]表示本發明之實施形態之作用的說明圖。
[圖8]表示晶圓表面之蝕刻之態樣的說明圖。
[圖9]表示晶圓表面之蝕刻之態樣的說明圖。
[圖10]表示晶圓表面之蝕刻之態樣的說明圖。
[圖11]表示本發明之實施形態之其他例之氣體之供給之推移的說明圖。
[圖12]表示本發明之實施形態之其他例之晶圓之表面附近的縱剖面圖。
[圖13]實施例及比較例之蝕刻處理前之晶圓的剖面圖。
[圖14]實施例之蝕刻處理後之晶圓的剖面圖。
[圖15]比較例之蝕刻處理後之晶圓的剖面圖。
[圖16]表示實施例之晶圓之表面之態樣的立體圖。
[圖17]表示比較例之晶圓之表面之態樣的立體圖。
說明本發明之實施形態之蝕刻裝置。如圖1所示,蝕刻裝置,係具備有橫剖面形狀為概略圓形之真空腔室亦即處理容器1。在處理容器1之側面,係設置有用 以進行作為被處理基板之例如直徑300mm晶圓W之收授的搬入搬出口12,在搬入搬出口12,係設置有用以開關搬入搬出口12的閘閥13。
在處理容器1之內部,係設置有作為晶圓W之載置部之圓柱形狀的平台2,在平台2之上面,係例如於平台2之圓周方向以等間隔的方式而在7個部位突出有支撐銷21(該支撐銷,係經由距離平台2之表面例如0.3mm的間隙,加以支撐晶圓W)。又,於圓周方向以等間隔的方式,在3個部位設置有貫穿平台2及處理容器1之底面的貫穿孔22。在貫穿孔22,係設置有晶圓W之收授用的上推銷24(該上推銷,係設置為藉由升降機構23,從平台2之上面突出/沒入)。又,上推銷24之下部側,係藉由波紋管25(該波紋管,係用以使處理容器1成為氣密。)來覆蓋。在該平台2之內部,係設置有形成加熱部的加熱器26,載置於平台2之晶圓W,係能夠被加熱至設定溫度。
在處理容器1之底面,係設置有排氣口14。在排氣口14,係連接有排氣管15,而從排氣口14側介設有壓力調整閥16、開關閥17,且連接於作為真空排氣機構的真空泵18。該些排氣管15等之配件,係構成真空排氣部。
在處理容器1之上面,係形成有開口部11,且以堵塞開口部11的方式,設置有氣體供給部3。在氣體供給部3,係以與平台2之載置面相對向的方式,設置 有擴散板30。擴散板30,係使用鋁等之熱傳導率高的材料而形成為圓板狀,且構成為衝孔板(該衝孔板,係例如以縱橫的方式配列有貫穿於厚度方向之直徑0.5~2.0mm的氣體供給孔31)。在擴散板30之上方,係形成有用以使供給至處理容器1內之處理氣體分散的分散室32。
在氣體供給部3,係以連通於分散室32的方式,具備有2條氣體供給路徑33、34。在一方之氣體供給路徑33之上端,係連接有NH3氣體供給管40之下游端,另一方之氣體供給路徑34之上端,係連接有HF氣體供給管50之下游端。首先,從NH3氣體供給管40側(NH3氣體之供給系統)進行說明,在NH3氣體供給管40,係從上游側依該順序設置有NH3氣體供給源41、流量調整部42、閥V3及閥V1。在NH3氣體供給管40之閥V3與閥V1之間,係連接有作為載送氣體(稀釋氣體)之N2(氮)氣體供給管43之下游端,在N2氣體供給管43,係從上游側依該順序設置有N2氣體供給源44、流量調整部45及閥V5。又,在NH3氣體供給管40之NH3氣體供給源41與流量調整部42之間,係連接有旁通配管46之上游側,旁通配管46之下游側,係連接於排氣管15。在旁通配管46,係從上游側設置有流量調整部47與閥V7。
接下來,說明HF氣體供給管50側(HF氣體之供給系統),在HF氣體供給管50,係從上游側依該順序設置有HF氣體供給源51、流量調整部52、閥V4及閥 V2。在HF氣體供給管50之閥V4與閥V2之間,係連接有作為載送氣體(稀釋氣體)之Ar(氬)氣體供給管53之下游端,在Ar氣體供給管53,係從上游側依該順序設置有Ar氣體供給源54、流量調整部55及閥V6。又,在HF氣體供給管50之HF氣體供給源51與流量調整部52之間,係連接有旁通配管56之上游端,旁通配管56之下游端,係連接於排氣管15。在旁通配管56,係從上游側設置有流量調整部57與閥V8。
又,以包圍氣體供給路徑33、34、分散室32、擴散板30的方式,設置有加熱器35,分散室32、擴散板30,係設定為例如140℃±10℃,氣體供給路徑33、34,係設定為例如75℃。又,在處理容器1,係設置有未圖示之加熱器,處理容器1之內面的溫度,係設定為例如140℃±10℃。藉此,可在例如氣體供給路徑33、34之內部等,控制因NH3氣體與HF氣體之反應所產生的副產物,例如NH4F之析出,從而抑制微粒。
而且,蝕刻裝置,係具備有控制部9。該控制部9,係由例如電腦所構成,具備有程式、記憶體、CPU。程式,係編入有步驟群,以便實施後述之作用說明中之一連串的動作,而根據程式,進行各閥V1~V8之開關、各氣體之流量的調整、處理容器1之壓力的調整等。該程式,係儲存於電腦記憶媒體例如軟碟片、光碟、硬碟、光磁碟等,且被安裝於控制部9。
接下來,說明本發明之實施形態的作用,首 先說明搬入至處理容器1之作為被處理基板之晶圓W之表面構造的一例。圖2,係表示半導體裝置之製造工程之中途階段之晶圓W的表面構造;圖3,係表示蝕刻後之晶圓W的表面構造。該表面構造,係Si(矽)層60被蝕刻,而形成有相互平行地往橫方向延伸的複數個壁部62,該些壁部62之間,係形成為溝部63,壁部62之周圍且亦包含溝部63,係完全被SiO2填埋。而且,當將完全被SiO2填埋的部位稱作為SiO2層61時,則SiO2層61之表面與Si之壁部62之上面成為同一面。當以其他表現來表示前述表面構造時,相當於圖案層(該圖案層,係由複數個Si之壁部62所構成)之凸部圖案,係被埋設於SiO2層61中,且SiO2層61之表面與壁部62之上面可位於相同的高度。
因藉由蝕刻裝置所蝕刻的蝕刻對象為SiO2層61,故SiO2層61,係藉由凸部圖案(壁部)62來區隔出蝕刻區域。
亦參閱表示各氣體之供給(ON)及供給停止(OFF)之時序圖的圖4,來說明形成於晶圓W之SiO2層61的蝕刻處理。晶圓W,係藉由例如未圖示之外部的搬送臂與上推銷24之共同動作而載置於平台2上,且藉由加熱器26被加熱至例如115℃。又,藉由設置於氣體供給部3的加熱器35,例如氣體供給路徑33、34,係被設定為75℃,而分散室32之周壁的溫度係被設定為130℃。
而且,在閘閥13被關閉,且處理容器1成為密閉之後,在圖4之時刻t0中,閥V1及閥V5會被開啟,且以例如500sccm的流量供給N2氣體。又,閥V2及閥V6被開啟,以例如500sccm的流量供給Ar氣體。N2氣體與Ar氣體,係在分散室32內擴散,且從設置於擴散板30的各氣體供給孔31供給至處理容器1內。
接下來,進行對晶圓W間歇地供給HF氣體及NH3氣體之處理。首先,在時刻t1中,開啟NH3氣體。「開啟」,係指經由氣體供給部3而將NH3氣體供給至處理容器1內。詳細而言,係在比時刻t1更早的時點,如圖5所示,藉由預先將閥V3關閉且將閥V7開啟的方式,預先使NH3氣體繞過處理容器1而經由旁通配管46往排氣管15流動。如此一來,成為使流量穩定的狀態,在時刻t1中,如圖6所示,將閥V3開啟且將閥V7關閉。藉此,NH3氣體,係藉由N2氣體加以稀釋,從氣體供給路徑33流入至分散室32內,在此,與從氣體供給路徑34流入的Ar氣體進行混合,從氣體供給孔31被吐出至處理容器1之處理環境,而供給至晶圓W。另外,在圖5以後的作用圖中,關閉的閥,係為了方便起見而打上影線。
另一方面,在HF氣體之供給系統中,係在比時刻t1更早的時點,如圖5所示,藉由預先將閥V4關閉且將閥V8開啟的方式,預先使HF氣體繞過處理容器1而經由旁通配管56流入至排氣管15,使流量穩定。而 且,在從時刻t1起延遲△T後的時點、從時刻t1起延遲例如0.5~15秒後的時刻t2中,如圖7所示,將閥V4開啟且將閥V8關閉,藉由此,HF氣體,係藉由Ar氣體加以稀釋,從氣體供給路徑34流入至分散室32內。因此,在分散室32內,雖流入有藉由N2氣體所加以稀釋的NH3氣體與藉由Ar氣體所加以稀釋的HF氣體,但由於氣體供給孔31之口徑小且傳導度小,故兩氣體在分散室32內會充分混合,且經由氣體供給孔31被吐出至處理環境而供給至晶圓W。
在供給混合氣體時間Ta例如2秒後的時刻t3中,藉由將閥V3及V4關閉且將閥V7及V8開啟的方式,將NH3氣體及HF氣體之供給從處理容器1側切換為旁通配管46、56側,且同時關閉NH3氣體及HF氣體(同時停止對處理容器1內供給兩氣體)。在從時刻t3經過例如5~15秒後,再次重複該一連串之供給週期,然後,同樣地重複供給週期僅預先設定的次數。在該例子中,係在從時刻t3經過5~15秒後,開始對處理容器1內供給NH3氣體,接著,在△T後(0.5~15秒後)開始供給HF氣體。因此,將預先混合了NH3氣體及HF氣體的混合氣體供給至晶圓W僅時間Ta例如2秒,並以時間Tb例如5~20秒的間隔進行該供給週期複數次,並且使NH3氣體比HF氣體更提早僅△T例如0.5~15秒進行供給。另外,圖4,係將實施本發明時之時序之一例表示為圖像。
在時刻t0以後,直至供給週期結束之間,處理容器1內之壓力,係設定為例如250Pa(1.88Torr)。又,關於氣體流量,N2氣體及Ar氣體,係各別設定為500sccm,NH3氣體,係設定為100sccm,HF氣體,係設定為200sccm。
在重複供給週期僅設定次數之後,係將N2氣體及Ar氣體暫時供給至處理容器1內,然後,將晶圓W從處理容器1搬出。
接下來,說明上述之一連串製程與晶圓W之表面狀態之關連。圖8~圖10,係使圖4所示之氣體之供給時序與晶圓W之表面狀態對應的示意圖(圖像圖)。另外,該示意圖,係指用以能直接掌握氣體之供給時序與蝕刻之對應的圖像圖,並非正確地記載表面狀態。
圖8,係表示在將HF氣體供給至晶圓W之前,將NH3氣體供給至晶圓W的狀態,且為NH3分子81吸附於SiO2層61之表面的狀態(實際上,表面全體,雖係被NH3分子81覆蓋,但圖中係示意地表示)。
而且,當處理環境切換為混合了HF氣體與NH3氣體的混合氣體時,則如圖9所示,SiO2層61與HF分子80及NH3分子81會產生反應,而生成例如(NH4)2SiF6或水等的反應生成物82。而且,然後停止NH3氣體及HF氣體之供給,僅將N2氣體及Ar氣體作為沖洗氣體流通。因此,未反應之HF分子80及NH3分子81,係藉由沖洗氣體被予以去除。又,此時,藉由真空排氣,如圖10所 示,(NH4)2SiF6或水等的反應生成物82會揮發(昇華),而被沖洗氣體去除。因此,藉由反應生成物82之昇華,逐漸去除SiO2層。
在上述之實施形態中,係預先供給NH3,接著供給HF氣體。在對SiO2供給HF氣體時雖亦發生蝕刻,但NH3係作為觸媒(雖然NH3本身亦反應,但記載為觸媒)而反應,故反應之速度會變快。預先供給NH3氣體而吸附於晶圓W,接下來,藉由供給HF氣體與NH3氣體之混合氣體的方式,由於HF氣體與NH3氣體與SiO2層61變得易產生反應,故蝕刻會穩定而快速地進行。
又,SiO2層61雖藉由混合氣體來予以蝕刻,但此時之反應生成物82會成為蝕刻之保護膜。由於圖案稠密之區域,係與圖案稀疏之區域相比,每一單位面積之露出於表面之SiO2層61的面積少,因此,在SiO2層61易附著有厚保護膜,且蝕刻之速度易變慢。因此,在連續供給HF氣體與NH3氣體而進行蝕刻時,係與圖案稀疏之區域相比,在圖案稠密之區域中,有發生蝕刻速度變慢之微負載的情形。在上述的實施形態中,係每2秒停止HF氣體與NH3氣體之供給,且藉由N2氣體與Ar氣體來沖洗晶圓W之表面。因此,在停止HF氣體與NH3氣體之供給的期間中,保護膜會昇華而返回至初始狀態。因此,在圖案稀疏之區域、稠密之區域之間,蝕刻之速度為一致,而變得難以產生微負載。
而且,在上述之實施形態中,係同時停止 NH3氣體與HF氣體。因此,在晶圓W的整個面上同時停止SiO2層61與NH3氣體與HF氣體之反應。在停止NH3氣體之供給後,持續HF氣體之供給時,係藉由HF氣體來進行蝕刻。又,在停止HF氣體之供給後,持續NH3氣體之供給時,因擔心與殘存於晶圓W周圍的HF氣體產生反應,故有比成為目標之蝕刻量更被蝕刻之虞。因此,藉由同時停止兩者之氣體的方式,可使與假定之蝕刻量的誤差減小,而提高蝕刻之精度。
又,以預先混合HF氣體與NH3氣體的方式,可更進一步提高微負載之抑制效果。圖案稠密之區域,係由於溝部63之容積狹窄,故在未混合HF氣體與NH3氣體而供給至晶圓W的情況下,當一方之處理氣體先進入時,則另一方之處理氣體變得難以進入。因此,推定SiO2層與HF氣體及NH3氣體的反應變慢,而蝕刻速度下降。以預先混合HF氣體與NH3氣體而進行供給的方式,即使在圖案稠密之區域中的溝部63,亦以均勻地混合了HF氣體與NH3氣體的狀態來加以供給。因此,不受限於圖案之疏密,填埋至各溝部63之SiO2層61之蝕刻之速度的差變小,且每一溝部63之蝕刻量的差變小。
而且,在未各別混合HF氣體與NH3氣體而供給至處理容器1的情況下,係在晶圓W之表面,局部性地存在HF氣體與NH3氣體之混合不均勻的區域,且其區域之蝕刻速度變慢。因此,在進行SiO2層61之蝕刻時,即使在相同的溝部63內,亦容易產生蝕刻進行慢的 部分與快的部分之差。因此,SiO2層61之表面的凹凸會變大,而粗糙度變差。因此,藉由混合HF氣體與NH3氣體而供給至晶圓W的方式,可抑制粗糙度之惡化。
上述之實施形態,係在直至到達下層前之中途階段,蝕刻藉由壁部62區隔出蝕刻區域的SiO2層61時,對載置於真空環境之處理容器1的晶圓W,間歇地供給預先混合了處理氣體(該處理氣體,係包含HF氣體與NH3氣體)的混合氣體。當將HF氣體與NH3氣體之混合氣體供給至被加熱的晶圓W時,該些氣體與SiO2產生反應而生成反應生成物,且藉由此昇華的方式,雖然蝕刻會有所進展,但反應生成物(保護膜)之附著量會因應於圖案之疏密而有所不同。但是,根據實施形態之手法,由於反應生成物,係在處理氣體之供給停止期間,藉由基板之加熱而昇華(揮發),因此,不論圖案之疏密,蝕刻速度皆為一致,故微負載會被改善。又,因預先混合HF氣體與NH3氣體而從氣體供給部供給至被處理基板,故如上述,表面之粗糙(粗糙度)會被改善,並且能夠實現微負載之更進一步的改善。
又,本發明,係亦可如圖11所示之時序圖,於時刻t1,將HF氣體供給至處理容器1內,接下來,於時刻t2,供給NH3氣體且於時刻t3同時停止HF氣體與NH3氣體,藉由此,脈衝狀地供給NH3氣體與HF氣體之混合氣體。混合氣體之供給時間Ta,係設定為例如2秒,混合氣體之供給停止時間Tb,係設定為5秒。
先前的實施形態中,雖係在停止對晶圓W供給HF氣體時,使HF氣體在旁通配管56側流動,但供給停止時,在採用停止載送氣體朝作為HF氣體供給源的氫氟酸溶液儲槽流通之手法的情況下,圖11之手法,係對於使氫氟酸之揮發穩定化而言,為上策。因此,因應於半導體裝置之製造程序,選擇先使HF氣體流動,或先使NH3氣體流動較佳。
在採用圖4或圖11所示之時序的情況下,使HF氣體與NH3氣體之一方之供給比另一方之供給更早的時序△T,係例如為0.5秒~15秒為較佳。又,供給混合了兩者之混合氣體的時間Ta,係例如為0.5秒~5秒為較佳,混合氣體之供給停止時間Tb,係例如為5秒~20秒為較佳。
又,本發明,係亦可一邊對處理容器1內連續供給NH3氣體,一邊間歇地供給HF氣體複數次,而且,亦可連續供給HF氣體,一邊間歇地供給NH3氣體複數次。
又,本發明,係亦可例如同時地對處理容器1內脈衝狀地供給HF氣體與NH3氣體。該情況下之氣體的供給與遮斷,係藉由閥V3,V4、V7及V8之開關控制來進行,在HF氣體為供給停止時,與NH3氣體同時地藉由旁通配管56繞過處理容器1而進行排氣。在像這樣的程序中,晶圓W,係交互地進行曝露於混合了HF氣體與NH3氣體之處理氣體之環境的時間區間與未曝露於HF氣體與NH3氣體之任一的時間區間複數次。即使藉由像這樣 的手法,由於在晶圓W之表面,HF氣體及NH3氣體的各個濃度差亦減小,因此,可均勻地蝕刻SiO2層61。
而且,亦可在氣體供給路徑33、34之下游側,設置有用以朝向例如水平方向放射狀地擴散的擴散構件,且以在分散室32內進行擴散的方式供給HF氣體及NH3氣體並進行混合。
作為藉由圖案層區隔出蝕刻區域之被處理基板上之氧化矽層的例子,係如圖12所示,亦可為在其上面形成了Si之遮罩圖案66的SiO2層61,在該情況下,係依照遮罩圖案66來進行SiO2層61之蝕刻,而在到達下層前停止蝕刻。
而且,SiO2層61,係可使用包含有化合物(該化合物,係包含有氮、氫、氟)之處理氣體例如氟化氨(NH4F)氣體來進行蝕刻,即使在該情況下,該氣體亦與SiO2層61產生反應而生成(NH4)2SiF6。因此,可藉由對具有SiO2層61之晶圓W間歇地供給氟化氨(NH4F)氣體複數次的方式,同樣地抑制SiO2層61之表面的粗糙度,而改善微負載。
亦即,本發明,係使被處理基板間歇地曝露於包含有NH3氣體及HF氣體之混合氣體的處理氣體或包含有化合物(該化合物,係包含有氮、氫、氟)之處理氣體即包含有NH4F氣體或NH4FHF之處理氣體複數次的手法。另外,處理氣體,係亦可為NH3氣體、HF氣體及NH4F氣體(或NH4FHF)的混合氣體。
[實施例]
為了驗證本發明之效果,而對晶圓W進行蝕刻處理,且進行表面之均勻性的評估。晶圓W,係如圖13所示,晶圓W,係具備有:區域64,在SiO2層61中,形成有由相互平行延伸之Si所構成之壁部62群的區域,且相互鄰接之壁部62的分離間隔為30nm;及區域65,相互鄰接之壁部62的分離間隔為90nm。從作為被蝕刻對象之SiO2層61來觀察,壁部62之分離間隔狹窄(30nm)的區域64,係形成為區隔蝕刻區域之圖案稠密之區域64,又,壁部62之分離間隔寬廣(90nm)的區域65,係可稱作為區隔蝕刻區域之圖案稀疏之區域65。作為實施例,對晶圓W使用圖1所示之裝置,且藉由圖4所示之時序進行蝕刻。時間Ta、Tb、△T之值,係如實施形態所記載,分別為2秒、15秒、10秒,且重複供給週期12次。作為比較例,使用後續混合(POST-MIX)型(該後續混合型,係從氣體供給部3之氣體供給孔31分別對處理容器1內供給HF氣體與NH3氣體)裝置來代替圖1所示之預混型裝置,且以與實施例相同的時序來對評估用晶圓W進行蝕刻。
圖14,係表示進行了實施例之蝕刻處理後之晶圓W的剖面圖;圖15,係表示進行了比較例之蝕刻處理後之晶圓W的剖面圖。該剖面圖,係根據由SEM(掃描型電子顯微鏡)圖像所觀察的結果。又,圖16,係表 示實施例之蝕刻處理後之晶圓W表面之粗糙的態樣;圖17,係表示比較例之蝕刻處理後之晶圓W表面之粗糙的態樣。在實施例中,係如圖12所示,在圖案稠密之區域64與稀疏之區域65之間,SiO2層61之表面的高度位置幾乎一致,圖案稠密之區域64之刻蝕深度的平均值與圖案稀疏之區域65之刻蝕深度的平均值之差異為1nm以下且接近零。
另一方面,在比較例中,係如圖13所示,圖案稠密之區域64的刻蝕深度,係比圖案稀疏之區域65的刻蝕深度淺,且圖案稠密之區域64之刻蝕深度的平均值與圖案稀疏之區域65之刻蝕深度的平均值之差異,係超過10nm。
又,如圖17所示,在比較例中,溝部63之底部雖刻成為波狀而予以蝕刻,但如圖16所示,在實施例中,與比較例相比,刻蝕深度較小且平坦性高。因此,從上述實驗例可知,根據本發明之方法,在蝕刻SiO2層61時,可改善微負載及表面之粗糙(粗糙度)。

Claims (8)

  1. 一種蝕刻方法,係在蝕刻藉由圖案層區隔出蝕刻區域之被處理基板上的氧化矽層,且到達該氧化矽層之下層前停止蝕刻的方法中,進行下述工程:在真空環境中加熱被處理基板之工程;及從氣體供給部,對前述被處理基板間歇地供給預先混合了氟化氫氣體與氨氣之處理氣體及包含有化合物(該化合物,係包含有氮、氫、氟)之處理氣體中之至少一方的蝕刻用處理氣體複數次之工程,相對於前述被處理基板之每次之處理氣體的供給工程,係包含有下述工程:從氣體供給部,使氟化氫氣體及氨氣中之一方的氣體比另一方的氣體更先供給至被處理基板,接著,從前述氣體供給部,將預先混合了兩者之氣體的氣體供給至被處理基板,接下來,同時停止兩者之氣體的供給。
  2. 如申請專利範圍第1項之蝕刻方法,其中,相對於前述被處理基板之每次之處理氣體之供給時間的長度,係0.5秒~5秒。
  3. 如申請專利範圍第1或2項之蝕刻方法,其中,相對於前述被處理基板之每次之處理氣體之供給停止時間的長度,係5秒~20秒。
  4. 如申請專利範圍第1或2項之蝕刻方法,其中,前述包含有氮、氫、氟之化合物,係NH4F或NH4FHF之任一。
  5. 如申請專利範圍第1或2項之蝕刻方法,其中,前述氣體供給部,係具有複數個氣體供給孔(該氣體供給孔,係與載置於處理容器內的被處理基板相對向)。
  6. 一種記憶媒體,係記憶有電腦程式(該電腦程式,係使用於在處理容器內,於真空環境下,藉由蝕刻用處理氣體來對被處理基板進行蝕刻的裝置),該記憶媒體,其特徵係,前述電腦程式,係編入有步驟群,以實施如申請專利範圍第1~5項中任一項之蝕刻方法。
  7. 一種蝕刻裝置,係在使用於蝕刻藉由圖案層區隔出蝕刻區域之被處理基板上的氧化矽層,且到達該氧化矽層之下層前停止蝕刻之方法的裝置中,該蝕刻裝置,其特徵係,具備有:處理容器,具有載置被處理基板的載置部;氣體供給部,為了對載置於前述載置部之被處理基板,供給預先混合了氟化氫氣體與氨氣之處理氣體及包含有化合物(該化合物,係包含有氮、氫、氟)之處理氣體中之至少一方的蝕刻用處理氣體,而以與被處理基板相對向的方式,設置有複數個氣體供給孔;真空排氣部,用以對前述處理容器內進行真空排氣;及控制部,輸出控制訊號,以便從前述氣體供給部,對前述被處理基板間歇地供給前述蝕刻用處理氣體複數次,相對於前述被處理基板之每次之處理氣體的供給工 程,係包含有下述工程:從氣體供給部,使氟化氫氣體及氨氣中之一方的氣體比另一方的氣體更先供給至被處理基板,接著,從前述氣體供給部,將預先混合了兩者之氣體的氣體供給至被處理基板,接下來,同時停止兩者之氣體的供給。
  8. 如申請專利範圍第7項之蝕刻裝置,其中,前述包含有氮、氫、氟之化合物,係NH4F或NH4FHF之任一。
TW104120002A 2014-07-01 2015-06-22 Etching method, etching device and memory medium TWI668749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014136114A JP6435667B2 (ja) 2014-07-01 2014-07-01 エッチング方法、エッチング装置及び記憶媒体
JP2014-136114 2014-07-01

Publications (2)

Publication Number Publication Date
TW201621999A TW201621999A (zh) 2016-06-16
TWI668749B true TWI668749B (zh) 2019-08-11

Family

ID=55017510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120002A TWI668749B (zh) 2014-07-01 2015-06-22 Etching method, etching device and memory medium

Country Status (5)

Country Link
US (1) US9646848B2 (zh)
JP (1) JP6435667B2 (zh)
KR (1) KR101785783B1 (zh)
CN (1) CN105244270B (zh)
TW (1) TWI668749B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
US11854792B2 (en) 2017-10-23 2023-12-26 Lam Research Ag Systems and methods for preventing stiction of high aspect ratio structures and/or repairing high aspect ratio structures
KR102003362B1 (ko) * 2017-11-30 2019-10-17 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 장치 및 방법
KR102018075B1 (ko) * 2017-11-30 2019-09-04 무진전자 주식회사 폴리 실리콘을 선택적으로 제거하는 건식 세정 장치 및 방법
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
US10734245B2 (en) * 2018-10-19 2020-08-04 International Business Machines Corporation Highly selective dry etch process for vertical FET STI recess
JP2020123672A (ja) * 2019-01-30 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法、基板処理装置及びクラスタシステム
CN110648891B (zh) * 2019-09-20 2022-02-15 湖北中培电子科技有限公司 一种等离子刻蚀机用二氧化硅去除组件
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
US11658042B2 (en) * 2020-08-18 2023-05-23 Applied Materials, Inc. Methods for etching structures and smoothing sidewalls
WO2022215649A1 (ja) * 2021-04-08 2022-10-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108323A (en) * 2009-03-19 2011-03-01 Tokyo Electron Ltd Substrate etching method and system
TW201110227A (en) * 2009-03-26 2011-03-16 Ulvac Inc Vacuum processing method and vacuum processing apparatus
TW201342475A (zh) * 2007-01-11 2013-10-16 Applied Materials Inc 以氨與三氟化氮蝕刻氧化物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
CN103081071B (zh) * 2010-08-03 2015-09-30 东京毅力科创株式会社 基板处理方法和基板处理装置
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342475A (zh) * 2007-01-11 2013-10-16 Applied Materials Inc 以氨與三氟化氮蝕刻氧化物
TW201108323A (en) * 2009-03-19 2011-03-01 Tokyo Electron Ltd Substrate etching method and system
TW201110227A (en) * 2009-03-26 2011-03-16 Ulvac Inc Vacuum processing method and vacuum processing apparatus

Also Published As

Publication number Publication date
JP2016015382A (ja) 2016-01-28
KR101785783B1 (ko) 2017-10-16
JP6435667B2 (ja) 2018-12-12
TW201621999A (zh) 2016-06-16
KR20160004206A (ko) 2016-01-12
US20160005621A1 (en) 2016-01-07
CN105244270A (zh) 2016-01-13
US9646848B2 (en) 2017-05-09
CN105244270B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
TWI668749B (zh) Etching method, etching device and memory medium
JP6405958B2 (ja) エッチング方法、記憶媒体及びエッチング装置
US10428426B2 (en) Method and apparatus to prevent deposition rate/thickness drift, reduce particle defects and increase remote plasma system lifetime
US9564341B1 (en) Gas-phase silicon oxide selective etch
US20180025900A1 (en) Alkali metal and alkali earth metal reduction
US20150214066A1 (en) Method for material removal in dry etch reactor
TW201517167A (zh) 使用同步射頻脈衝以蝕刻材料之方法
JP6239339B2 (ja) エッチング装置、エッチング方法、および基板載置機構
US11292035B2 (en) Method for cleaning gas supply line and processing system
US20220093365A1 (en) Atomic layer treatment process using metastable activated radical species
JP6601257B2 (ja) 基板処理方法
KR20220020205A (ko) 실리콘 산화막을 에칭하는 방법, 장치 및 시스템
TW201941283A (zh) 蝕刻方法
WO2013183437A1 (ja) ガス処理方法
US10546753B2 (en) Method of removing silicon oxide film
JP2014060221A (ja) エッチング装置およびエッチング方法
US20190362983A1 (en) Systems and methods for etching oxide nitride stacks
KR20210141361A (ko) 에칭 방법 및 에칭 장치
CN110504165B (zh) 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
TWI798733B (zh) 蝕刻處理方法及蝕刻處理裝置
JP2023133683A (ja) エッチング方法