KR20210141361A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20210141361A
KR20210141361A KR1020210058378A KR20210058378A KR20210141361A KR 20210141361 A KR20210141361 A KR 20210141361A KR 1020210058378 A KR1020210058378 A KR 1020210058378A KR 20210058378 A KR20210058378 A KR 20210058378A KR 20210141361 A KR20210141361 A KR 20210141361A
Authority
KR
South Korea
Prior art keywords
gas
period
etching
chamber
fluorine
Prior art date
Application number
KR1020210058378A
Other languages
English (en)
Inventor
요시키 이가라시
사토루 기쿠시마
다카유키 스가
준 린
쳉야 츄
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210141361A publication Critical patent/KR20210141361A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Abstract

(과제) Si와 O를 함유하는 막을 높은 선택성으로 에칭할 수 있는 에칭 방법 및 에칭 장치를 제공한다.
(해결 수단) Si와 O를 포함하는 재료를 선택적으로 에칭하는 에칭 방법은, Si와 O를 포함하는 재료를 갖는 기판을 챔버 내에 마련하는 공정과, 먼저 개시되는 염기성 가스를 공급하는 제 1 기간과, 다음으로 개시되는 불소 함유 가스를 공급하는 제 2 기간을 반복하고, 제 2 기간의 적어도 일부는 제 1 기간과 오버랩하지 않도록 하는 공정과, 염기성 가스 및 불소 함유 가스의 공급에 의해 생성된 반응 생성물을 가열 제거하는 공정을 갖는다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
최근, 반도체 디바이스의 제조 과정에서, 챔버 내에서 플라즈마를 생성하는 일 없이 화학적으로 에칭을 행하는 화학적 산화물 제거 처리(Chemical Oxide Removal; COR)라고 불리는 수법이 알려져 있다. COR로서는, 기판인 반도체 웨이퍼의 표면에 존재하는 실리콘 산화막(SiO2막)에, 불소 함유 가스인 불화수소(HF) 가스와 염기성 가스인 암모니아(NH3) 가스를 이용하는 기술이 알려져 있다(예컨대 특허문헌 1, 2). 이 기술에서는, HF 가스와 NH3 가스를 실리콘 산화막과 반응시켜 육불화규산암모늄((NH4)2SiF6; AFS)을 생성하고, 가열에 의해 이 육불화규산암모늄을 승화시키는 것에 의해, 실리콘 산화막이 에칭된다.
특허문헌 1 : 일본 특허 공개 2005-39185호 공보 특허문헌 2 : 일본 특허 공개 2008-160000호 공보
본 개시는, Si와 O를 함유하는 막을 높은 선택성으로 에칭할 수 있는 에칭 방법 및 에칭 장치를 제공한다.
본 개시의 일 태양에 따른 에칭 방법은, Si와 O를 포함하는 재료를 선택적으로 에칭하는 에칭 방법이고, Si와 O를 포함하는 재료를 갖는 기판을 챔버 내에 마련하는 공정과, 먼저 개시되는 염기성 가스를 공급하는 제 1 기간과, 다음으로 개시되는 불소 함유 가스를 공급하는 제 2 기간을 반복하고, 상기 제 2 기간의 적어도 일부는 상기 제 1 기간과 오버랩하지 않도록 하는 공정과, 상기 염기성 가스 및 상기 불소 함유 가스의 공급에 의해 생성된 반응 생성물을 가열 제거하는 공정을 갖는다.
본 개시에 따르면, Si와 O를 함유하는 막을 높은 선택성으로 에칭할 수 있는 에칭 방법 및 에칭 장치가 제공된다.
도 1은 일 실시형태의 에칭 방법을 실시하기 위한 에칭 장치의 일례를 나타내는 단면도이다.
도 2는 일 실시형태에 따른 에칭 방법을 나타내는 플로차트이다.
도 3은 일 실시형태에 따른 에칭 방법이 적용되는 기판의 구조의 예를 모식적으로 나타내는 도면이다.
도 4는 스텝 3의 전형적인 예를 나타내는 도면이다.
도 5는 스텝 3의 다른 예를 나타내는 도면이다.
도 6은 스텝 3의 또 다른 예를 나타내는 도면이다.
도 7a는 일 실시형태에 따른 에칭 방법의 메커니즘을 설명하기 위한 도면이다.
도 7b는 일 실시형태에 따른 에칭 방법의 메커니즘을 설명하기 위한 도면이다.
도 7c는 일 실시형태에 따른 에칭 방법의 메커니즘을 설명하기 위한 도면이다.
도 8a는 종래의 에칭 방법의 메커니즘을 설명하기 위한 도면이다.
도 8b는 종래의 에칭 방법의 메커니즘을 설명하기 위한 도면이다.
도 8c는 종래의 에칭 방법의 메커니즘을 설명하기 위한 도면이다. 에칭 잔사 제거의 제 4 공정의 가열 처리를 행한 후의 상태를 나타내는 모식도이다.
도 9는 일 실시형태에 따른 에칭 방법이 적용되는 기판의 다른 구조의 예를 모식적으로 나타내는 도면이다.
도 10은 실험의 예에 이용한 패턴 1(종래의 예)을 나타내는 도면이다.
도 11은 실험의 예에 이용한 패턴 2(HF 펄스)를 나타내는 도면이다.
도 12는 실험의 예에 이용한 패턴 3(싱크로 펄스)을 나타내는 도면이다.
도 13은 실험의 예에 이용한 패턴 4(실시형태)를 나타내는 도면이다.
도 14는 실험의 예에 있어서의 패턴 1~4의 에칭량을 나타내는 도면이다.
도 15는 실험의 예에 있어서의 패턴 1~4의 SiN 숄더 로스를 나타내는 도면이다.
도 16은 실험의 예에 있어서의 패턴 1~4의 SiO2막의 SiN에 대한 선택비를 나타내는 도면이다.
이하, 도면을 참조하면서, 실시형태에 대하여 설명한다.
<에칭 장치>
도 1은 일 실시형태의 에칭 방법을 실시하기 위한 에칭 장치의 일례를 나타내는 단면도이다. 도 1에 나타내는 에칭 장치는, 기판의 예컨대 표면에 존재하는 실리콘(Si)과 산소(O)를 함유하는 재료를 에칭한다. Si와 O를 함유하는 재료로서는, 대표적인 예로서 SiO2를 들 수 있지만, SiON, SiOCN, SiOC이더라도 좋다. 또한, Si와 O를 함유하는 재료는, 전형적으로는 막이다.
도 1에 나타내는 바와 같이, 에칭 장치(1)는, 밀폐 구조의 챔버(10)를 구비하고 있고, 챔버(10)의 내부에는, 기판 W를 대략 수평으로 한 상태에서 탑재시키는 탑재대(12)가 마련되어 있다. 기판 W로서는 Si 웨이퍼 등의 반도체 웨이퍼가 예시되지만, 이것에 한하는 것이 아니다.
또한, 에칭 장치(1)는, 챔버(10)에 처리 가스를 공급하는 가스 공급 기구(13), 챔버(10) 내를 배기하는 배기 기구(14)를 구비하고 있다.
챔버(10)는, 챔버 본체(21)와 덮개부(22)에 의해 구성되어 있다. 챔버 본체(21)는, 대략 원통 형상의 측벽부(21a)와 저부(21b)를 갖고, 상부는 개구로 되어 있고, 이 개구가 내부에 오목부를 갖는 덮개부(22)로 폐지된다. 측벽부(21a)와 덮개부(22)는, 밀봉 부재(도시하지 않음)에 의해 밀폐되어, 챔버(10) 내의 기밀성이 확보된다.
덮개부(22)의 내부에는, 탑재대(12)로 향하도록 가스 도입 부재인 샤워 헤드(26)가 끼워져 있다. 샤워 헤드(26)는 측벽과 상부벽을 갖고 원통 형상을 이루는 본체(31)와, 본체(31)의 저부에 마련된 샤워 플레이트(32)를 갖고 있다. 본체(31)의 외주부와 샤워 플레이트(32)는 밀봉 링(도시하지 않음)에 의해 밀봉되어 밀폐 구조로 되어 있다. 또한, 본체(31)의 중앙부와 샤워 플레이트(32)의 사이에는 가스를 확산시키기 위한 공간(33)이 형성되어 있다. 또, 공간(33)은 편의상 단순한 형상으로 나타내고 있다.
덮개부(22)의 천벽에는, 제 1 가스 도입 구멍(34) 및 제 2 가스 도입 구멍(35)이 수직으로 형성되어 있고, 이들 제 1 가스 도입 구멍(34) 및 제 2 가스 도입 구멍(35)이 샤워 헤드(26)의 상부벽을 관통하여 공간(33)에 접속되어 있다. 샤워 플레이트(32)에는, 공간(33)으로부터 수직으로 연장되고, 관통하여 챔버(10)의 내부로 향하는, 복수의 가스 토출 구멍(37)이 형성되어 있다.
따라서, 샤워 헤드(26)에 있어서는, 제 1 가스 도입 구멍(34) 및 제 2 가스 도입 구멍(35)으로부터 공간(33)에 가스가 공급되고, 공간(33) 내에서 혼합된 가스가 가스 토출 구멍(37)을 통해서 토출된다.
챔버 본체(21)의 측벽부(21a)에는, 기판 W를 반입출하는 반입출구(41)가 마련되어 있고, 이 반입출구(41)는 게이트 밸브(42)에 의해 개폐 가능하게 되어 있고, 인접하는 다른 모듈과의 사이에서 기판 W가 반송 가능하게 되어 있다.
탑재대(12)는, 평면도에 있어서 대략 원형을 이루고 있고, 챔버(10)의 저부(21b)에 고정되어 있다. 탑재대(12)의 내부에는, 탑재대(12)의 온도를 조절하는 온도 조절 기기(45)가 마련되어 있다. 온도 조절 기기(45)는, 예컨대, 온도를 조절하는 온도 조절 매체(예컨대 물 등)가 순환하는 온도 조절 매체 유로나, 저항 히터로 구성할 수 있다. 온도 조절 기기(45)에 의해 탑재대(12)가 소망하는 온도로 온도 조절되고, 이것에 의해 탑재대(12)에 탑재된 기판 W의 온도 제어가 이루어진다.
가스 공급 기구(13)는, HF 가스 공급원(51), Ar 가스 공급원(52), NH3 가스 공급원(53), 및 N2 가스 공급원(54)을 갖고 있다.
HF 가스 공급원(51)은, 불소 함유 가스로서 HF 가스를 공급하는 것이다. 여기서는, 불소 함유 가스로서 HF 가스를 예시하지만, 불소 함유 가스로서는, HF 가스 외에, F2 가스, ClF3 가스, NF3 가스를 이용할 수도 있다.
NH3 가스 공급원(53)은, 염기성 가스로서 NH3 가스를 공급하는 것이다. 여기서는, 염기성 가스로서 NH3 가스를 예시하지만, 염기성 가스로서는, NH3 가스 외에, 아민 가스를 이용할 수도 있다. 아민으로서는, 메틸아민, 다이메틸아민, 트라이메틸아민 등을 들 수 있다.
Ar 가스 공급원(52) 및 N2 가스 공급원(54)은, 희석 가스, 퍼지 가스, 캐리어 가스로서의 기능을 겸비한 불활성 가스로서, N2 가스, Ar 가스를 공급하는 것이다. 단, 양쪽 모두 Ar 가스 또는 N2 가스이더라도 좋다. 또한, 불활성 가스는 Ar 가스 및 N2 가스로 한정되지 않고, He 가스 등의 다른 희가스를 이용할 수도 있다.
이들 가스 공급원(51~54)에는, 각각 제 1~제 4 가스 공급 배관(61~64)의 일단이 접속되어 있다. HF 가스 공급원(51)에 접속된 제 1 가스 공급 배관(61)은, 그 타단이 제 1 가스 도입 구멍(34)에 접속되어 있다. Ar 가스 공급원(52)에 접속된 제 2 가스 공급 배관(62)은, 그 타단이 제 1 가스 공급 배관(61)에 접속되어 있다. NH3 가스 공급원(53)에 접속된 제 3 가스 공급 배관(63)은, 그 타단이 제 2 가스 도입 구멍(35)에 접속되어 있다. N2 가스 공급원(54)에 접속된 제 4 가스 공급 배관(64)은, 그 타단이 제 3 가스 공급 배관(63)에 접속되어 있다.
불소 함유 가스인 HF 가스와 염기성 가스인 NH3 가스는, 각각 불활성 가스인 Ar 가스 및 N2 가스와 함께 제 1 가스 도입 구멍(34) 및 제 2 가스 도입 구멍(35)을 통해서 샤워 헤드(26)에 도달하고, 샤워 헤드(26)의 가스 토출 구멍(37)으로부터 챔버(10) 내에 토출된다.
제 1~제 4 가스 공급 배관(61~64)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어부(65)가 마련되어 있다. 유량 제어부(65)는 예컨대 개폐 밸브 및 매스 플로 컨트롤러(MFC) 또는 플로 컨트롤 시스템(FCS)과 같은 유량 제어기에 의해 구성되어 있다.
배기 기구(14)는, 챔버(10)의 저부(21b)에 형성된 배기구(71)에 연결되는 배기 배관(72)을 갖고 있고, 또한, 배기 배관(72)에 마련된, 챔버(10) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(73) 및 챔버(10) 내를 배기하기 위한 진공 펌프(74)를 갖고 있다.
챔버(10)의 측벽에는, 챔버(10) 내의 압력 제어를 위해 고압용 및 저압용의 2개의 커패시턴스 마노미터(76a, 76b)가 마련되어 있다. 탑재대(12)에 탑재된 기판 W의 근방에는, 기판 W의 온도를 검출하는 온도 센서(도시하지 않음)가 마련되어 있다.
에칭 장치(1)를 구성하는 챔버(10), 샤워 헤드(26), 탑재대(12)는, 알루미늄과 같은 금속 재료로 형성되어 있다. 이들의 표면에는 산화 피막 등의 피막이 형성되어 있더라도 좋다. 피막으로서는, 예컨대, 알루미늄의 경우는 양극 산화 피막(Al2O3)을 들 수 있다. 세라믹 코팅이더라도 좋다.
에칭 장치(1)는, 또한 제어부(80)를 갖고 있다. 제어부(80)는 컴퓨터로 구성되어 있고, CPU를 구비한 주 제어부와, 입력 장치, 출력 장치, 표시 장치, 기억 장치(기억 매체)를 갖고 있다. 주 제어부는, 에칭 장치(1)의 각 구성부의 동작을 제어한다. 주 제어부에 의한 각 구성부의 제어는, 기억 장치에 내장된 기억 매체(하드 디스크, 광 디스크, 반도체 메모리 등)에 기억된 제어 프로그램에 근거하여 이루어진다. 기억 매체에는, 제어 프로그램으로서 처리 레시피가 기억되어 있고, 처리 레시피에 근거하여 에칭 장치(1)의 처리가 실행된다.
또, 도 1의 에칭 장치는, 보조적으로 플라즈마 등에 의해 가스를 여기하는 수단을 갖고 있더라도 좋지만, 논플라즈마의 에칭 처리를 행하는 것인 것이 바람직하다.
<에칭 방법>
다음으로, 상술한 에칭 장치(1)에서 행하여지는 에칭 방법의 일 실시형태에 대하여 설명한다. 이하의 에칭 방법은, 제어부(80)에 의한 제어의 아래에서 행하여진다.
도 2는 일 실시형태에 따른 에칭 방법을 나타내는 플로차트이다.
우선, Si와 O를 포함하는 재료를 갖는 기판 W를 챔버(10) 내에 마련한다(스텝 1). 구체적으로는, 기판 W를 챔버(10) 내에 반입하여, 온도 조절 기기(45)에서 온도 조절된 탑재대(12)에 탑재한다.
기판 W의 구조의 예로서는, 예컨대, 도 3에 모식적으로 나타내는 바와 같은 것을 들 수 있다. 도 3의 예에서는, 기판 W는, 기체(도시하지 않음) 상에, 에칭 대상으로서의 Si와 O를 함유하는 재료인 SiO2막(101)과, 비 에칭 재료로서의 SiN막(102)이 형성되어 있다. 단, 기판 W의 구조는 도 3의 것에 한하는 것이 아니다.
또, 도 3의 예는, SiO2막(101)을 SiN막(102)에 대하여 소망하는 선택비로 에칭할 수 있는 것이다. 그러나, SiO2막(101)을 에칭할 때에 소망하는 선택비를 얻을 수 있는 비 에칭 재료로서는, SiN에 한하지 않고, Si와 N 및/또는 C를 포함하는 재료이면 적용 가능하다. 이와 같은 재료로서는, SiN, SiON, SiOCN, SiOC, SiCN, SiC로부터 선택된 1종 또는 2종 이상을 이용할 수 있다. 이들은 전형적으로는 막으로서 형성된다.
또한, 에칭 대상의 재료로서도 Si와 O를 함유하는 재료이면 SiO2에 한하지 않고, SiO2, SiON, SiOCN, SiOC로부터 선택된 1종 또는 2종 이상을 이용할 수 있다. 이들은 전형적으로는 막으로서 형성된다. 이들 중 SiO2 이외의 재료에 대해서도, SiN, SiON, SiOCN, SiOC, SiCN, SiC에 대하여 소망하는 선택비로 에칭하는 것이 가능하다.
SiOCN, SiOC는 저유전율(Low-k)막이고, 이들은 에칭 대상막으로서도 비 에칭막으로서도 이용할 수 있다. 예컨대, SiOCN막, SiOC막으로서, C 농도가 낮은 것(<6at％)을 에칭 대상막으로 하고, C 농도가 높은 것(<10at％)을 비 에칭막으로서 이용하는 것이 가능하다.
전형적인 예로서는, 상술한 바와 같은, 에칭 대상으로서 SiO2막, 비 에칭 재료로서 SiN막을 이용하는 경우를 들 수 있지만, 비 에칭 재료로서, Low-k막인 SiOCN막을 이용하는 것도 적합하다.
그 다음에, 가스 공급 기구(13)로부터 불활성 가스(Ar 가스, N2 가스)를 챔버(10) 내에 공급하고, 기판 W의 온도를 안정시킴과 아울러, 챔버(10) 내의 압력을 안정시키는 안정화를 행한다(스텝 2).
그 다음에, 가스 공급 기구(13)로부터 불활성 가스를 공급한 상태인 채로, 먼저 개시되는 염기성 가스, 예컨대 NH3 가스를 공급하는 제 1 기간과, 다음으로 개시되는 불소 함유 가스, 예컨대 HF 가스를 공급하는 제 2 기간을 반복하고, 제 2 기간의 적어도 일부는 제 1 기간과 오버랩하지 않도록 한다(스텝 3).
그 다음에, 스텝 3에 의해 생성된 반응 생성물을 가열 제거한다(스텝 4). NH3 가스와 HF 가스의 조합의 경우는, 반응 생성물로서 육불화규산암모늄(AFS)이 생성된다.
스텝 3의 전형적인 예를 도 4에 나타낸다. 도 4에서는, 스텝 2 및 스텝 4도 아울러 나타내고 있다. 챔버 내에는, 스텝 2의 안정화에 이어서 불활성 가스(Ar 가스 및 N2 가스)를 계속 흐르게 한 상태에서, 먼저 염기성 가스(NH3 가스)를 공급하는 제 1 기간 T1을 개시하고, 제 1 기간 T1의 종료 후, 연속하여 불소 함유 가스(HF 가스)를 공급하는 제 2 기간 T2를 개시하고, 제 1 기간 T1과 제 2 기간 T2를 반복한다. 그리고, 스텝 3 후, 스텝 4의 반응 생성물을 제거하기 위한 가열 처리를 행한다(제 3 기간 T3).
스텝 3에 있어서는, 도 5에 나타내는 바와 같이, 제 1 기간 T1과 제 2 기간 T2를 일부 오버랩시키더라도 좋다. 또한, 도 6에 나타내는 바와 같이, 제 2 기간 T2와 다음의 제 1 기간 T1의 사이에 챔버(10)의 퍼지를 행하는 제 4 기간 T4를 삽입하더라도 좋다. 여기서는, 퍼지는 불활성 가스(Ar 가스 및 N2 가스)만을 흐르게 하는 것에 의해 행하고 있다. 제 1 기간 T1의 염기성 가스의 공급 및 제 2 기간 T2의 불소 함유 가스의 공급을 반복하여 행한 후, 제 3 기간 T3의 가열 처리를 실시하는 일련의 처리는, 1회만으로도 좋고 2회 이상 반복하더라도 좋다.
상술한 바와 같이, 전형적으로는, 염기성 가스로서 NH3 가스, 불소 함유 가스로서 HF 가스를 들 수 있지만, 염기성 가스로서 그 밖에 아민 가스를 이용할 수도 있고, 불소 함유 가스로서 그 밖에 F2 가스, ClF3 가스, NF3 가스를 이용할 수도 있다.
이와 같은 스텝 3의 메커니즘에 대하여, 염기성 가스로서 NH3 가스, 불소 함유 가스로서 HF 가스를 이용하여, 도 3의 SiO2막(101)을 에칭하는 경우를 예로 들어 설명한다. 우선, NH3 가스를 공급하는 제 1 기간 T1에 있어서는, 도 7a에 나타내는 바와 같이, 공급된 NH3 가스가 기판 W의 표면에 흡착된다. 그 다음에, 제 2 기간 T2에 있어서는, 도 7b에 나타내는 바와 같이, 공급된 HF 가스가 흡착되어 있는 NH3 가스 및 SiO2막(101)과 반응하고, 반응 생성물로서 육불화규산암모늄(AFS)(104)이 생성된다. 이 처리를 2회 이상 반복하여 행하는 것에 의해, 도 7c에 나타내는 바와 같이 소망하는 깊이로 반응 생성물인 AFS(104)가 형성된다.
한편, 종래에는, 도 8a에 나타내는 바와 같이, 먼저 NH3 가스의 공급을 개시한 후, NH3 가스를 공급한 채의 상태에서 HF 가스를 공급한다. 이것에 의해, 도 8b에 나타내는 바와 같이, 연속적으로 AFS(104)가 생성되는 반응이 발생한다. 에칭이 진행되면, 도 8c에 나타내는 바와 같이, AFS(104)의 생성량이 많아지고, AFS(104)와 과잉의 NH3의 반응에 의한 SiN막(102)의 에칭이 진행되어, SiN막(102)에 대한 선택성이 저하한다.
본 실시형태에서는, 상술한 바와 같이, 제 1 기간 T1에서 흡착된 NH3 가스의 양으로 AFS(104)의 생성량이 정해지므로, AFS(104)의 양을 미량 제어하기 쉽다. 또한, 제 2 기간 T2에서는, 거의 HF 가스만이 공급되고, NH3 가스는 공급되지 않거나, 공급된다고 하더라도 오버랩의 부분 뿐이다. 이 때문에, AFS의 생성량의 제어성이 좋고, 종래와 같은 AFS(104)와 NH3의 반응에 의한 SiN막(102)의 에칭이 억제되고, 높은 선택비로 SiO2막(101)을 에칭할 수 있다. 또한, 반응 생성물인 AFS의 존재 하에서 에칭을 진행시키므로, 소망하는 에칭량을 유지할 수 있다. 또한, 표면에 AFS가 존재한 상태는, 이미 NH3 및 HF가 표면에 흡착되어 있는 상태와 마찬가지로 간주할 수 있고, 에칭 반응의 인큐베이션 타임이 짧아진다.
다른 염기성 가스 및 불소 함유 가스를 이용한 경우, 및 에칭 대상으로서 SiO2 이외의 Si와 O를 포함하는 재료를 이용한 경우도 마찬가지이다.
상술한 바와 같이, 스텝 3에서는, 먼저 염기성 가스를 공급하고, 그 다음에 불소 함유 가스를 공급하는 것을 반복하는 펄스 형상의 가스 공급을 행하는 것이고, 불소 함유 가스를 먼저 공급하지 않는다. 먼저 불소 함유 가스를 공급한 경우는 에칭량이 매우 낮은 것이 되어 버린다. 또한, 상술한 바와 같이, 불소 함유 가스를 공급하는 제 2 기간 T2와 다음의 염기성 가스를 공급하는 제 1 기간 T1의 사이에 챔버(10)의 퍼지를 행하더라도 좋지만, 제 1 기간 T1과 제 2 기간 T2의 사이에는 퍼지는 행하지 않는다. 이것은, 이 타이밍에 퍼지를 행하면, 표면에 흡착된 염기성 가스(NH3 가스)가 제거되어 버리고, 에칭 반응이 발생하기 어려워지기 때문이다.
스텝 3에서는, 제 1 기간 T1 및 제 2 기간 T2의 길이, 염기성 가스 및 불소 함유 가스의 유량, 제 1 기간 T1 및 제 2 기간 T2의 반복 횟수, 퍼지의 유무 등에 의해, 에칭량(에칭 레이트) 및 선택비의 밸런스를 적당하게 조정할 수 있다.
제 1 기간 T1 또는 제 2 기간 T2를 길게 할수록 에칭량(에칭 레이트)은 증가하고, 짧을수록 선택비가 커지는 경향이 있다. 또한, AFS 등의 반응 생성물을 제거하는 제 3 기간 T3까지의 제 1 기간 T1 및 제 2 기간 T2의 반복 횟수가 많을수록 에칭량(에칭 레이트)은 증가하고, 반복 횟수가 적을수록 선택비가 커지는 경향이 있다. 제 1 기간 T1 및 제 2 기간 T2의 길이는, 0.5~10sec인 것이 바람직하고, 제 3 기간 T3까지의 제 1 기간 T1 및 제 2 기간 T2의 반복 횟수는, 2~10회가 바람직하다. 효율을 중시하여 에칭 레이트를 높게 하고 싶을 때는, 이들 범위 내에서 제 1 기간 T1 또는 제 2 기간 T2를 길게 하는 것, 및/또는 반복 횟수를 많게 하는 것이 바람직하다. 효율보다 선택비를 중시하는 경우는, 이들 범위 내에서 기간 T1 또는 제 2 기간 T2를 짧게 하는 것, 및/또는 반복 횟수를 적게 하는 것이 바람직하다.
또한, NH3 가스 등의 염기성 가스 및 HF 가스 등의 불소 함유 가스의 유량이 많을수록 에칭량(에칭 레이트)은 증가하고, 유량이 적을수록 선택비가 커지는 경향이 있다. 염기성 가스의 유량은 20~500sccm의 범위인 것이 바람직하고, 불소 함유 가스의 유량은 20~500sccm의 범위인 것이 바람직하다.
또한, 불소 함유 가스를 공급하는 제 2 기간 T2 후에 챔버(10) 내의 퍼지를 행하는 것에 의해, 여분의 가스가 배출되기 때문에, 에칭량을 유지한 채 선택비를 보다 높일 수 있다. 단, 퍼지를 행하는 제 4 기간 T4의 몫만큼 처리 시간이 길어진다. 상술한 예에서는, 퍼지는, 챔버(10) 내를 진공 흡인하면서 Ar 가스나 N2 가스 등의 퍼지 가스를 공급하고 있지만, 챔버(10) 내의 진공 흡인 뿐이더라도 좋다. 퍼지를 행하는 경우는, 퍼지를 실시하는 제 4 기간 T4는, 0.5~5sec가 바람직하다.
스텝 2의 제 1 기간 T1 및 제 2 기간 T2에서 행하여지는 염기성 가스 및 불소 함유 가스에 의한 에칭 때의 온도는, 80℃ 이하가 바람직하고, 60~80℃가 보다 바람직하다. 이때의 온도를 80℃ 이하로 하는 것에 의해, AFS 등의 반응 생성물을 잔존시켜, 상술한 바와 같은 제어성이 좋은 에칭을 행할 수 있다. 또한, 에칭 때의 압력은 2.67~6666㎩(0.02~50Torr)의 범위인 것이 바람직하다. 압력이 높을수록 에칭량(에칭 레이트)이 증가하고, 선택비가 저하하는 경향이 된다.
스텝 4의 반응 생성물을 제거하기 위한 가열 처리는, 스텝 3의 종료 후, 기판 W를 가열하고, Ar 가스나 N2 가스 등의 불활성 가스를 공급하면서, 챔버(10)를 진공 흡인하는 것에 의해 행할 수 있다. 이때의 가열 온도는 스텝 3과 동일한 온도이더라도 좋지만, 보다 높은 온도로 행하는 것에 의해 제거 효율을 높일 수 있다. 스텝 4는, 챔버(10)와 별개의 챔버에서 행하더라도 좋다. 반응 생성물을 제거하기 위한 가열 처리의 시간은, 생성되는 반응 생성물의 양에 따라 변화하지만, 15~120sec가 바람직하다. 반응 생성물을 제거하기 위한 가열 처리를 정기적으로 행하는 것에 의해, 반응 생성물(AFS)이 완전히 제거되고, 챔버(10) 내가 리프레시되어 프로세스 안정성이 향상된다.
스텝 3에서는, 상술한 바와 같이, 염기성 가스를 공급하는 제 1 기간 T1과 불소 함유 가스를 공급하는 제 2 기간 T2를 펄스 형상으로 실시하는 것에 의해, SiO2막 등을 높은 선택비로 에칭 가능하지만, 조건에 따라서는 표면 러프니스나 로딩이 문제가 되는 경우가 있다.
표면 러프니스가 문제가 되는 경우에는, 제 1 기간 T1과 제 2 기간 T2의 반복 횟수의 증가나, 처리 때의 압력을 상승시키는 것이 유효하다. 단, 반복 횟수의 증가나 고압화는 선택비 저하(숄더 로스의 상승)의 방향이기 때문에, 요구되는 특성에 따라 조건을 적당하게 설정할 필요가 있다. 예컨대, 마지막 몇 사이클에서만 압력을 상승시키는 것과 같은 조건 변경(멀티 스텝화)에 의해 이들 특성이 달성될 수 있다.
로딩은, 패턴의 밀도가 높은(Dense) 경우와 밀도가 낮은(Iso) 경우에 에칭량이 상이한 현상이다. 로딩이 문제가 되는 경우에는, 반복 횟수의 증가, 제 1 기간 T1 및/또는 제 2 기간 T2의 연장, 염기성 가스 및/또는 불소 함유 가스의 유량 증가, 압력 상승 등이 유효하다.
또, 상술한 바와 같이, 기판 W의 구조는 도 3의 것에 한하지 않고, 여러 가지의 구조의 것이더라도 좋고, 예컨대, 도 9에 나타내는 바와 같이, Si 등의 기체(201) 위에 SiN막(202)과 SiO2막(203)을 번갈아 복수 적층한 것이더라도 좋다. 이와 같은 구조의 기판 W에서는, SiO2막(203)이 1~5㎚ 정도로 얇은 경우에, 종래와 같이 선택성이 낮으면 SiO2막(203)을 충분히 제거하는 것이 곤란하지만, 본 실시형태의 에칭 방법에서는 양호한 제거성을 얻을 수 있다.
<실험의 예>
다음으로, 실험의 예에 대하여 설명한다.
여기서는, 도 9의 구조의 기판에 대하여, 도 1의 장치에 의해, NH3 가스와 HF 가스를 이용하여, 이하에 설명하는 패턴 1~4로 SiO2막의 에칭을 행하였다. SiO2막의 두께는, 3㎚, 5㎚로 했다. 공통 조건으로서, 기판 온도를 60~80℃, 압력을 2.67~6666㎩(0.02~50Torr), NH3 가스 유량을 20~500sccm, HF 가스 유량을 20~500sccm, Ar 가스 유량을 10~5000sccm, N2 가스 유량을 10~10000sccm으로 했다.
패턴 1은, 도 10에 나타내는 바와 같이, 최초로 Ar 가스, N2 가스, NH3 가스를 흐르게 하여 안정화시킨 후, 이들 가스를 흐르게 한 채로, HF 가스를 3.0sec 동안 공급하고, 그 후, AFS 제거 처리를 60sec 동안 행하는 시퀀스이다(종래 패턴). 패턴 1에서는 이 시퀀스를 18회 반복했다.
패턴 2는, 도 11에 나타내는 바와 같이, 최초로, Ar 가스, N2 가스, NH3 가스를 흐르게 하여 안정화시킨 후, 이들 가스를 흐르게 한 채로, HF 가스를 공급 시간 1.5sec로 하여 펄스 형상으로 2회 공급하고, 그 후, AFS 제거 처리를 60sec 동안 행하는 시퀀스이다(HF 펄스). 패턴 2에서는 이 시퀀스를 22회 반복했다.
패턴 3은, 도 12에 나타내는 바와 같이, 최초로, Ar 가스, N2 가스를 흐르게 하여 안정화시킨 후, 이들 가스를 흐르게 한 채로, NH3 가스 및 HF 가스를 동시에 공급 시간 1.5sec로 펄스 형상으로 2회 공급하고, 그 후, AFS 제거 처리를 60sec 동안 행하는 시퀀스이다(싱크로 펄스). 패턴 3에서는 이 시퀀스를 21회 반복했다.
패턴 4는, 도 13에 나타내는 바와 같이, 최초로, Ar 가스, N2 가스를 흐르게 하여 안정화시킨 후, 이들 가스를 흐르게 한 채로의 상태로 하여, NH3 가스와 HF 가스를 공급 시간 1.5sec로 번갈아 2회씩 공급하고, 그 후, AFS 제거 처리를 60sec 동안 행하는 시퀀스이다(실시형태). 패턴 4에서는 이 시퀀스를 61회 반복했다.
이들 패턴 1~4로 에칭했을 때의 에칭량, CD 차이로부터 산출되는 SiN막의 숄더 로스(SiN 숄더 로스), SiN막에 대한 SiO2막의 선택비를, 각각 도 14, 도 15, 도 16에 나타낸다. 도 14에 나타내는 바와 같이, 에칭량은 패턴 1~4에서 큰 차이가 없었다. 이에 비하여, 도 15에 나타내는 바와 같이, CD 차이로부터 산출되는 SiN 숄더 로스에 대하여, 실시형태인 패턴 4가 다른 것과 비교하여 매우 작은 값이 되었다. 또한, 도 16에 나타내는 바와 같이, 선택비에 대해서도, 실시형태인 패턴 4에서는 100 이상의 값이 얻어지고 있고, 20 정도의 패턴 1~3에 비하여 현저하게 커지는 것이 확인되었다.
<다른 적용>
이상, 실시형태에 대하여 설명했지만, 이번 개시된 실시형태는, 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 한다. 상기의 실시형태는, 첨부된 특허청구의 범위 및 그 주지를 일탈하는 일 없이, 다양한 형태로 생략, 치환, 변경되더라도 좋다.
예컨대, 상기 실시형태의 장치는 예시에 지나지 않고, 여러 가지의 구성의 장치를 적용할 수 있다. 또한, 기판으로서 반도체 웨이퍼를 예시했지만, 반도체 웨이퍼에 한하지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이더라도 좋다.
1 : 에칭 장치
10 : 챔버
12 : 탑재대
13 : 가스 공급 기구
14 : 배기 기구
26 : 샤워 헤드
45 : 온도 조절 기기
51 : HF 가스 공급원
53 : NH3 가스 공급원
80 : 제어부
101, 203 : SiO2막
102, 202 : SiN막
201 : 기체
W : 기판

Claims (20)

  1. Si와 O를 포함하는 재료를 선택적으로 에칭하는 에칭 방법으로서,
    Si와 O를 포함하는 재료를 갖는 기판을 챔버 내에 마련하는 공정과,
    먼저 개시되는 염기성 가스를 공급하는 제 1 기간과, 다음으로 개시되는 불소 함유 가스를 공급하는 제 2 기간을 반복하고, 상기 제 2 기간의 적어도 일부는 상기 제 1 기간과 오버랩하지 않도록 하는 공정과,
    상기 염기성 가스 및 상기 불소 함유 가스의 공급에 의해 생성된 반응 생성물을 가열 제거하는 공정
    을 갖는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 기간과 상기 제 2 기간을 반복하는 공정은, 상기 염기성 가스를 공급하는 상기 제 1 기간의 종료 후, 연속하여 상기 불소 함유 가스를 공급하는 상기 제 2 기간을 개시하는 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 기간과 상기 제 2 기간을 반복하는 공정과, 상기 반응 생성물을 가열 제거하는 공정을 복수 회 반복하는 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 기간과 상기 제 2 기간을 반복하는 공정은, 상기 제 2 기간이 종료된 후, 다음번의 제 1 기간이 개시되기 전에, 상기 챔버의 퍼지를 행하는 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 불소 함유 가스는, HF 가스, F2 가스, ClF3 가스, NF3 가스로부터 선택되는 적어도 1종이고, 상기 염기성 가스는, NH3 가스, 아민 가스로부터 선택되는 적어도 1종인 에칭 방법.
  6. 제 5 항에 있어서,
    상기 불소 함유 가스는 HF 가스이고, 상기 염기성 가스는 NH3 가스이고, 상기 반응 생성물은 육불화규산암모늄인 에칭 방법.
  7. 제 6 항에 있어서,
    상기 제 1 기간과 상기 제 2 기간을 반복하는 공정은, 80℃ 이하의 온도에서 행하여지는 에칭 방법.
  8. 제 7 항에 있어서,
    상기 제 1 기간과 상기 제 2 기간을 반복하는 공정은, 60~80℃의 범위의 온도에서 행하여지는 에칭 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기판은, Si와 N 및/또는 C를 포함하는 재료를 더 갖고, 상기 Si와 O를 포함하는 재료는, 상기 Si와 N 및/또는 C를 포함하는 재료에 대하여 선택적으로 에칭되는 에칭 방법.
  10. 제 9 항에 있어서,
    상기 Si와 O를 포함하는 재료는, SiO2, SiON, SiOCN, SiOC로부터 선택된 것이고, 상기 Si와 N 및/또는 C를 포함하는 재료는, SiN, SiON, SiOCN, SiOC, SiCN, SiC로부터 선택된 것인 에칭 방법.
  11. 제 10 항에 있어서,
    상기 Si와 O를 포함하는 재료는 SiO2막이고, 상기 Si와 N 및/또는 C를 포함하는 재료는 SiN막 또는 SiOCN막인 에칭 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 반응 생성물을 가열 제거하는 공정은, 상기 챔버 내에서 상기 기판을 가열하면서, 상기 챔버 내를 진공 흡인하는 것에 의해 행하여지는 에칭 방법.
  13. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 반응 생성물을 가열 제거하는 공정은, 상기 챔버와는 별도의 챔버에서 행하여지는 에칭 방법.
  14. Si와 O를 포함하는 재료를 선택적으로 에칭하는 에칭 장치로서,
    Si와 O를 포함하는 재료를 갖는 기판을 수용하는 챔버와,
    상기 챔버 내에서 상기 기판을 탑재하는 탑재대와,
    상기 챔버 내에 염기성 가스와 불소 함유 가스를 공급하는 가스 공급부와,
    상기 챔버 내를 배기하는 배기부와,
    상기 탑재대 위의 기판의 온도를 조절하는 온도 조절부와,
    제어부
    를 구비하고,
    상기 제어부는, 먼저 개시되는 상기 염기성 가스를 공급하는 제 1 기간과, 다음으로 개시되는 상기 불소 함유 가스를 공급하는 제 2 기간을 반복하고, 상기 제 2 기간의 적어도 일부는 상기 제 1 기간과 오버랩하지 않도록 하고, 상기 염기성 가스 및 상기 불소 함유 가스의 공급에 의해 생성된 반응 생성물을 가열 제거하도록, 상기 가스 공급부와, 상기 배기부와, 상기 온도 조절부를 제어하는
    에칭 장치.
  15. 제 14 항에 있어서,
    상기 불소 함유 가스는, HF 가스, F2 가스, ClF3 가스, NF3 가스로부터 선택되는 적어도 1종이고, 상기 염기성 가스는, NH3 가스, 아민 가스로부터 선택되는 적어도 1종인 에칭 장치.
  16. 제 15 항에 있어서,
    상기 불소 함유 가스는 HF 가스이고, 상기 염기성 가스는 NH3 가스이고, 상기 반응 생성물은 육불화규산암모늄인 에칭 장치.
  17. 제 16 항에 있어서,
    상기 제어부는, 상기 온도 조절부에 의해 상기 기판의 온도를 80℃ 이하로 제어하는 에칭 장치.
  18. 제 17 항에 있어서,
    상기 제어부는, 상기 온도 조절부에 의해 상기 기판의 온도를 60~80℃의 범위로 제어하는 에칭 장치.
  19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 기판은, Si와 N 및/또는 C를 포함하는 재료를 더 갖고, 상기 Si와 O를 포함하는 재료는, 상기 Si와 N 및/또는 C를 포함하는 재료에 대하여 선택적으로 에칭되는 에칭 장치.
  20. 제 19 항에 있어서,
    상기 Si와 O를 포함하는 재료는 SiO2막이고, 상기 Si와 N 및/또는 C를 포함하는 재료는 SiN막 또는 SiOCN막인 에칭 장치.
KR1020210058378A 2020-05-15 2021-05-06 에칭 방법 및 에칭 장치 KR20210141361A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-085747 2020-05-15
JP2020085747A JP2021180281A (ja) 2020-05-15 2020-05-15 エッチング方法およびエッチング装置

Publications (1)

Publication Number Publication Date
KR20210141361A true KR20210141361A (ko) 2021-11-23

Family

ID=78510452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058378A KR20210141361A (ko) 2020-05-15 2021-05-06 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (2) US11791175B2 (ko)
JP (1) JP2021180281A (ko)
KR (1) KR20210141361A (ko)
CN (1) CN113675080A (ko)
TW (1) TW202207301A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023087228A (ja) * 2021-12-13 2023-06-23 東京エレクトロン株式会社 ガス処理方法およびガス処理装置
JP7474903B2 (ja) 2022-02-14 2024-04-25 株式会社日立ハイテク エッチング処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039185A (ja) 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269294A1 (en) * 2004-06-08 2005-12-08 Tokyo Electron Limited Etching method
JP5260861B2 (ja) * 2006-11-29 2013-08-14 東京エレクトロン株式会社 キャパシタ電極の製造方法と製造システムおよび記録媒体
US20080142483A1 (en) * 2006-12-07 2008-06-19 Applied Materials, Inc. Multi-step dep-etch-dep high density plasma chemical vapor deposition processes for dielectric gapfills
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
US9564341B1 (en) * 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
JP6643045B2 (ja) * 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
JP6981267B2 (ja) 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
TWI828998B (zh) * 2018-09-13 2024-01-11 日商中央硝子股份有限公司 矽氧化物之蝕刻方法及蝕刻裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039185A (ja) 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体

Also Published As

Publication number Publication date
CN113675080A (zh) 2021-11-19
US11791175B2 (en) 2023-10-17
US20230395400A1 (en) 2023-12-07
TW202207301A (zh) 2022-02-16
US20210358772A1 (en) 2021-11-18
JP2021180281A (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
CN110581067B (zh) 蚀刻方法及蚀刻装置
US9171734B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US8349401B2 (en) Film formation apparatus and method for using same
US8697578B2 (en) Film formation apparatus and method for using same
JP2018056280A (ja) 基板処理装置、ノズル基部および半導体装置の製造方法
US9646848B2 (en) Etching method, etching apparatus and storage medium
JP2017069230A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI430364B (zh) 薄膜形成裝置及使用其之方法
US20230395400A1 (en) Etching method and etching apparatus
KR20190005760A (ko) 에칭 방법 및 잔사 제거 방법
JP2016025195A (ja) エッチング方法
US9502233B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
KR102074668B1 (ko) 기판 처리 장치, 석영 반응관, 클리닝 방법 및 프로그램
CN110783188A (zh) 蚀刻方法和蚀刻装置
US11198949B2 (en) Method of producing epitaxial silicon wafer
WO2015186461A1 (ja) エッチング方法
TW202113966A (zh) 蝕刻方法及蝕刻裝置
WO2023112423A1 (ja) ガス処理方法およびガス処理装置
KR20230058504A (ko) 에칭 방법 및 에칭 장치
KR101978818B1 (ko) 성막 방법
JP7394869B2 (ja) エッチング方法およびエッチング装置
JP4364011B2 (ja) プラズマ生成方法及びプラズマ生成装置
JP2005236086A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal