CN105225625A - 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 - Google Patents

移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN105225625A
CN105225625A CN201510745607.7A CN201510745607A CN105225625A CN 105225625 A CN105225625 A CN 105225625A CN 201510745607 A CN201510745607 A CN 201510745607A CN 105225625 A CN105225625 A CN 105225625A
Authority
CN
China
Prior art keywords
clock signal
connects
input end
signal input
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510745607.7A
Other languages
English (en)
Other versions
CN105225625B (zh
Inventor
吴博
陈佳
谭文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510745607.7A priority Critical patent/CN105225625B/zh
Publication of CN105225625A publication Critical patent/CN105225625A/zh
Priority to US15/507,580 priority patent/US10657916B2/en
Priority to PCT/CN2016/093242 priority patent/WO2017076084A1/zh
Application granted granted Critical
Publication of CN105225625B publication Critical patent/CN105225625B/zh
Priority to US16/703,466 priority patent/US11200860B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置，该移位寄存器单元包括两个传输门模块、四个与门模块和两个电容模块；并具有脉冲信号输入端、四个脉冲信号输出端和若干时钟信号输入端。本发明提供的移位寄存器单元，能够使得相应的栅极驱动电路与现有技术中的栅极驱动电路相比所需要占用的布局面积大幅减少，有助于相应的显示装置的窄边化。

Description

移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置。
背景技术
随着显示技术的不断的发展，高分辨率、窄边框成为显示装置发展的趋势，而GOA(GateDriverIConArray，栅极驱动电路在阵列基板上)在显示装置中的应用，是实现窄边框与高分辨率的重要方法之一。
现有的GOA一般包含多个级联在一起的移位寄存器单元。现有技术中一种常见的栅极驱动电路的结构可以参考图1，包括各级级联的移位寄存器单元SR1-SR4，每一级移位寄存器单元，比如第一级移位寄存器单元SR1包括两个传输门电路211和212，并包含两个反相器221和222，还包括一个与非门电路231，用于输出一个扫描脉冲；这样的结构导致栅极驱动电路的布局面积较大，不利于显示装置的边框的窄边化。
发明内容
本发明的一个目的是降低栅极驱动电路布局面积。
第一方面，本发明提供了一种移位寄存器单元，包括两个传输门模块、四个与门模块和两个电容模块；并具有脉冲信号输入端、四个脉冲信号输出端和若干时钟信号输入端；
第一电容模块的第一端连接第一节点；第二电容模块的第一端连接第三节点；
第一传输门模块的第一输入端连接脉冲信号输入端，第二输入端连接第一时钟信号输入端，第三输入端连接第二时钟信号输入端，输出端连接第一节点；第二传输门模块的第一输入端连接第二节点，第二输入端连接第三时钟信号输入端，第三输入端连接第四时钟信号输入端，输出端连接第三节点；
每一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端连接的节点写入输入到其第一输入端的扫描信号；所述扫描信号的电平为第一电平；
第一与门模块的第一输入端连接第五时钟信号输入端，第二输入端连接第二节点，输出端连接第一脉冲信号输出端；第二与门模块的第一输入端连接第六时钟信号输入端，第二输入端连接第二节点，输出端连接第二脉冲信号输出端；第三与门模块的第一输入端连接第七时钟信号输入端，第二输入端连接第四节点，输出端连接第三脉冲信号输出端；第四与门模块的第一输入端连接第八时钟信号输入端，第二输入端连接第四节点，输出端连接第四脉冲信号输出端；
每一个与门模块，用于在其第一输入端和第二输入端均为第一电平时通过输出端输出第一电平；
所述第二节点和所述第一节点电连接，电平状态与所述第一节点的电平状态同步；所述第四节点和所述第三节点连接，电平状态与所述第三节点同步。
进一步的，还包括第一缓冲放大模块和/或第二缓冲放大模块；
第一缓冲放大模块的输入端连接第一节点，输出端连接第二节点；第二缓冲放大模块的输入端连接第三节点，输出端连接第四节点；
每一个缓冲放大模块用于将其输入端输入的脉冲信号放大后通过输出端输出。
进一步的，每一个缓冲放大模块包括相互级联的偶数个反相器电路，其中第一级反相器电路的输入端为该缓冲放大模块的输入端，最后一级反相器电路的输出端为该缓冲放大模块的输出端。
进一步的，还包括：接地电压端，每一个电容模块的第二端连接所述接地电压端。
进一步的，每一个与门模块包括一个与非门电路和一个反相器电路，该与非门电路的一个输入端为该与门模块的第一输入端，另一输入端为该与门模块的第二输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该与门模块的输出端；
其中，所述与非门电路用于在其两个输入端均为第一电平时通过其输出端输出第二电平。
进一步的，所述第一时钟信号输入端与所述第四时钟信号输入端为同一时钟信号输入端；和/或，所述第二时钟信号输入端与所述第三时钟信号输入端为同一时钟信号输入端。
进一步的，所述第一电平为高电平，所述第二电平为低电平。
第二方面，本发明还提供了一种栅极驱动电路，包括：包括多个移位寄存器单元和多条时钟信号线；各个移位寄存器单元为上述任一项所述的移位寄存器单元；
除最后一级移位寄存器单元之外每一级移位寄存器单元的第四节点连接下一级移位寄存器单元的脉冲信号输入端，除第一级移位寄存器单元之外的每一级移位寄存器单元的脉冲信号输入端连接上一级移位寄存器单元的第四节点；每一级移位寄存器单元中，每一个时钟信号输入端连接一条时钟信号线。
进一步的，还包括第一或门单元和/或第二或门单元；
所述第一或门单元的一个输入端连接各个移位寄存器单元中第五时钟信号输入端所连接的时钟信号线，另一个输入端连接第六时钟信号输入端所连接的时钟信号线，输出端连接第一时钟信号输入端所连接的时钟信号线；
所述第二或门单元的一个输入端连接各个移位寄存器单元中第七时钟信号输入端所连接的时钟信号线，另一个输入端连接第八时钟信号输入端所连接的时钟信号线，输出端连接第三时钟信号输入端所连接的时钟信号线；
每一个或门单元，均用于在其两个输入端中的任一输入端输入第一电平时通过输出端输出第一电平。
进一步的，每一个或门单元包括一个或非门电路和一个反相器电路；该或非门电路的一个输入端为该或门单元的一个输入端，另一端为该或门单元的另一个输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或门单元的输出端。
第三方面，本发明提供了一种驱动如上述任一项所述的栅极驱动电路的方法，所述方法包括：
在第一级移位寄存器单元的脉冲信号输入端输入起始脉冲信号，通过各条时钟信号线向每一级移位寄存器单元的各个时钟信号输入端施加对应的时钟信号；
其中，施加到各个移位寄存器单元的第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端的时钟信号中第一电平脉的宽度均为起始脉冲信号的宽度的1/2，且占空比均为1/2；且施加到第一时钟信号输入端和施加到第四时钟信号输入端的时钟信号同步，施加到第二时钟信号输入端和施加到第三时钟信号输入端的时钟信号同步；
所述起始脉冲信号的电平为第一电平，起始时间与施加到第二时钟信号输入端和第三时钟信号输入端中的时钟信号的一个第一电平脉冲的开始时间一致；
施加到各个移位寄存器单元的第五时钟信号输入端、第六时钟信号输入端、第七时钟信号输入端和第八时钟信号输入端的各个时钟信号中的第一电平脉冲依次首尾相接，宽度均为起始脉冲信号宽度的四分之一；施加到第五时钟信号输入端的时钟信号中第一电平脉冲的开始时间与施加到第一时钟信号输入端或者第二时钟信号输入端的时钟信号中的一个第一电平脉冲的开始时间一致。
第四方面，本发明还提供了一种移位寄存器单元，包括两个传输门模块、两个或非门模块、两个与门模块、两个电容模块和两个反相模块；
第一电容模块的第一端连接第一节点；第二电容模块的第一端连接第三节点；
第一传输门模块的第一输入端连接脉冲信号输入端，第二输入端连接第一时钟信号输入端，第三输入端连接第二时钟信号输入端，输出端连接第一节点；第二传输门模块的第一输入端连接第二节点，第二输入端连接第三时钟信号输入端，第三输入端连接第四时钟信号输入端，输出端连接第三节点；
每一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端所连接的节点写入其第一输入端输入的扫描信号；所述扫描信号的电平为第一电平；
第一或非门模块的第一输入端连接第五时钟信号输入端，第二输入端连接第二节点，输出端连接第一脉冲信号输出端；第二或非门模块的第一输入端连接第六时钟信号输入端，第二输入端连接第二节点，输出端连接第二脉冲信号输出端；
每一个或非门模块，用于在其第一输入端和第二输入端均为第二电平时通过输出端输出第一电平；所述第二电平与所述第一电平相反；
第一与门模块的第一输入端连接第七时钟信号输入端，第二输入端连接第四节点，输出端连接第三脉冲信号输出端；第二与门模块的第一输入端连接第八时钟信号输入端，第二输入端连接第四节点，输出端连接第四脉冲信号输出端；
每一个与门模块，用于在其第一输入端和第二输入端均为第一电平时通过其输出端输出第一电平；
第一反相模块的输入端连接第一节点，输出端连接第二节点；第二反相模块的输入端连接第三节点，输出端连接第四节点；
每一个反相模块，用于将其输入端输入的电平信号反相后通过其输出端输出。
进一步的，每一个反相模块，具体用于将其输入端输入的电平信号反相且缓冲放大后通过其输出端输出。
进一步的，每一个反相模块包括奇数个反相器电路；
当反相器电路的个数为1时，该反相器电路的输入端连接该反相模块的输入端，输出端连接该反相模块的输出端；
当反相器电路的个数为不为1的奇数时，各个反相器电路相互级联，第一级反相器电路的输入端连接该反相模块的输入端，最后一级反相器电路的输出端连接该反相模块的输出端。
进一步的，每一个或非门模块包括一个或门电路和一个反相器电路，该或门电路的一个输入端为该或非门模块的第一输入端，另一个输入端为该或非门模块的第二输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或非门模块的输出端；
所述或门电路用于在其两个输入端中的任一个输入端输入第一电平时通过输出端输出第一电平。
进一步的，所述第一时钟信号输入端与所述第四时钟信号输入端为同一时钟信号输入端；所述第二时钟信号输入端与所述第三时钟信号输入端为同一时钟信号输入端。
各个电容模块的第二端连接接地端。
进一步的，所述第一电平为高电平。
第五方面，本发明还提供了另一种栅极驱动电路，包括：包括多个移位寄存器单元；各个移位寄存器单元为如上述任一项所述的移位寄存器单元；
除最后一级的移位寄存器单元的第四节点连接下一级移位寄存器单元的脉冲信号输入端，除第一级的移位寄存器单元的每一个移位寄存器单元的脉冲信号输入端连接上一级移位寄存器单元的第四节点；每一级移位寄存器单元中，每一个时钟信号输入端连接一条时钟信号线。
进一步的，所述栅极驱动电路还包括第一或门单元和两个反相单元；
第一反相单元的输入端连接第一或门单元的一个输入端，输出端连接各个移位寄存器单元的第五时钟信号输入端所连接的时钟信号线；第二反相单元的输入端连接第一或门单元的另一个输入端，输出端连接各个移位寄存器单元的第六时钟信号输入端所连接的时钟信号线；第一或门单元的输出端连接各个移位寄存器单元的第一时钟信号输入端所连接的时钟信号线；
和/或，所述栅极驱动电路还包括：第二或门单元；
所述第二或门单元的一个输入端连接各个移位寄存器单元中第七时钟信号输入端所连接的时钟信号线，另一个输入端连接第八时钟信号输入端所连接的时钟信号线，输出端连接第三时钟信号输入端所连接的时钟信号线；
其中，每一个反相单元均用于将其输入端输入的信号反相后通过其输出端输出；每一个或门单元，均用于在其两个输入端中的任一输入端输入第一电平时通过输出端输出第一电平。
进一步的，每一个或门单元包括一个或非门电路和一个反相器电路；
该或非门电路的一个输入端连接该或门单元的一个输入端，另一个输入端为该或门单元的另一个输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或门单元的输出端。
第六方面，本发明还提供了一种驱动上述任一项所述的栅极驱动电路的方法，所述方法包括：
在第一级移位寄存器单元的脉冲信号输入端输入起始脉冲信号，通过各条时钟信号线向每一级移位寄存器单元的各个时钟信号输入端施加对应的时钟信号；
其中，施加到第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端的时钟信号中第一电平脉的宽度均为起始脉冲信号的宽度的1/2，且占空比均为1/2；且施加到第一时钟信号输入端和施加到第四时钟信号输入端的时钟信号同步，施加到第二时钟信号输入端和施加到第三时钟信号输入端的时钟信号；
所述起始脉冲信号的电平为第一电平，起始时间与施加到第二时钟信号输入端和第三时钟信号输入端中的时钟信号的一个第一电平脉冲的开始时间一致；
在第五时钟信号输入端施加的时钟信号中第二电平脉冲、第六时钟信号输入端施加的时钟信号中第二电平脉冲、第七时钟信号输入端施加的时钟信号中第一电平脉冲、第八时钟信号输入端施加的时钟信号中第一电平脉冲依次首尾相接，宽度均为起始脉冲信号宽度的四分之一；在第五时钟信号输入端施加的时钟信号中第二电平脉冲的开始时间与施加到第一时钟信号输入端或者第二时钟信号输入端的时钟信号中的一个第一电平脉冲的开始时间一致。
第七方面，本发明还提供了一种显示装置，包括上述任一项所述的栅极驱动电路。
本发明提供的移位寄存器单元，能够使得相应的栅极驱动电路与现有技术中的栅极驱动电路相比所需要占用的布局面积大幅减少，有助于相应的显示装置的窄边化。
附图说明
图1为现有技术中的一种栅极驱动电路的结构示意图；
图2为本发明实施例一提供的一种移位寄存器单元的结构示意图；
图3为包含图2的移位寄存器单元的一种栅极驱动电路的结构示意图；
图4为驱动图3中的栅极驱动电路的方法中关键信号和节点的时序图；
图5为驱动图3中的栅极驱动电路的另一种方法中关键信号和节点的时序图；
图6为一种或门单元300的结构示意图；
图7为本发明实施例二提供的一种移位寄存器单元的结构示意图；
图8为包含图7的移位寄存器单元的一种栅极驱动电路的结构示意图；
图9为驱动图8中的栅极驱动电路的方法中关键信号和节点的时序图；
图10为驱动图8中的栅极驱动电路的另一种方法中关键信号和节点的时序图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
实施例一
本发明实施例一提供的移位寄存器单元的结构可以参考图2，包括：
两个传输门电路211和212、八个反相器电路221、222、223、224、225、226、227和228，四个与非门电路231、232、233和234，两个电容241和242；并具有脉冲信号输入端IN、四个脉冲信号输出端L1、L2、L3和L7以及八个时钟信号输入端CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7和CLK8；
第一电容241的第一端连接第一节点N1，第二端接地；第二电容242的第一端连接第二节点N2，第二端接地；
其中，每一个传输门电路构成一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端连接的节点写入输入到第一输入端的扫描信号；这里的扫描信号的电平为第一电平，第二电平与第一电平相反；
第一传输门电路211的第一输入端连接脉冲信号输入端IN，第二输入端连接第一时钟信号输入端CLK1，第三输入端连接第二时钟信号输入端CLK2，输出端连接第一节点N1；第二传输门电路212的第一输入端连接第二节点N2，第二输入端连接第三时钟信号输入端CLK3，第三输入端连接第四时钟信号输入端CLK4，输出端连接第三节点N3；
每一个与非门电路与一个反相器电路构成一个与门模块，每一个与门模块用于在其第一输入端和第二输入端均为第一电平时通过输出端输出第一电平；参见图2，第一与非门电路231和第一反相器电路221构成第一与门模块AND1，第二与非门电路232和第二反相器电路222构成第二与门模块AND2，第三与非门电路233和第三反相器电路223构成第三与门模块AND3，第四与非门电路234和第四反相器电路224构成第四与门模块AND4；每一个与门模块中，与非门电路的一个输入端对应连接该与门模块的第一输入端，与非门电路的另一个输入端对应连接该与门模块的第二输入端，输出端连接反相器电路的输入端，反相器电路的输出端连接该与门模块的输出端。由于与非门电路能够将输入到两个输入端的第一电平脉冲进行与运算，并进行取反，则与非门电路输出的信号为第二电平的脉冲信号，经过反相器电路之后转换为具有第一电平的脉冲信号。
连接在第一节点N1和第二节点N2之间的两个反相器电路225和226构成一个缓冲放大模块BUF1，为了方便描述，称为第一缓冲放大模块；连接在第三节点N3和第四节点N4之间的两个反相器电路227和228构成一个缓冲放大模块BUF2，为了方便描述，称为第二缓冲放大模块；每一个缓冲放大模块，能够将其输入端输入的脉冲信号放大后通过输出端输出。具体来说，第一缓冲放大模块BUF1中，反相器电路225的输出端与反相器电路226的输入端相连，反相器电路225的输入端作为该缓冲放大模块的输入端，反相器电路226的输出端作为该缓冲放大模块BUF1的输出端；在第二缓冲放大模块BUF2中，反相器电路227的输出端与反相器电路228的输入端相连，反相器电路227的输入端作为该缓冲放大模块的输入端，反相器电路228的输出端作为缓冲放大模块BUF2的输出端。不难理解的是，这里的缓冲放大是指对信号的电流进行放大，从而增强该信号的带载能力。
包含本发明实施例一的移位寄存器单元的栅极驱动电路的结构可以参考图3，包括多个移位寄存器单元SR1-SRn和多条时钟信号线；各个移位寄存器单元均为实施例一所述的移位寄存器单元；
除最后一级的移位寄存器单元SRn之外的每一级移位寄存器单元Sri的第四节点N4均连接下一级移位寄存器单元Sri+1的脉冲信号输入端IN，除第一级的移位寄存器单元SR1之外的每一级移位寄存器单元SRi的脉冲信号输入端IN连接其上一级移位寄存器单元SRj-1的第四节点N4；每一级移位寄存器单元SRi中，每一个时钟信号输入端连接一条时钟信号线。
另外，同样参见图3，上述的栅极驱动电路中，还包括两个或门单元300，其中第一或门单元300的一个输入端I1连接各个移位寄存器单元的第五时钟信号输入端CLK5所连接的时钟信号线，另一个输入端I2连接各个移位寄存器单元的第六时钟信号输入端CLK6所连接的时钟信号线，输出端连接各个移位寄存器单元的第一时钟信号输入端CLK1所连接的时钟信号线；
第二或门单元300的一个输入端I1连接各个移位寄存器单元的第七时钟信号输入端CLK7所连接的时钟信号线，另一个输入端I2连接各个移位寄存器单元的第八时钟信号输入端CLK8所连接的时钟信号线，输出端连接各个移位寄存器单元的第三时钟信号输入端CLK3所连接的时钟信号线；
每一个或门单元，均用于在其两个输入端中的任一输入端输入第一电平时通过输出端输出第一电平。
参见图4，对本发明提供的栅极驱动电路的一种驱动方法可以具体包括如下流程：
在第一级移位寄存器单元的脉冲信号输入端IN输入起始脉冲信号STV(为了方便表示，假设这里的第一电平为高电平，第二电平为低电平)，通过各条时钟信号线向每一级移位寄存器单元的各个时钟信号输入端施加对应的时钟信号；
其中，施加到各个移位寄存器单元的第一时钟信号输入端CLK1、第二时钟信号输入端CLK2、第三时钟信号输入端CLK3和第四时钟信号输入端CLK4的时钟信号中第一电平脉冲的宽度均为起始脉冲信号STV的宽度的1/2，且占空比均为1/2；且施加到第一时钟信号输入端CLK1和施加到第四时钟信号输入端CLK4的时钟信号同步，施加到第二时钟信号输入端CLK2和施加到第三时钟信号输入端CLK3的时钟信号同步；
这里的起始脉冲信号STV的电平为高电平，起始时间与施加到第二时钟信号输入端CLK2和施加到第三时钟信号输入端CLK3中的时钟信号的一个高电平脉冲的开始时间一致；
施加到各个移位寄存器单元的第五时钟信号输入端CLK5、第六时钟信号输入端CLK6、第七时钟信号输入端CLK7和第八时钟信号输入端CLK8的各个时钟信号中的高电平脉冲依次首尾相接，宽度均为起始脉冲信号宽度STV的四分之一；施加到第五时钟信号输入端CLK5的时钟信号中高电平脉冲的开始时间与施加到第一时钟信号输入端CLK1。
下面同样结合图4对图2中的栅极驱动电路在采用图4中的驱动方法进行驱动时的工作原理进行说明：
对于第一级移位寄存器单元SR1来说，
在第一阶段1，施加到第一时钟信号输入端CLK1的电平为低电平，施加到第二时钟信号输入端CLK2的电平为高电平，则此时传输门电路211关断，虽然在脉冲信号输入端IN输入了起始脉冲信号(即处于高电平)，也不能将第一节点N1置为高电平，相应的第二节点N2也不为高电平；则第一与门模块AND1和第二与门模块AND2均不能输出高电平，即脉冲信号输出端L1和L2均不输出脉冲信号；另外，由于虽然施加到第三时钟信号输入端CLK3的时钟信号处于高电平且施加到第四时钟信号输入端CLK4的时钟信号处于低电平能够使得第二传输门电路212导通，但是由于第二节点N2为低电平，则第三节点N3也处于低电平，相应的第四节点N4也为低电平，则此时第三与门模块AND3和第四与门模块AND4也不能输出高电平，脉冲信号输出端L3和L4均不输出高电平；
第二阶段2可以分为两个子阶段21和22，在整个第二阶段2，由于施加到第一时钟信号输入端CLK1的电平为高电平，施加到第二时钟信号输入端CLK2的电平为低电平，传输门电路211导通，则输入到脉冲信号输入端IN的起始脉冲信号被写入第一节点N1，由于起始脉冲信号处于高电平，则第一节点N1被置为高电平，相应的第二节点N2也为高电平；而由于施加到第三时钟信号输入端CLK3的时钟信号为处于低电平，此时第二节点N2的高电平不能传输到第三节点N3，第三节点N3处于低电平，相应的第四节点N4也为低电平，则此时第三与门模块AND3和第四与门模块AND4也不能输出高电平，脉冲信号输出端L3和L4均不输出高电平；
在第一子阶段21，由于第二节点N2的电平为高电平，且此时施加到第五时钟信号输入端CLK5的时钟信号也为高电平，则此时第一与门模块AND1通过第一扫描信号输出端L1输出高电平；而由于在第六时钟信号输入端CLK6施加的时钟信号为低电平，则此时第二与门模块AND2不能输出高电平，即第二扫描信号输出端L2为低电平；在第二子阶段22，施加到第五时钟信号输入端CLK5时钟信号为低电平，此时第一与门模块无法输出高电平，即第一扫描信号输出端L1为低电平；而由于第二子阶段22中在第六时钟信号输入端CLK6为高电平，第二与门模块AND2通过第二扫描信号输出端L2输出高电平。
第三阶段3包括两个子阶段31和32，在整个第三阶段3，施加到第一时钟信号输入端CLK1的电平为低电平，施加到第二时钟信号输入端CLK2的电平为高电平，传输门电路211关断，则第一节点N1的电平被电容C1维持为高电平，相应的第二节点N2也为高电平；第五时钟信号输入端CLK5和第六时钟信号输入端CLK6输入的时钟信号均处于低电平，则此时第一脉冲信号输出端L1和第二脉冲信号输出端L2均为低电平。同时在整个第三阶段，由于施加到第三时钟信号输入端CLK3的电平为高电平，施加到第四时钟信号输入端CLK4的电平为低电平，则传输门电路212导通，使得第三节点N3被置为高电平，相应的第四节点N4也为高电平；
在第一子阶段31，由于第二节点N4的电平为高电平，且此时施加到第七时钟信号输入端CLK7的时钟信号也为高电平，则此时第三与门模块AND3通过第三扫描信号输出端L3输出高电平；而由于在第八时钟信号输入端CLK8施加的时钟信号为低电平，则此时第四与门模块AND4不能输出高电平，即第四扫描信号输出端L4为低电平；在第二子阶段32，施加到第七时钟信号输入端CLK7时钟信号为低电平，此时第三与门模块AND3无法输出高电平，即第三扫描信号输出端L3为低电平；而由于在第二子阶段32在第六时钟信号输入端CLK8为高电平，第四与门模块AND4通过第四扫描信号输出端L4输出高电平。
在第四阶段，施加到第一时钟信号输入端CLK1的电平为高电平，施加到第二时钟信号输入端CLK2的电平为低电平；此时第一传输门电路211导通，将第一节点N1的电平置为脉冲信号输入端IN的电平，由于此时起始脉冲信号STV已经输入完毕，脉冲信号输入端IN的电平为低电平，则第一节点N1被置为低电平，相应的第二节点N2也为低电平；第一脉冲信号输出端L1和第二脉冲信号输出端L2均不能输出高电平；且在该阶段之后至下一帧之前，脉冲信号输入端IN都不会再输入高电平，则第一节点N1都不能再被置为高电平，则第一脉冲信号输出端L1和第二脉冲信号输出端L2均无法再次输出高电平；且在第四阶段，由于在第七时钟信号输入端CLK7和第八时钟信号输入端CLK8施加的时钟信号均处于低电平，则第三脉冲信号输出端L3和第四脉冲信号输出端L4均不会输出高电平。
在第五阶段5，施加到第三时钟信号输入端CLK3的电平为高电平，施加到第四时钟信号输入端CLK4的电平为低电平；此时第二传输门电路212导通，将第三节点N3的电平置为第二节点N2的电平，即低电平；相应的第四节点N4也被置为低电平；第三脉冲信号输出端L3和第二脉冲信号输出端L4均不能输出高电平；且在该阶段之后至下一帧之前，第一节点N3都不能再被置为高电平，则第三脉冲信号输出端L3和第四脉冲信号输出端L4均无法再次输出高电平。
这样上述的第一级移位寄存器单元SR1在第二阶段2的第一子阶段21输出了第一个高电平脉冲；在第二阶段2的第二子阶段22输出了第二个高电平脉冲；在第三阶段3的第一子阶段31输出了第三个高电平脉冲；在第三阶段3的第二子阶段32输出了第四个高电平脉冲。
可以看出，对于第二级的移位寄存器单元SR2来说上述的第四阶段4时其各个输入端的电平状态与第一级的移位寄存器单元SR1的各个输入端在第二阶段2的电平状态对应相同，这样第二级移位寄存器单元SR2也能够输出四个脉冲信号。且第二级移位寄存器单元输出的第一个脉冲信号的起始时间与第一级移位寄存器单元输出的第四个脉冲信号的结束时间一致。这样按照上述的方式，各个移位寄存器单元会在上一级移位寄存器单元输出最后一个脉冲信号之后开始输脉冲信号，上述的栅极驱动电路在上述的驱动方法的驱动下，实现了多级脉冲信号的连续依次输出。
然而对上述的栅极驱动电路的驱动方法并不限于图4中所示的一种，参见图5为另一种对上述的栅极驱动电路的驱动方法中关键信号和节点的时序图，与图4所示的驱动方法不同的是，该方法中，施加到第五时钟信号输入端CLK5的时钟信号中高电平脉冲的开始时间与施加到第一时钟信号输入端CLK1和CLK4的时钟信号中的一个高电平脉冲的开始时间一致。
下面同样结合图5对图2中的栅极驱动电路在采用图5中的驱动方法进行驱动时的工作原理进行说明：
对于第一级的移位寄存器单元SR1来说，
在第一阶段1，由于在第一时钟信号输入端CLK1上施加的时钟信号处于低电平，在第二时钟信号输入端CLK2上施加的时钟信号处于高电平，则此时传输门电路211不会开启，第一节点N1和第二节点N2都不会被置为高电平，相应的第三节点N3和第四节点N4也不会被置为高电平，则各个脉冲信号输出端均不能输出高电平；
第二阶段2，在第一时钟信号输入端CLK1上施加的时钟信号处于高电平，在第二时钟信号输入端CLK2上施加的时钟信号处于低电平，此时传输门电路211开启，这样第一节点N1和第二节点N2均被置为高电平；但是由于在该阶段，在第五时钟信号输入端CLK5和第六时钟信号输入端CLK6上施加的时钟信号均为低电平，则第一脉冲信号输出端L1和第二脉冲信号输入端L2仍不会输出高电平；而该阶段，由于在第三时钟信号输入端CLK3上施加的时钟信号处于低电平，在第四时钟信号输入端CLK4上施加的时钟信号处于高电平，第二传输门电路212关断，不会将第三节点N3和第四节点N4置为高电平，此时第三脉冲信号输出端L3和第四脉冲信号输入端L4仍不会输出高电平。
第三阶段3包括两个子阶段31和32，在整个第三阶段3，施加到第一时钟信号输入端CLK1的电平为低电平，施加到第二时钟信号输入端CLK2的电平为高电平，传输门电路211关断，则第一节点N1的电平被电容C1维持为高电平，相应的第二节点N2也为高电平；
在第一子阶段31，由于第一节点N1和第二节点N2的电平为高电平，且此时施加到第五时钟信号输入端CLK5的时钟信号也为高电平，则此时第一与门模块AND1通过第一扫描信号输出端L1输出高电平；而由于在第六时钟信号输入端CLK6施加的时钟信号为低电平，则此时第二与门模块AND2不能输出高电平，即第二扫描信号输出端L2为低电平；在第二子阶段32，施加到第五时钟信号输入端CLK5时钟信号为低电平，此时第一与门模块AND1无法输出高电平，即第一扫描信号输出端L1输出低电平；而由于在第二子阶段22在第六时钟信号输入端CLK6施加的时钟信号为高电平，第二与门模块AND2通过第二扫描信号输出端L2输出高电平。
同时在整个第三阶段3，由于施加到第三时钟信号输入端CLK3的电平为高电平，施加到第四时钟信号输入端CLK4的电平为低电平，传输门电路212导通，则第三节点N3被置为高电平，相应的第四节点N4也为高电平；由于第七时钟信号输入端CLK7和第八时钟信号输入端CLK8输入的时钟信号均处于低电平，则此时第三脉冲信号输出端L3和第四脉冲信号输出端L4均为低电平。
第三阶段4包括两个子阶段41和42，在整个第四阶段4，施加到第一时钟信号输入端CLK1的电平为高电平，施加到第二时钟信号输入端CLK2的电平为低电平，传输门电路211开启，而由于起始脉冲信号已经输入完毕，此时脉冲信号输入端IN被置为低电平，第一节点N1以及第二节点N2也被置为低电平，第一移位信号输出端L1和第二移位信号输出端L2均不会输出高电平；且由于该阶段之后下一帧之前，第一节点N1都不会再次被置为高电平，则第二节点N2也不会为高电平，第一移位信号输出端L1和第二移位信号输出端L2均不会再输出高电平；
而在整个第四阶段4，第三时钟信号输入端CLK3的电平为低电平，施加到第四时钟信号输入端CLK4的电平为高电平，传输门电路212关断，第三节点N3的电平被电容C2维持为高电平；
在第一子阶段41，由于第三节点N3和第四节点N4的电平为高电平，且此时施加到第七时钟信号输入端CLK7的时钟信号也为高电平，则此时第三与门模块AND3通过第三扫描信号输出端L3输出高电平；而由于在第八时钟信号输入端CLK8施加的时钟信号为低电平，则此时第四与门模块AND4不能输出高电平，即第四扫描信号输出端L4为低电平；在第二子阶段42，施加到第七时钟信号输入端CLK7时钟信号为低电平，此时第三与门模块AND3无法输出高电平，即第三扫描信号输出端L3为低电平；而由于在第二子阶段42在第八时钟信号输入端CLK8为高电平，第四与门模块AND4通过第四扫描信号输出端L4输出高电平。
在第五阶段5，施加到第三时钟信号输入端CLK3的时钟信号为高电平，施加到第四时钟信号输入端CLK4的时钟信号为低电平，传输门电路212开启，将第三节点N3和第四节点N4的电平置为低电平，则第三扫描信号输出端L3和第四扫描信号输出端L4不会再输出高电平；且在第五阶段5之后至下一帧之前，第三节点N3和第四节点N4都不会再次被置为高，第三扫描信号输出端L3和第四扫描信号输出端L4均不会再输出高电平。
同样，上述的第一级移位寄存器单元SR1输出了依次相连四个脉冲信号，且对于第二级移位寄存器单元SR2来说，也可以按照上述的方式输出四个脉冲信号，且第二级移位寄存器单元SR2输出第一个脉冲信号的起始时间与第一级移位寄存器单元SR1输出的第四个脉冲信号的结束时间相连，这样就实现了多级脉冲信号的连续依次输出。其他各级移位寄存器单元的输出移位脉冲的过程在此不再详细说明。
从图2可以看出，本发明实施例一提供的移位寄存器单元用于栅极驱动电路中时，通过四个与非门电路、八个反相器电路和两个传输门电路以及两个电容即可实现四个脉冲信号的输出，而现有技术中，输出四个移位脉冲信号需要八个传输门电路，八个反相器电路和八个与非门电路。可见，本发明提供的移位寄存器单元，能够大幅减少了相应的栅极驱动电路所需使用的电学器件的个数，能够降低栅极驱动电路的布局面积。
从上述的驱动过程可以看出，在各个移位寄存器单元的第一时钟信号输出端CLK1和第四时钟信号输出端CLK4施加的时钟信号同步，则在实际应用中，上述的第一时钟信号输出端CLK1和第四时钟信号输出端CLK4可以连接到相同的时钟信号线。相应的技术方案同样可以完成连续依次输出多级脉冲信号的目的，也应该落入本发明的保护范围。且这样的方式能够节省一条时钟信号线的使用，进一步降低栅极驱动电路的布局面积。
同样的，上述的第二时钟信号输出端CLK2和第三时钟信号输出端CLK3也可以连接到相同的时钟信号线。
另外本发明实施例一中，通过在第一节点N1和第二节点N2之间设置第一缓冲放大模块，在第三节点N3和第四节点N4之间设置第二缓冲放大模块，能够增加第二节点N2以及第四节点N4的带载能力，更好的实现脉冲信号的输出。然而通过上述的驱动过程可以看出，在具体实施时，上述的第一缓冲放大模块和第二缓冲放大模块并不是必然需要设置的结构。相应的技术方案也能够实现脉冲信号的输出，也应该落入本发明的保护范围。
本发明实施例一中，一个缓冲放大模块通过两个反相器实现，但是在实际应用中，也可以使用四个、六个或者其他偶数个反相器电路级联实现，其中的各个反相器电路首(输入端)尾(输出端)相连，且第一反相器电路的输入端连接该缓冲放大模块的输入端，输出端连接该缓冲放大模的输出端；或者也可以通过其他结构而不是反相器电路实现；在能够实现缓冲放大功能的基础上，上述的缓冲放大模块具体如何设计并不会影响本发明的实施，相应的技术方案均应该落入本发明的保护范围。同样的，上述的与门模块也可以通过其他结构形式实现。
这里的反相器电路的具体结构可以参考现有技术。一般的，反相器电路除了具有上述的输入端和输出端之外，一般还包括一个反相的直流电压的输入端，从而能够使得其输出端能够输出反相的电压。由于反相器电路具有稳定的直流电压输入，能够提供较好的带载能力，实现了对输入信号的缓冲放大作用。
在图3中的栅极驱动电路中，通过设置有两个或门单元，能够借助于施加到各个移位寄存器单元的第五时钟信号输入端CLK5的时钟信号和施加到各个移位寄存器单元的第六时钟信号输入端CLK6的时钟信号合并得到施加到第一时钟信号输入端CLK1的时钟信号，同样的，能够借助于施加到各个移位寄存器单元的第七时钟信号输入端CLK7的时钟信号和施加到各个移位寄存器单元的第八时钟信号输入端CLK8的时钟信号合并得到施加到第一时钟信号输入端CLK3的时钟信号，从而能够减少需要输入到栅极驱动电路中的时钟信号的个数，降低用于驱动该栅极驱动电路的驱动电路的制作难度。当然在实际应用中，在不设置第一或门单元和/或第二或门单元的情况下，也可以实现对该栅极驱动电路的驱动，相应的技术方案也应该落入本发明的保护范围。
在具体实施时，参见图6，每一个或门单元300可以包括一个或非门电路310和一个反相器电路320，其中或非门电路的一个输入端连接该或门单元300的第一输入端I1，另一个输入端连接该或门单元的第二输入端I2，输出端连接反相器电路320；该反相器电路320的输出端连接该或门单元300的输出端。
同时在上述的实施例一中，电容C1和电容C2的第二端连接接地端，这样可以保证电容C1和电容C2的第二端的电压保持稳定，从而避免影响第一节点N1和第三节点N3的电平状态。
实施例二
本发明实施例二提供的移位寄存器单元的结构可以参考图7，与图2中的移位寄存器单元不同的是，在图7中在第一节点N1和第二节点N2之间仅连接一个反相器电路225，在第三节点N3和第四节点N4之间仅连接一个反相器电路227；同时，图2中的第一与非门电路231替换为或门电路261，该或门电路261与反相器电路221构成第一或非门模块NOR1；图2中的第二与非门电路232替换为或门电路262，该或门电路262与反相器电路222构成一个或第二或非门模块NOR2。
不难理解的是，这里相当于在第一节点N1为高电平时，通过反相器电路225将第二节点N2置为相反的电平，即为低电平；这样在第二节点N2为低电平，且第五时钟信号输入端CLK5为低电平时，第一或非门电路能够输出第一个具有高电平的脉冲信号；在第六时钟信号输入端CLK6为低电平时，第二或非门电路能够输出第二个具有高电平的脉冲信号。
不难理解的是，在图7所示的移位寄存器单元中，连接在第一节点N1和第二节点N2之间的一个反相器电路作为反相模块实现了将反相功能，同时由于反相器电路能够的缓冲放大作用，增强了第二节点N2的带载能力。当然在实际应用中，仅就为了反相功能而言，上述的反相模块并不必然需要通过反相器电路实现。另外在具体实施时，上述的反相模块也可以包括3个、5个或者其他奇数个级联到一起的反相器电路，其中的第一级反相器电路连接第一节点N1，最后一级反相器电路连接第二节点N2，其他各级的反相器电路首(输入端)尾(输出端)相连。同样的，连接在第三节点N3和第四节点N4之间的反相模块也可以采用多个反相器电路或者替换为其他能够实现反相功能的电路。相应的技术方案均应该落入本发明的保护范围。
包含图7的移位寄存器的栅极驱动电路的示意图可以参考图8与图3不同的是，该栅极驱动电路中，还包括两个反相单元400且第一或门单元300的两个输入端不直接连接到各个移位寄存器单元的第五时钟信号输入端以及第六时钟信号输入端所连接的时钟信号线；第一反相单元400的输入端I连接第一或门单元300的一个输入端I1，输出端O连接各个移位寄存器单元的第五时钟信号输入端CLK5所连接的时钟信号线；第二反相单元400的输入端I连接第一或门单元300的另一个输入端I2，输出端O连接各个移位寄存器单元的第六时钟信号输入端CLK6所连接的时钟信号线；第一或门单元300的输出端O连接各个移位寄存器单元的第一时钟信号输入端CLK1所连接的时钟信号线。第二或门单元300的连接关系可以图3中的连接关系相同，在此不再详细说明。
在具体实施时，这里的反相单元400可以有一个反相器电路组成，也可以有多于一个的奇数个反相器电路级联而成。
对上述的栅极驱动电路的一种驱动方法可以参见图9，与图4不同的是：在图8中施加到时钟信号输入端CLK5的时钟信号与图4中施加到时钟信号输入端CLK5的时钟信号的相位相反；同样的，在图9中施加到时钟信号输入端CLK6的时钟信号与图4中施加到时钟信号输入端CLK6的时钟信号的相位相反。
对上述的栅极驱动电路的另一种驱动方法可以参见图10，与图5不同的是：在图10中施加到时钟信号输入端CLK5的时钟信号与图5中施加到时钟信号输入端CLK5的时钟信号的相位相反；同样的，在图10中施加到时钟信号输入端CLK6的时钟信号与图5中施加到时钟信号输入端CLK6的时钟信号的相位相反。
不难理解的是，在实际应用中，上述的两个反相单元400以及两个或门单元300均不是必须设置的结构，此时，可以向各个时钟信号输入端分别提供相应的时钟信号以驱动上述的栅极驱动电路。
作为本发明的另一个方面，本发明还提供了一种显示装置，包括上述所述的栅极驱动电路。
这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
不难理解的是，本发明提供的显示装置可以为液晶显示装置，也可以为其他类型的显示装置。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (23)

1.一种移位寄存器单元，其特征在于，包括两个传输门模块、四个与门模块和两个电容模块；并具有脉冲信号输入端、四个脉冲信号输出端和若干时钟信号输入端；
第一电容模块的第一端连接第一节点；第二电容模块的第一端连接第三节点；
第一传输门模块的第一输入端连接脉冲信号输入端，第二输入端连接第一时钟信号输入端，第三输入端连接第二时钟信号输入端，输出端连接第一节点；第二传输门模块的第一输入端连接第二节点，第二输入端连接第三时钟信号输入端，第三输入端连接第四时钟信号输入端，输出端连接第三节点；
每一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端连接的节点写入输入到其第一输入端的扫描信号；所述扫描信号的电平为第一电平，所述第二电平与所述第一电平相反；
第一与门模块的第一输入端连接第五时钟信号输入端，第二输入端连接第二节点，输出端连接第一脉冲信号输出端；第二与门模块的第一输入端连接第六时钟信号输入端，第二输入端连接第二节点，输出端连接第二脉冲信号输出端；第三与门模块的第一输入端连接第七时钟信号输入端，第二输入端连接第四节点，输出端连接第三脉冲信号输出端；第四与门模块的第一输入端连接第八时钟信号输入端，第二输入端连接第四节点，输出端连接第四脉冲信号输出端；
每一个与门模块，用于在其第一输入端和第二输入端均为第一电平时通过输出端输出第一电平；
所述第二节点和所述第一节点电连接，电平状态与所述第一节点的电平状态同步；所述第四节点和所述第三节点连接，电平状态与所述第三节点同步。
2.如权利要求1所述的移位寄存器单元，其特征在于，还包括第一缓冲放大模块和/或第二缓冲放大模块；
第一缓冲放大模块的输入端连接第一节点，输出端连接第二节点；第二缓冲放大模块的输入端连接第三节点，输出端连接第四节点；
每一个缓冲放大模块用于将其输入端输入的脉冲信号放大后通过输出端输出。
3.如权利要求2所述的移位寄存器单元，其特征在于，每一个缓冲放大模块包括相互级联的偶数个反相器电路，其中第一级反相器电路的输入端为该缓冲放大模块的输入端，最后一级反相器电路的输出端为该缓冲放大模块的输出端。
4.如权利要求1所述的移位寄存器单元，其特征在于，还具有接地电压端，每一个电容模块的第二端连接所述接地电压端。
5.如权利要求1所述的移位寄存器单元，其特征在于，每一个与门模块包括一个与非门电路和一个反相器电路，该与非门电路的一个输入端为该与门模块的第一输入端，另一输入端为该与门模块的第二输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该与门模块的输出端；
其中，所述与非门电路用于在其两个输入端均为第一电平时通过其输出端输出第二电平。
6.如权利要求1所述的移位寄存器单元，其特征在于，所述第一时钟信号输入端与所述第四时钟信号输入端为同一时钟信号输入端；和/或，所述第二时钟信号输入端与所述第三时钟信号输入端为同一时钟信号输入端。
7.如权利要求1-6任一项所述的移位寄存器单元，其特征在于，所述第一电平为高电平，所述第二电平为低电平。
8.一种栅极驱动电路，其特征在于，包括：包括多个移位寄存器单元和多条时钟信号线；各个移位寄存器单元为如权利要求1-7任一项所述的移位寄存器单元；
除最后一级移位寄存器单元之外每一级移位寄存器单元的第四节点连接下一级移位寄存器单元的脉冲信号输入端，除第一级移位寄存器单元之外的每一级移位寄存器单元的脉冲信号输入端连接上一级移位寄存器单元的第四节点；每一级移位寄存器单元中，每一个时钟信号输入端连接一条时钟信号线。
9.如权利要求8所述的栅极驱动电路，其特征在于，还包括第一或门单元和/或第二或门单元；
所述第一或门单元的一个输入端连接各个移位寄存器单元中第五时钟信号输入端所连接的时钟信号线，另一个输入端连接第六时钟信号输入端所连接的时钟信号线，输出端连接第一时钟信号输入端所连接的时钟信号线；
所述第二或门单元的一个输入端连接各个移位寄存器单元中第七时钟信号输入端所连接的时钟信号线，另一个输入端连接第八时钟信号输入端所连接的时钟信号线，输出端连接第三时钟信号输入端所连接的时钟信号线；
每一个或门单元，均用于在其两个输入端中的任一输入端输入第一电平时通过输出端输出第一电平。
10.如权利要求9所述的栅极驱动电路，其特征在于，每一个或门单元包括一个或非门电路和一个反相器电路；该或非门电路的一个输入端为该或门单元的一个输入端，另一端为该或门单元的另一个输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或门单元的输出端。
11.一种驱动如权利要求7-10任一项所述的栅极驱动电路的方法，其特征在于，所述方法包括：
在第一级移位寄存器单元的脉冲信号输入端输入起始脉冲信号，通过各条时钟信号线向每一级移位寄存器单元的各个时钟信号输入端施加对应的时钟信号；
其中，施加到各个移位寄存器单元的第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端的时钟信号中第一电平脉的宽度均为起始脉冲信号的宽度的1/2，且占空比均为1/2；且施加到第一时钟信号输入端和施加到第四时钟信号输入端的时钟信号同步，施加到第二时钟信号输入端和施加到第三时钟信号输入端的时钟信号同步；
所述起始脉冲信号的电平为第一电平，起始时间与施加到第二时钟信号输入端和第三时钟信号输入端中的时钟信号的一个第一电平脉冲的开始时间一致；
施加到各个移位寄存器单元的第五时钟信号输入端、第六时钟信号输入端、第七时钟信号输入端和第八时钟信号输入端的各个时钟信号中的第一电平脉冲依次首尾相接，宽度均为起始脉冲信号宽度的四分之一；施加到第五时钟信号输入端的时钟信号中第一电平脉冲的开始时间与施加到第一时钟信号输入端或者第二时钟信号输入端的时钟信号中的一个第一电平脉冲的开始时间一致。
12.一种移位寄存器单元，其特征在于，包括两个传输门模块、两个或非门模块、两个与门模块、两个电容模块和两个反相模块；
第一电容模块的第一端连接第一节点；第二电容模块的第一端连接第三节点；
第一传输门模块的第一输入端连接脉冲信号输入端，第二输入端连接第一时钟信号输入端，第三输入端连接第二时钟信号输入端，输出端连接第一节点；第二传输门模块的第一输入端连接第二节点，第二输入端连接第三时钟信号输入端，第三输入端连接第四时钟信号输入端，输出端连接第三节点；
每一个传输门模块，用于在其第二输入端输入第一电平且第三输入端为第二电平时开启，向其输出端所连接的节点写入其第一输入端输入的扫描信号；所述扫描信号的电平为第一电平，所述第二电平与所述第一电平相反；
第一或非门模块的第一输入端连接第五时钟信号输入端，第二输入端连接第二节点，输出端连接第一脉冲信号输出端；第二或非门模块的第一输入端连接第六时钟信号输入端，第二输入端连接第二节点，输出端连接第二脉冲信号输出端；
每一个或非门模块，用于在其第一输入端和第二输入端均为第二电平时通过输出端输出第一电平；所述第二电平与所述第一电平相反；
第一与门模块的第一输入端连接第七时钟信号输入端，第二输入端连接第四节点，输出端连接第三脉冲信号输出端；第二与门模块的第一输入端连接第八时钟信号输入端，第二输入端连接第四节点，输出端连接第四脉冲信号输出端；
每一个与门模块，用于在其第一输入端和第二输入端均为第一电平时通过其输出端输出第一电平；
第一反相模块的输入端连接第一节点，输出端连接第二节点；第二反相模块的输入端连接第三节点，输出端连接第四节点；
每一个反相模块，用于将其输入端输入的电平信号反相后通过其输出端输出。
13.如权利要求12所述的移位寄存器单元，其特征在于，每一个反相模块，具体用于将其输入端输入的电平信号反相且缓冲放大后通过其输出端输出。
14.如权利要求13所述的移位寄存器单元，其特征在于，每一个反相模块包括奇数个反相器电路；
当反相器电路的个数为1时，该反相器电路的输入端为该反相模块的输入端，输出端为该反相模块的输出端；
当反相器电路的个数为不为1的奇数时，各个反相器电路相互级联，第一级反相器电路的输入端为该反相模块的输入端，最后一级反相器电路的输出端为该反相模块的输出端。
15.如权利要求12所述的移位寄存器单元，其特征在于，每一个或非门模块包括一个或门电路和一个反相器电路，该或门电路的一个输入端为该或非门模块的第一输入端，另一个输入端为该或非门模块的第二输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或非门模块的输出端；
所述或门电路用于在其两个输入端中的任一个输入端输入第一电平时通过输出端输出第一电平。
16.如权利要求15所述的移位寄存器单元，其特征在于，还具有接地电压端，每一个电容模块的第二端连接所述接地电压端。
17.如权利要求12所述的移位寄存器单元，其特征在于，所述第一时钟信号输入端与所述第四时钟信号输入端为同一时钟信号输入端；所述第二时钟信号输入端与所述第三时钟信号输入端为同一时钟信号输入端。
18.如权利要求12-17任一项所述的移位寄存器单元，其特征在于，所述第一电平为高电平。
19.一种栅极驱动电路，其特征在于，包括：包括多个移位寄存器单元；各个移位寄存器单元为如权利要求12-18任一项所述的移位寄存器单元；
除最后一级的移位寄存器单元的第四节点连接下一级移位寄存器单元的脉冲信号输入端，除第一级的移位寄存器单元的每一个移位寄存器单元的脉冲信号输入端连接上一级移位寄存器单元的第四节点；每一级移位寄存器单元中，每一个时钟信号输入端连接一条时钟信号线。
20.如权利要求19所述的栅极驱动电路，其特征在于，
所述栅极驱动电路还包括第一或门单元和两个反相单元；
第一反相单元的输入端连接第一或门单元的一个输入端，输出端连接各个移位寄存器单元的第五时钟信号输入端所连接的时钟信号线；第二反相单元的输入端连接第一或门单元的另一个输入端，输出端连接各个移位寄存器单元的第六时钟信号输入端所连接的时钟信号线；第一或门单元的输出端连接各个移位寄存器单元的第一时钟信号输入端所连接的时钟信号线；
和/或，所述栅极驱动电路还包括：第二或门单元；
所述第二或门单元的一个输入端连接各个移位寄存器单元中第七时钟信号输入端所连接的时钟信号线，另一个输入端连接第八时钟信号输入端所连接的时钟信号线，输出端连接第三时钟信号输入端所连接的时钟信号线；
其中，每一个反相单元均用于将其输入端输入的信号反相后通过其输出端输出；每一个或门单元，均用于在其两个输入端中的任一输入端输入第一电平时通过输出端输出第一电平。
21.如权利要求20所述的栅极驱动电路，其特征在于，每一个或门单元包括一个或非门电路和一个反相器电路；
该或非门电路的一个输入端为该或门单元的一个输入端，另一个输入端为该或门单元的另一个输入端，输出端连接该反相器电路的输入端；该反相器电路的输出端为该或门单元的输出端。
22.一种驱动如权利要求18-21任一项所述的栅极驱动电路的方法，其特征在于，所述方法包括：
在第一级移位寄存器单元的脉冲信号输入端输入起始脉冲信号，通过各条时钟信号线向每一级移位寄存器单元的各个时钟信号输入端施加对应的时钟信号；
其中，施加到第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端的时钟信号中第一电平脉的宽度均为起始脉冲信号的宽度的1/2，且占空比均为1/2；且施加到第一时钟信号输入端和施加到第四时钟信号输入端的时钟信号同步，施加到第二时钟信号输入端和施加到第三时钟信号输入端的时钟信号；
所述起始脉冲信号的电平为第一电平，起始时间与施加到第二时钟信号输入端和第三时钟信号输入端中的时钟信号的一个第一电平脉冲的开始时间一致；
在第五时钟信号输入端施加的时钟信号中第二电平脉冲、第六时钟信号输入端施加的时钟信号中第二电平脉冲、第七时钟信号输入端施加的时钟信号中第一电平脉冲、第八时钟信号输入端施加的时钟信号中第一电平脉冲依次首尾相接，宽度均为起始脉冲信号宽度的四分之一；在第五时钟信号输入端施加的时钟信号中第二电平脉冲的开始时间与施加到第一时钟信号输入端或者第二时钟信号输入端的时钟信号中的一个第一电平脉冲的开始时间一致。
23.一种显示装置，其特征在于，包括如权利要求8-10、19-21任一项所述的栅极驱动电路。
CN201510745607.7A 2015-11-05 2015-11-05 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 Active CN105225625B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510745607.7A CN105225625B (zh) 2015-11-05 2015-11-05 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US15/507,580 US10657916B2 (en) 2015-11-05 2016-08-04 Shift register unit, gate driving circuit and driving method thereof, and display device
PCT/CN2016/093242 WO2017076084A1 (zh) 2015-11-05 2016-08-04 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US16/703,466 US11200860B2 (en) 2015-11-05 2019-12-04 Shift register unit, gate driving circuit and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510745607.7A CN105225625B (zh) 2015-11-05 2015-11-05 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN105225625A true CN105225625A (zh) 2016-01-06
CN105225625B CN105225625B (zh) 2018-01-23

Family

ID=54994548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510745607.7A Active CN105225625B (zh) 2015-11-05 2015-11-05 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (2) US10657916B2 (zh)
CN (1) CN105225625B (zh)
WO (1) WO2017076084A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106157898A (zh) * 2016-06-28 2016-11-23 厦门天马微电子有限公司 一种扫描电路、栅极驱动电路及显示装置
WO2017076084A1 (zh) * 2015-11-05 2017-05-11 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
WO2018133491A1 (en) * 2017-01-22 2018-07-26 Boe Technology Group Co., Ltd. Shift register unit, gate drive circuit and method of driving the same
CN109064991A (zh) * 2018-10-23 2018-12-21 京东方科技集团股份有限公司 栅极驱动电路及其控制方法、显示装置
CN111161690A (zh) * 2020-03-06 2020-05-15 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质
WO2021088613A1 (zh) * 2019-11-04 2021-05-14 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN107633801B (zh) * 2017-10-31 2021-04-30 武汉天马微电子有限公司 显示面板和显示装置
KR102137638B1 (ko) * 2020-01-15 2020-07-27 주식회사 사피엔반도체 디스플레이 패널의 보다 세분화된 밝기 제어가 가능한 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063079A1 (en) * 2001-10-02 2003-04-03 Shinichi Abe Flip-flop circuit, shift register and scan driving circuit for display device
US6876352B1 (en) * 1999-05-28 2005-04-05 Nec Corporation Scanning circuit
US20100272228A1 (en) * 2009-04-23 2010-10-28 Novatek Microelectronics Corp. Shift register apparatus
CN202196566U (zh) * 2011-09-21 2012-04-18 京东方科技集团股份有限公司 移位寄存器及其栅极驱动装置
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104599622A (zh) * 2015-02-13 2015-05-06 上海天马有机发光显示技术有限公司 动态逻辑电路、栅极驱动电路、显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178689A (ja) * 1983-03-30 1984-10-09 Toshiba Corp シフトレジスタ
JP3972270B2 (ja) * 1998-04-07 2007-09-05 ソニー株式会社 画素駆動回路および駆動回路一体型画素集積装置
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9257422B2 (en) * 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
CN103208251B (zh) * 2013-04-15 2015-07-29 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN105225625B (zh) * 2015-11-05 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US9559671B1 (en) * 2015-12-17 2017-01-31 Nxp Usa, Inc. Devices and methods with capacitive storage for latch redundancy

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876352B1 (en) * 1999-05-28 2005-04-05 Nec Corporation Scanning circuit
US20030063079A1 (en) * 2001-10-02 2003-04-03 Shinichi Abe Flip-flop circuit, shift register and scan driving circuit for display device
US20100272228A1 (en) * 2009-04-23 2010-10-28 Novatek Microelectronics Corp. Shift register apparatus
CN202196566U (zh) * 2011-09-21 2012-04-18 京东方科技集团股份有限公司 移位寄存器及其栅极驱动装置
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104599622A (zh) * 2015-02-13 2015-05-06 上海天马有机发光显示技术有限公司 动态逻辑电路、栅极驱动电路、显示面板及显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017076084A1 (zh) * 2015-11-05 2017-05-11 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US11200860B2 (en) 2015-11-05 2021-12-14 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit and driving method thereof
US10657916B2 (en) 2015-11-05 2020-05-19 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit and driving method thereof, and display device
CN106157898B (zh) * 2016-06-28 2019-05-03 厦门天马微电子有限公司 一种扫描电路、栅极驱动电路及显示装置
CN106157898A (zh) * 2016-06-28 2016-11-23 厦门天马微电子有限公司 一种扫描电路、栅极驱动电路及显示装置
US10943552B2 (en) 2017-01-22 2021-03-09 Boe Technology Group Co., Ltd. Shift register unit, gate drive circuit and method of driving the same
CN108346402A (zh) * 2017-01-22 2018-07-31 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
WO2018133491A1 (en) * 2017-01-22 2018-07-26 Boe Technology Group Co., Ltd. Shift register unit, gate drive circuit and method of driving the same
CN109064991A (zh) * 2018-10-23 2018-12-21 京东方科技集团股份有限公司 栅极驱动电路及其控制方法、显示装置
CN109064991B (zh) * 2018-10-23 2020-12-29 京东方科技集团股份有限公司 栅极驱动电路及其控制方法、显示装置
WO2021088613A1 (zh) * 2019-11-04 2021-05-14 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
US11393405B2 (en) 2019-11-04 2022-07-19 Hefei Boe Joint Technology Co., Ltd. Shift register unit circuit and drive method, and gate driver and display device
CN111161690A (zh) * 2020-03-06 2020-05-15 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质

Also Published As

Publication number Publication date
US10657916B2 (en) 2020-05-19
CN105225625B (zh) 2018-01-23
US11200860B2 (en) 2021-12-14
WO2017076084A1 (zh) 2017-05-11
US20200111435A1 (en) 2020-04-09
US20170287424A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN105225625A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN106601177B (zh) 移位寄存器及其驱动方法、驱动电路和显示装置
CN103151011B (zh) 一种移位寄存器单元及栅极驱动电路
CN106128403B (zh) 移位寄存器单元、栅极扫描电路
CN105788555B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN103971628B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN102903322B (zh) 移位寄存器及其驱动方法和阵列基板、显示装置
CN103258494B (zh) 一种移位寄存器、栅极驱动装置和液晶显示装置
CN102800292B (zh) 栅极驱动电路
CN104332146A (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN107068033B (zh) 移位寄存器单元、栅极驱动电路、测试方法及显示装置
CN102956213A (zh) 一种移位寄存器单元及阵列基板栅极驱动装置
CN104537977A (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN104715710A (zh) 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN105741741B (zh) 栅极驱动电路及其驱动方法、显示基板和显示装置
CN106847225A (zh) 显示装置以及栅极驱动电路和驱动单元
CN105575315A (zh) 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置
CN106652875A (zh) 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN105448267A (zh) 阵列基板上栅极驱动电路及使用所述电路的液晶显示器
CN108806571A (zh) 栅极驱动电路及其驱动方法、阵列基板及显示装置
CN114333679B (zh) Goa单元、goa电路及其驱动方法、阵列基板
CN105446544A (zh) 触控驱动单元及其驱动方法、触控驱动电路及显示装置
CN106373538B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路和阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant