CN105208763A - 线路结构及其制法 - Google Patents

线路结构及其制法 Download PDF

Info

Publication number
CN105208763A
CN105208763A CN201410315466.0A CN201410315466A CN105208763A CN 105208763 A CN105208763 A CN 105208763A CN 201410315466 A CN201410315466 A CN 201410315466A CN 105208763 A CN105208763 A CN 105208763A
Authority
CN
China
Prior art keywords
electric contact
face
contact mat
conductive pole
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410315466.0A
Other languages
English (en)
Other versions
CN105208763B (zh
Inventor
唐绍祖
蔡瀛洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105208763A publication Critical patent/CN105208763A/zh
Application granted granted Critical
Publication of CN105208763B publication Critical patent/CN105208763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Abstract

一种线路结构及其制法，该线路结构包括：导电柱、分别设于该导电柱的相对两端面的第一电性接触垫以及第二电性接触垫，且该第一电性接触垫的端面长度大于该第一电性接触垫的端面宽度，以缩减该第一电性接触垫的其中一轴向上的布设面积，因而能增加各该第一电性接触垫之间的距离，所以能增加布线空间，以提高布线密度及布线需求。

Description

线路结构及其制法
技术领域
本发明涉及一种线路结构，尤指一种能符合微小化需求的线路结构及其制法。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。而针对不同的封装结构，还发展出各种封装用的封装基板，以接置半导体晶片。其中，目前业界对于封装基板有采用引线扇入互联系统(MIS)的封装技术以制作线路结构。
图1A至图1C为利用引线扇入互联系统(MIS)的封装技术所制作的线路结构1的制法的剖视示意图。
如图1A及图1A’所示，于一承载件10的承载面10a上依序形成多条线路16,17、第一电性接触垫11及导电柱13，该第一电性接触垫11为圆形片，而该导电柱13为圆柱体，再以模压成型形成封装胶体14于该承载面10a上以包覆该第一电性接触垫11及该导电柱13，且该导电柱13外露于该封装胶体14。
如图1B及图1B’所示，于该封装胶体14上形成线路16,17与第二电性接触垫12，该第二电性接触垫12设于该导电柱13上，且该第二电性接触垫12为圆形片。
如图1C所示，移除该承载件10，使该第一电性接触垫11外露于该封装胶体14，以完成现有线路结构1，该第一与第二电性接触垫11,12分别用于结合焊锡凸块(solderbump)及焊锡球(solderball)，且该第一与第二电性接触垫11,12的直径d大于该导电柱13的直径r。
惟，现有线路结构1中，由于该第一与第二电性接触垫11,12为圆形片金属垫，所以该第一与第二电性接触垫11,12占据整体布线空间的一定面积，致使于该第一与第二电性接触垫11,12的周围进行布线时，该第一与第二电性接触垫11,12会限制该些线路16,17的走线位置，例如，该线路17与该第一电性接触垫11间需保持一定距离，因而需控制通过两第一电性接触垫11之间的线路17的数量，如图1A’所示的一条线路17，不仅影响布线的需求，且无法提升布线密度，进而无法满足细间距、多接点的需求。
此外，因该第一与第二电性接触垫11,12的直径d大于该导电柱13的直径r，致使相对于该第一与第二电性接触垫11,12的导电与导热路径体积，该导电柱13的导电与导热路径体积较小，导致该线路结构1的导电性及散热性不佳。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明的目的为提供一种线路结构及其制法，能增加各该第一电性接触垫之间的距离，所以能增加布线空间，以提高布线密度及布线需求。
本发明的线路结构，包括：导电柱，其具有相对的第一端面与第二端面；第一电性接触垫，其结合于该导电柱的第一端面，且该第一电性接触垫的端面长度大于该第一电性接触垫的端面宽度；以及第二电性接触垫，其结合于该导电柱的第二端面。
本发明还提供一种线路结构的制法，包括：形成第一电性接触垫于一承载件上，且该第一电性接触垫的端面长度大于该第一电性接触垫的端面宽度；形成导电柱于该第一电性接触垫上，该导电柱具有相对的第一端面与第二端面，且该第一电性接触垫结合于该导电柱的第一端面；以及形成第二电性接触垫于该导电柱的第二端面上。
前述的制法中，还包括于形成该第二电性接触垫之后，移除该承载件。
前述的线路结构及其制法中，该第一电性接触垫的端面为多边形或不对称几何图形。例如，该第一电性接触垫的端面为四边形或具圆角的长条形。
前述的线路结构及其制法中，该第一电性接触垫的端面面积小于该导电柱的第一端面的面积。
前述的线路结构及其制法中，该第二电性接触垫的端面长度大于该第二电性接触垫的端面宽度。例如，该第二电性接触垫的端面为多边形或不对称几何图形。例如，该第二电性接触垫的端面为四边形或具圆角的长条形。
前述的线路结构及其制法中，该第二电性接触垫的端面面积小于该导电柱的第二端面的面积。
另外，前述的线路结构及其制法中，还包括于形成该导电柱之后，形成绝缘层于该承载件上，使该绝缘层包覆该导电柱。例如，该绝缘层为封装胶体，且该绝缘层还包覆该第一电性接触垫。也可，先形成该第二电性接触垫，再形成该绝缘层，使该绝缘层还包覆该第二电性接触垫；或者，先形成该绝缘层，再形成该第二电性接触垫。
由上可知，本发明的线路结构及其制法，藉由该第一电性接触垫的端面长度大于该第一电性接触垫的端面宽度，以缩减该第一电性接触垫的其中一轴向上的布设面积，因而能增加各该第一电性接触垫之间的距离，所以相较于现有技术，本发明能增加布线空间，例如，可增加通过两第一电性接触垫之间的线路的数量，以提高布线密度及布线需求，进而满足细间距、多接点的需求。
此外，藉由该第一电性接触垫的端面面积小于该导电柱的第一端面的面积，所以相较于现有技术，相对于该第一与第二电性接触垫的导电与导热路径，本发明的导电柱的导电与导热路径体积较大，使该线路结构的导电性及散热性较佳。
附图说明
图1A至图1C为现有线路结构的制法的剖视示意图；其中，图1A’为图1A的局部上视图，图1B’为现有线路结构(省略封装胶体)的立体示意图；
图2A至图2F为本发明的线路结构的制法的剖视示意图；其中，图2A’为图2A的上视图，图2D’为图2D的另一实施例，图2F’及图2F”为图2F的其它不同实施例；
图3A至图3C为本发明的线路结构的立体示意图；以及
图4及图4’为本发明的线路结构的制法的另一实施例的剖视示意图。
符号说明
1,2,2’,2”,3,3’,3”,4,4’线路结构
10,20承载件
10a承载面
11,21,31,31’,31”,41第一电性接触垫
12,22,22’,22”,32,32’,32”第二电性接触垫
13,23,33导电柱
14封装胶体
16,17,26,27线路
23a,33a第一端面
23b第二端面
24绝缘层
24a第一侧
24b第二侧
28a第一光阻层
28b第二光阻层
280开口区
29支撑件
A,B,B’,C,C’面积
d,r直径
X端面宽度
Y端面长度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的线路结构2的制法的剖视示意图。
如图2A及图2A’所示，于一承载件20上形成图案化的第一金属层，该第一金属层包含多条线路26,27与连接该线路26的多个第一电性接触垫21。
于本实施例中，该第一电性接触垫21的端面长度Y大于该第一电性接触垫21的端面宽度X，使该第一电性接触垫21的端面成为如椭圆形的具圆角的长条形。因此，利用缩减该第一电性接触垫21的其中一轴向(即端面宽度X的方向)上的布设面积，能增加各该第一电性接触垫21之间的距离，以增加布线空间，例如，现有两电性接触垫之间仅能通过一条线路，本发明的两第一电性接触垫21之间能通过多条(如三条)线路27。
此外，于其它实施例中，该第一电性接触垫31,31’,31”的端面形状为多边形(如四边形或具圆角的长条形)或如叶状、曲线形等的不对称几何图形，如图3A至图3C所示。
又，图3C所示的第一电性接触垫31”为散热垫与电源垫整合为一体，所以晶片(图略)仅需以其单一电极垫电性连接该第一电性接触垫31”。
如图2B所示，形成第一光阻层28a于该承载件20上并围绕该第一电性接触垫21，再形成一具有多个开口区280的第二光阻层28b于该第一光阻层28a上，且各该第一电性接触垫21对应外露于各该开口区280。
如图2C所示，形成多个导电柱23于该开口区280中的第一电性接触垫21上，该导电柱23具有相对的第一端面23a与第二端面23b，且该第一电性接触垫21结合于该导电柱23的第一端面23a。
于本实施例中，该导电柱23为铜圆柱体，且该第一电性接触垫21的端面面积A(即其接触该第一端面23a的面积)小于该导电柱23的第一端面23a的面积B，藉以使该导电柱23的导电与导热路径(单位面积内的电量或热量)大于该第一电性接触垫21的导电与导热路径，而增加该导电柱23的导电与散热效果。
此外，不论该第一电性接触垫31,31’,31”的形状，如图3A至图3C所示，该第一电性接触垫31,31’,31”的端面面积小于该导电柱33的第一端面33a的面积。
如图2D及图3A所示，于该导电柱23的第二端面23b上形成图案化的第二金属层，该第二金属层包含多条线路26,27与连接该线路26的多个第二电性接触垫22,32。
于本实施例中，该第二电性接触垫22,32,32’,32”的设计可仿照现有圆形垫、或仿照该第一电性接触垫21,31,31’,31”，例如，其形状为多边形(如四边形或具圆角的长条形)或不对称几何图形。
此外，该第二电性接触垫22的端面面积C小于该导电柱23的第二端面23b的面积B；或者，于另一实施例中，如图2D’所示，该第二电性接触垫22’的端面面积C’也可大于该导电柱23的第二端面23b的面积B，以增加该导电柱23的导电与散热效果。
如图2E所示，接续图2D的制程，移除该第一光阻层28a与第二光阻层28b后，再进行模封制程，以形成如封装胶体的绝缘层24于该承载件20上，且该绝缘层24包覆该第一电性接触垫21、导电柱23及第二电性接触垫22。
于本实施例中，该绝缘层24具有相对的第一侧24a与第二侧24b，且该第一电性接触垫21设于该绝缘层24的第一侧24a，该导电柱23设于该绝缘层24中，该第二电性接触垫22设于该绝缘层24的第二侧24b。
此外，该第一电性接触垫21嵌埋于该绝缘层24的第一侧24a，且该第二电性接触垫22嵌埋于该绝缘层24的第二侧24b。
如图2F所示，移除该承载件20，以令该第一电性接触垫21外露于该绝缘层24的第一侧24a。
此外，若依图2D’的制程，将形成如图2F’所示的线路结构2’。
又，如图2F”所示，也可先移除该第一与第二光阻层28a,28b而进行模封制程，再形成多个第二电性接触垫22”于该导电柱23的第二端面23b上，使该第二电性接触垫22”设于该绝缘层24的第二侧24b上方。
本发明的制法藉由该第一电性接触垫21的端面长度Y大于该第一电性接触垫21的端面宽度X，以缩减该第一电性接触垫21的其中一轴向上的布设面积，因而能增加各该第一电性接触垫21之间的距离，所以该线路结构2能增加布线空间，以提高布线密度及布线需求。
同理，缩减该第二电性接触垫22的其中一轴向上的布设面积，以能达到同样效果，例如，图2F的两第二电性接触垫22之间能通过多条(如二条)线路27，图2F’的两第二电性接触垫22’之间仅能通过一条线路27。
此外，该第一电性接触垫21的端面面积A或该第二电性接触垫22的端面面积C小于该导电柱23的第一端面23a的面积B或第二端面23b的面积B，所以相较于现有技术，相对于该第一与第二电性接触垫21,22的导电与导热路径，本发明的导电柱23的导电与导热路径体积较大，使该线路结构2的导电性及散热性较佳。
又，如图4所示，也可先移除第二光阻层28b后，于形成该绝缘层24及第二电性接触垫22’之后，再移除该第一光阻层28a与该承载件20，以令该第一电性接触垫41设于该绝缘层24的第一侧24a上方。
另外，如图4’所示，也可形成支撑件29于该绝缘层24的第一侧24a上，例如，移除该承载件20后架设硬质件、或将该承载件20直接制作成该支撑件29。
本发明还提供一种线路结构2,2’,2”,3,3’,3”,4,4’，包括：一导电柱23、一第一电性接触垫21以及一第二电性接触垫22。
所述的导电柱23,33具有相对的第一端面23a与第二端面23b。
所述的第一电性接触垫21,31,31’,31”结合于该导电柱23,33的第一端面23a，且该第一电性接触垫21,31,31’,31”的端面长度Y大于该第一电性接触垫21,31,31’,31”的端面宽度X，例如，该第一电性接触垫21,31,31’,31”的端面为四边形、具圆角的长条形(如椭圆形)、或不对称几何图形(如T字型)。
所述的第二电性接触垫22,22’,22”,32,32’,32”结合于该导电柱23,33的第二端面23b，且该第二电性接触垫22,22’,22”,32,32’,32”的端面长度Y’大于该第二电性接触垫22,22’,22”,32,32’,32”的端面宽度X’，例如，该第二电性接触垫22,22’,22”,32,32’,32”的端面为多边形或不对称几何图形(如T字型)。
于一实施例中，该第一电性接触垫21,31,31’,31”的端面面积A小于该导电柱23的第一端面23a的面积B。
于一实施例中，该第二电性接触垫22的端面面积C小于该导电柱23的第二端面23b的面积B。
于一实施例中，该线路结构2,2’,2”,4,4’还包括一绝缘层24，其为封装胶体，其具有相对的第一侧24a与第二侧24b，且该第一电性接触垫21嵌埋于该绝缘层24的第一侧24a，该导电柱23设于该绝缘层24中。另外，该第二电性接触垫22”设于该绝缘层24的第二侧24b上方；或者，该第二电性接触垫22,22’嵌埋于该绝缘层24的第二侧24b。
综上所述，本发明的线路结构及其制法，主要藉由该电性接触垫的端面长度大于该电性接触垫的端面宽度，以缩减该电性接触垫的其中一轴向上的布设面积，因而能增加各该电性接触垫之间的距离，所以能增加布线空间，以提高布线密度及布线需求，进而满足细间距、多接点的需求。
此外，藉由该电性接触垫的端面面积小于该导电柱的端面的面积，以增加该导电柱的导电与导热路径体积，所以能提升本发明的线路结构的导电性及散热性。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种线路结构，包括：
导电柱，其具有相对的第一端面与第二端面；
第一电性接触垫，其结合于该导电柱的第一端面，且该第一电性接触垫的端面长度大于该第一电性接触垫的端面宽度；以及
第二电性接触垫，其结合于该导电柱的第二端面。
2.如权利要求1所述的线路结构，其特征为，该第一电性接触垫的端面为多边形或不对称几何图形。
3.如权利要求2所述的线路结构，其特征为，该第一电性接触垫的端面为四边形或具圆角的长条形。
4.如权利要求1所述的线路结构，其特征为，该第一电性接触垫的端面面积小于该导电柱的第一端面的面积。
5.如权利要求1所述的线路结构，其特征为，该第二电性接触垫的端面长度大于该第二电性接触垫的端面宽度。
6.如权利要求1所述的线路结构，其特征为，该第二电性接触垫的端面为多边形或不对称几何图形。
7.如权利要求6所述的线路结构，其特征为，该第二电性接触垫的端面为四边形或具圆角的长条形。
8.如权利要求1所述的线路结构，其特征为，该第二电性接触垫的端面面积小于该导电柱的第二端面的面积。
9.如权利要求1所述的线路结构，其特征为，该线路结构还包括包覆该导电柱的绝缘层，其具有相对的第一侧与第二侧，以供该第一电性接触垫设于该第一侧，而该第二电性接触垫设于该第二侧。
10.一种线路结构的制法，包括：
形成第一电性接触垫于承载件上，且该第一电性接触垫的端面长度大于该第一电性接触垫的端面宽度；
形成导电柱于该第一电性接触垫上，该导电柱具有相对的第一端面与第二端面，且该第一电性接触垫结合于该导电柱的第一端面；以及
形成第二电性接触垫于该导电柱的第二端面上。
11.如权利要求10所述的线路结构的制法，其特征为，该第一电性接触垫的端面为多边形或不对称几何图形。
12.如权利要求11所述的线路结构的制法，其特征为，该第一电性接触垫的端面为四边形或具圆角的长条形。
13.如权利要求10所述的线路结构的制法，其特征为，该第一电性接触垫的端面面积小于该导电柱的第一端面的面积。
14.如权利要求10所述的线路结构的制法，其特征为，该第二电性接触垫的端面长度大于该第二电性接触垫的端面宽度。
15.如权利要求10所述的线路结构的制法，其特征为，该第二电性接触垫的端面为多边形或不对称几何图形。
16.如权利要求15所述的线路结构的制法，其特征为，该第二电性接触垫的端面为四边形或具圆角的长条形。
17.如权利要求10所述的线路结构的制法，其特征为，该第二电性接触垫的端面面积小于该导电柱的第二端面的面积。
18.如权利要求10所述的线路结构的制法，其特征为，该制法还包括于形成该导电柱之后，形成绝缘层于该承载件上，使该绝缘层包覆该导电柱。
19.如权利要求10所述的线路结构的制法，其特征为，该制法还包括于形成该第二电性接触垫之后，移除该承载件。
CN201410315466.0A 2014-06-17 2014-07-03 线路结构及其制法 Active CN105208763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103120816 2014-06-17
TW103120816A TWI504320B (zh) 2014-06-17 2014-06-17 線路結構及其製法

Publications (2)

Publication Number Publication Date
CN105208763A true CN105208763A (zh) 2015-12-30
CN105208763B CN105208763B (zh) 2017-12-08

Family

ID=54837369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410315466.0A Active CN105208763B (zh) 2014-06-17 2014-07-03 线路结构及其制法

Country Status (3)

Country Link
US (2) US9699910B2 (zh)
CN (1) CN105208763B (zh)
TW (1) TWI504320B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807321A (zh) * 2017-04-26 2018-11-13 力成科技股份有限公司 封装结构及其制作方法
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155347A1 (en) * 2003-02-07 2004-08-12 Kwun-Yao Ho Vertical routing structure
US20110204515A1 (en) * 2010-02-22 2011-08-25 Texas Instruments Incorporated Ic die including rdl capture pads with notch having bonding connectors or its ubm pad over the notch
US20120049345A1 (en) * 2010-08-27 2012-03-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5471090A (en) * 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
US5571973A (en) * 1994-06-06 1996-11-05 Taylot; Geoffrey L. Multi-directional piezoresistive shear and normal force sensors for hospital mattresses and seat cushions
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US6015751A (en) * 1998-04-06 2000-01-18 Taiwan Semiconductor Manufacturing Company Self-aligned connection to underlayer metal lines through unlanded via holes
JP3121311B2 (ja) * 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US6303400B1 (en) * 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
US6536265B1 (en) * 1999-12-02 2003-03-25 Seagate Technology Llc Micro-textured glide sliders for super-smooth media
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
US20030104687A1 (en) * 2001-12-04 2003-06-05 International Business Machines Corporation Temporary chip attach structure with thin films
US7220287B1 (en) * 2003-09-03 2007-05-22 Nortel Networks Limited Method for tuning an embedded capacitor in a multilayer circuit board
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
US7087513B2 (en) * 2004-10-26 2006-08-08 International Business Machines Corporation Method to produce low strength temporary solder joints
US7504998B2 (en) * 2004-12-08 2009-03-17 Electronics And Telecommunications Research Institute PIFA and RFID tag using the same
JP2006210851A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 回路基板
JP2006238014A (ja) * 2005-02-24 2006-09-07 Kyocera Corp 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7492146B2 (en) * 2005-05-16 2009-02-17 Teradyne, Inc. Impedance controlled via structure
EP1843391A4 (en) * 2005-10-26 2009-12-30 Murata Manufacturing Co STACKED ELECTRONIC COMPONENT, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING STACKED ELECTRONIC COMPONENT
JP2008192878A (ja) * 2007-02-06 2008-08-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US8227295B2 (en) * 2008-10-16 2012-07-24 Texas Instruments Incorporated IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
JP5547615B2 (ja) * 2010-11-15 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US9368437B2 (en) * 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
US9064757B2 (en) * 2012-02-29 2015-06-23 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
TW201347124A (zh) * 2012-05-07 2013-11-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
US9466578B2 (en) * 2013-12-20 2016-10-11 Qualcomm Incorporated Substrate comprising improved via pad placement in bump area

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155347A1 (en) * 2003-02-07 2004-08-12 Kwun-Yao Ho Vertical routing structure
US20110204515A1 (en) * 2010-02-22 2011-08-25 Texas Instruments Incorporated Ic die including rdl capture pads with notch having bonding connectors or its ubm pad over the notch
US20120049345A1 (en) * 2010-08-27 2012-03-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807321A (zh) * 2017-04-26 2018-11-13 力成科技股份有限公司 封装结构及其制作方法
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Also Published As

Publication number Publication date
US20150366060A1 (en) 2015-12-17
CN105208763B (zh) 2017-12-08
TWI504320B (zh) 2015-10-11
US10201090B2 (en) 2019-02-05
US9699910B2 (en) 2017-07-04
TW201601604A (zh) 2016-01-01
US20170273185A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP2013544445A5 (zh)
JP2003007977A5 (zh)
CN204243028U (zh) 电子系统
JP2012060115A5 (zh)
CN104867909A (zh) 用于有源装置的嵌入式管芯再分布层
CN104733413A (zh) 一种mosfet封装结构
CN105826366B (zh) 半导体器件
CN105208763A (zh) 线路结构及其制法
US9913405B2 (en) Glass interposer with embedded thermoelectric devices
JP6621714B2 (ja) 半導体装置
CN105428330A (zh) 一种半导体器件及其制造方法
US10833014B2 (en) Electrical interconnection comprising a topological insulator material
CN107564884B (zh) 集成磁芯电感的转接板及其制造方法
US20190131437A1 (en) Integrated circuit die having back-end-of-line transistors
TWI376988B (en) Circuit board and fabrication method thereof
JP5124329B2 (ja) 半導体装置
CN107078106A (zh) 散热结构
CN204466036U (zh) 一种铝基线路板
CN210778564U (zh) 一种功率半导体
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
CN109671685B (zh) 散热集成的电路芯片的制作方法
CN105590917A (zh) 封装基板、封装结构及其制法
JP2017157713A (ja) 半導体装置
CN106158782A (zh) 电子封装件及其制法
US20140170848A1 (en) Method of Forming Substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant