CN109671685B - 散热集成的电路芯片的制作方法 - Google Patents
散热集成的电路芯片的制作方法 Download PDFInfo
- Publication number
- CN109671685B CN109671685B CN201910079338.3A CN201910079338A CN109671685B CN 109671685 B CN109671685 B CN 109671685B CN 201910079338 A CN201910079338 A CN 201910079338A CN 109671685 B CN109671685 B CN 109671685B
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- silicon
- manufacturing
- heat
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 31
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 239000002082 metal nanoparticle Substances 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005485 electric heating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供散热集成的电路芯片的制作方法，包括SOI片，SOI片自上而下包括顶层硅、绝缘层及底层硅，SOI片纵向设置多个垂直通孔，垂直通孔贯穿绝缘层及底层硅，各垂直通孔内均设置导电导热柱，导电导热柱底端裸露于底层硅下表面，垂直通孔内侧壁设置电学隔离层，至少部分数量的导电导热柱端部抵于顶层硅底部，电路芯片还包括制成于顶层硅的集成电路，至少部分导电导热柱端部与集成电路电学连接。本发明具有优异的散热性能，可与各种集成电路整合。
Description
技术领域
本发明属于封装技术领域，具体涉及一种散热集成的电路芯片及其制作方法及基于该散热集成的电路芯片的封装结构。
背景技术
随着集成电路芯片内集成的晶体管数量越来越多，芯片的功耗越来越大，产生大量的热量，如果不能及时传递到外界，将会使内部芯片工作在较高温度下，易使芯片的可靠性下降，甚至失效。集成电路芯片的硅衬底导热系数为150W/m.K，散热功能相对金属导体较弱。为了进一步提升集成电路芯片的散热性能，传统的方法是在集成电路芯片的背面连接金属热沉，如导热系数为380W/m.K的铜热沉，形成低热阻的散热通道。然而，这种传统的散热结构不仅使得集成电路芯片的尺寸增大并难以进一步缩小，还增加了制造成本，与集成电路芯片的发展趋势相悖。
目前，集成电路芯片的散热装置均为片外式结构，尺寸较大，难以满足集成电路芯片的发展需求。因而，亟需开发设计具有高散热性能、可集成化的散热结构以及高可靠、低成本的制备工艺，以弥补传统散热装置的不足，促进集成电路产业的发展。
发明内容
本发明的目的是解决上述技术问题的一个或者多个，本发明提供散热集成的电路芯片及其制作方法。
一方面，本发明提供散热集成的电路芯片，包括SOI片，SOI片自上而下包括顶层硅、绝缘层及底层硅，SOI片纵向设置多个垂直通孔，垂直通孔贯穿绝缘层及底层硅，各垂直通孔内均设置导电导热柱，导电导热柱底端裸露于底层硅下表面，垂直通孔内侧壁设置电学隔离层，至少部分数量的导电导热柱端部抵于顶层硅底部，电路芯片还包括制成于顶层硅的集成电路，至少部分导电导热柱端部与集成电路电学连接。
本发明提供的散热集成的电路芯片，包括集成电路以及SOI片，SOI片集成有导电导电柱，部分导电导热柱作为装置的集成散热结构，部分导电导热柱作为集成电路的电学连接部件。本发明具有优异的散热性能，可与各种集成电路整合。
在一些实施方式中，集成电路配置有电学焊盘，至少部分导电导热柱端部电学连接电学焊盘实现与集成电路的电学连接。
本发明的集成电路采用金丝线连接电学焊盘与部分导电导热柱。
在一些实施方式中，在本发明提供散热集成的电路芯片的集成电路配置有电学焊盘的各种实施例中，电学焊盘位于集成电路表面，散热集成的电路芯片还包括电连接导电导热柱与电学焊盘的金丝线。
在一些实施方式中，在本发明提供散热集成的电路芯片的各种实施例中，与集成电路具备电学连接的导电导热柱位于集成电路在底层硅的投影区域的之外。
这样，集成电路在底层硅的投影区域内的导电导热柱用于导出集成电路工作时散发的热能。
在一些实施方式中，垂直通孔的直径范围采用50-200μm。提高散热集成度。
另一方面，本发明提供散热集成的电路芯片的制作方法，包括
制作集成电路的步骤，SOI片的顶层硅表面制作集成电路，并于集成电路表面制作电学焊盘，及如下步骤：
步骤1、刻蚀SOI片的底层硅至绝缘层形成多个垂直通孔；
步骤2、于各垂直通孔的内侧壁制作电学隔离层；
步骤3、刻蚀垂直通孔底部的绝缘层；
步骤4、于各垂直通孔内制作导电导热柱；
步骤5、刻蚀至少部分导电导热柱端部的顶层硅，以露出导电导热柱端部，
步骤6、制作金丝线以电学连接集成电路的电学焊盘与步骤5中露出端部的导电导热柱。
本发明提供的散热集成的电路芯片的制作方法，采用预设的SOI片，于SOI片的顶层硅表面制作集成电路，底层硅与绝缘层内部通过步骤1～6制作形成导电导热柱，实现片上集成式散热结构，具有结构简单、电热学性能优异以及易于集成化等特点。
本发明提供的制作方法，步骤3刻蚀垂直通孔底部的绝缘层，最大限度地接近集成电路；保证导电导热柱与顶层硅直接接触，提升散热性能。
在一些实施方式中，集成电路表面制作电学焊盘的步骤利用溅射工艺。
在一些实施方式中，步骤1中刻蚀底层硅采用深硅刻蚀工艺，绝缘层用于实现深硅刻蚀工艺的自停止效应，垂直通孔的直径范围为50-200μm
在一些实施方式中，步骤2中制作电学隔离层方法为采用热氧化工艺于垂直通孔的内侧壁制作热氧层。
在一些实施方式中，步骤3中刻蚀为采用干法/湿法蚀刻工艺刻蚀垂直通孔底部的绝缘层。
在一些实施方式中，步骤4、于垂直通孔内制作导电导热柱以熔融金属或者金属纳米颗粒填充方法，实现垂直通孔内的金属化，形成导电导热柱。
在一些实施方式中，步骤5、刻蚀至少部分导电导热柱端部的顶层硅采用反应离子刻蚀工艺。
刻蚀至少部分导电导热柱端部的顶层硅以露出导电导热柱端部，作为这部分导电导热柱与集成电路电学连接。
在一些实施方式中，通过自停止硅刻蚀、热氧层淀积、干法/湿法蚀刻、金属淀积以及化学机械抛光等常规微纳工艺，在硅衬底内部制作形成导电导热柱，具有工艺简单、成熟、成本低等特点，可用于各种集成电路芯片。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明提供的一种散热集成的电路芯片的一种实施方式的结构示意图；
图2为本发明提供的制作方法的一种实施方式的步骤1示意图；
图3为本发明提供的制作方法的一种实施方式的步骤2示意图；
图4为本发明提供的制作方法的一种实施方式的步骤3示意图；
图5为本发明提供的制作方法的一种实施方式的步骤4示意图；
图6为本发明提供的制作方法的一种实施方式的步骤5示意图；
图7为本发明提供的制作方法的一种实施方式的步骤6示意图；
图8为传统集成电路芯片的热仿真结果图；
图9为本发明提供的一种散热集成的电路芯片的热仿真结果图。
其中，图中对应的附图标记为：1-集成电路，2-导电导热柱，3-电学隔离层，4-顶层硅，5-绝缘层，6-底层硅，7-电学焊盘，8-金丝线，9-垂直通孔。
具体实施方式
下面将结合本发明实施例中的附图，对发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
一方面，本发明提供散热集成的电路芯片，包括SOI片，SOI片自上而下包括顶层硅4、绝缘层5及底层硅6，SOI片纵向设置多个垂直通孔9，垂直通孔9贯穿绝缘层5及底层硅6，各垂直通孔9内均设置导电导热柱2，导电导热柱2底端裸露于底层硅6下表面，垂直通孔9内侧壁设置电学隔离层3，至少部分数量的导电导热柱2端部抵于顶层硅4底部，电路芯片还包括制成于顶层硅4的集成电路1，至少部分导电导热柱2端部与集成电路1电学连接。
本发明提供的散热集成的电路芯片，包括集成电路以及SOI片，SOI片集成有导电导电柱2，部分导电导热柱2作为装置的集成散热结构，部分导电导热柱2作为集成电路的电学连接部件。本发明具有优异的散热性能，可与各种集成电路整合。
作为对上述实施例的改进，在本发明提供散热集成的电路芯片的各种实施例中，集成电路1宜配置有电学焊盘7，至少部分导电导热柱2端部电学连接电学焊盘7实现与集成电路1的电学连接。
本发明的集成电路1宜采用金丝线8连接电学焊盘7与部分导电导热柱2。
更优选的，在本发明提供散热集成的电路芯片的集成电路1配置有电学焊盘7的各种实施例中，电学焊盘7宜位于集成电路1表面，散热集成的电路芯片还包括电连接导电导热柱2与电学焊盘7的金丝线8。
作为对上述实施例的改进，在本发明提供散热集成的电路芯片的各种实施例中，与集成电路1具备电学连接的导电导热柱2宜位于集成电路1在底层硅6的投影区域的之外。
这样，集成电路1在底层硅6的投影区域内的导电导热柱2用于导出集成电路1工作时散发的热能。
在本发明提供散热集成的电路芯片的各种实施例中，垂直通孔9的直径范围宜采用50-200μm。提高散热集成度。
另一方面，如图2～7所示，本发明提供散热集成的电路芯片的制作方法，包括
制作集成电路的步骤，SOI片的顶层硅4表面制作集成电路1，并于集成电路1表面制作电学焊盘7，及如下步骤：
如图2所示，步骤1、刻蚀SOI片的底层硅6至绝缘层5形成多个垂直通孔9；
如图3所示，步骤2、于各垂直通孔9的内侧壁制作电学隔离层3；
如图4所示，步骤3、刻蚀垂直通孔9底部的绝缘层5；
如图5所示，步骤4、于各垂直通孔9内制作导电导热柱2；
如图6所示，步骤5、刻蚀至少部分导电导热柱2端部的顶层硅4，以露出导电导热柱2端部，
如图7所示，步骤6、制作金丝线8以电学连接集成电路1的电学焊盘7与步骤5中露出端部的导电导热柱2。
本发明提供的散热集成的电路芯片的制作方法，宜采用预设的SOI片，于SOI片的顶层硅表面制作集成电路1，底层硅6与绝缘层5内部通过步骤1～6制作形成导电导热柱2，实现片上集成式散热结构，具有结构简单、电热学性能优异以及易于集成化等特点。
本发明提供的制作方法，步骤3刻蚀垂直通孔9底部的绝缘层5，最大限度地接近集成电路1；保证导电导热柱2与顶层硅4直接接触，提升散热性能；在本发明提供的散热集成的电路芯片的制作方法的各种实施例中，集成电路1表面制作电学焊盘7的步骤宜利用溅射工艺。
在本发明提供的散热集成的电路芯片的制作方法的各种实施例中，步骤1中刻蚀底层硅1采用深硅刻蚀工艺，绝缘层5用于实现深硅刻蚀工艺的自停止效应，垂直通孔9的直径范围为50-200μm
在本发明提供的散热集成的电路芯片的制作方法的各种实施例中，步骤2中制作电学隔离层3方法为采用热氧化工艺于垂直通孔9的内侧壁制作热氧层。
在本发明提供的散热集成的电路芯片的制作方法的各种实施例中，步骤3中刻蚀为采用干法/湿法蚀刻工艺刻蚀垂直通孔9底部的绝缘层5。
在本发明提供的散热集成的电路芯片的制作方法的各种实施例中，步骤4、于垂直通孔9内制作导电导热柱2宜以熔融金属或者金属纳米颗粒填充方法，实现垂直通孔9内的金属化，形成导电导热柱2。
在本发明提供的散热集成的电路芯片的制作方法的各种实施例中，步骤5、刻蚀至少部分导电导热柱2端部的顶层硅4宜采用反应离子刻蚀工艺。
刻蚀至少部分导电导热柱2端部的顶层硅4以露出导电导热柱2端部，宜作为这部分导电导热柱2与集成电路1电学连接。
本发明提供的散热集成的电路芯片的制作方法，通过自停止硅刻蚀、热氧层淀积、干法/湿法蚀刻、金属淀积以及化学机械抛光等常规微纳工艺，在硅衬底内部制作形成导电导热柱2，具有工艺简单、成熟、成本低等特点，可用于各种集成电路芯片。
为了验证本发明提供的散热集成的电路芯片的热学性能，本申请利用Ansys软件对传统集成电路芯片和本发明提供的一种散热集成的电路芯片进行建模仿真。
在仿真实验中，传统集成电路芯片与本发明提供的散热集成的电路芯片的芯片尺寸大小均为1.55×1.55×0.5mm，集成电路尺寸大小为1.1×1.1×0.01mm，集成电路位于芯片上表面正中间，功耗为1W。
对于本发明提供的一种散热集成的电路芯片，导电导热柱2材质均为铜，直径为0.1mm，相邻导电导热柱2的间距为0.05mm，导电导热柱2的数量为100个，按10×10阵列排布。硅和铜的热传导率分别为148W/m.K、387.6W/m·K。设定模型的上、前、后、左和右5个表面设置为绝热属性，环境温度为0℃，以验证本发明提供的上述实施例的单向向下散热特性。
如图8所示，对于传统的集成电路芯片，仿真结果显示其表面最高温度为2.251℃。
相比之下，如图9所示，本发明提供的一种散热集成的电路芯片的表面最高减小至1.521℃，相比传统的集成电路芯片，散热性能提升32.43％。
上述仿真结果证实本发明提供的一种散热集成的电路芯片具有优异的散热性能。
本发明提供一种散热性能良好、集成电路芯片电学信号能够低损耗传输、芯片能够长期稳定地工作，并且结构简单、成本低的散热集成的电路芯片及其制作工艺方法。
至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本申请有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式。
还需要说明的是，本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本申请的保护范围。此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (8)
1.散热集成的电路芯片的制作方法，其特征在于，所述散热集成的电路芯片包括，SOI片，所述SOI片自上而下包括顶层硅(4)、绝缘层(5)及底层硅(6)，所述SOI片纵向设置多个垂直通孔(9)，所述垂直通孔(9)贯穿所述绝缘层(5)及底层硅(6)，各所述垂直通孔(9)内均设置导电导热柱(2)，所述导电导热柱(2)底端裸露于所述底层硅(6)下表面，所述垂直通孔(9)内侧壁设置电学隔离层(3)，至少部分数量的所述导电导热柱(2)端部抵于所述顶层硅(4)底部，所述电路芯片还包括制成于所述顶层硅(4)的集成电路(1)，至少部分所述导电导热柱(2)端部与所述集成电路(1)电学连接；
所述集成电路(1)配置有电学焊盘(7)，至少部分所述导电导热柱(2)端部电学连接所述电学焊盘(7)实现与所述集成电路(1)的电学连接，
所述制作方法包括，制作集成电路的步骤，SOI片的顶层硅(4)表面制作集成电路(1)，并于所述集成电路(1)表面制作电学焊盘(7)，及如下步骤：
步骤1、刻蚀预设参数的SOI片的底层硅(6)至绝缘层(5)形成多个垂直通孔(9)；
步骤2、于各所述垂直通孔(9)的内侧壁制作电学隔离层(3)；
步骤3、刻蚀垂直通孔(9)底部的绝缘层(5)；
步骤4、于各所述垂直通孔(9)内制作导电导热柱(2)；
步骤5、刻蚀至少部分导电导热柱(2)端部的顶层硅(4)，以露出导电导热柱(2)端部；
步骤6、制作金丝线(8)以电学连接集成电路(1)的电学焊盘(7)与步骤5中露出端部的导电导热柱(2)。
2.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，与所述集成电路(1)具备电学连接的导电导热柱(2)位于所述集成电路(1)在所述底层硅(6)的投影区域的之外。
3.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，于所述集成电路(1)表面制作电学焊盘(7)的步骤为利用溅射工艺。
4.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，步骤1中刻蚀底层硅(6)采用深硅刻蚀工艺，绝缘层(5)用于实现所述深硅刻蚀工艺的自停止效应，所述垂直通孔(9)的直径范围为50-200μm。
5.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，步骤2中所述制作电学隔离层(3)方法为采用热氧化工艺于垂直通孔(9)的内侧壁制作热氧层。
6.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，步骤3中所述刻蚀为采用干法/湿法蚀刻工艺刻蚀垂直通孔(9)底部的绝缘层(5)。
7.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，所述步骤4、于所述垂直通孔(9)内制作导电导热柱(2)以熔融金属或者金属纳米颗粒填充方法，实现垂直通孔(9)内的金属化，形成导电导热柱(2)。
8.根据权利要求1所述的散热集成的电路芯片的制作方法，其特征在于，步骤5、刻蚀至少部分导电导热柱(2)端部的顶层硅(4)采用反应离子刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910079338.3A CN109671685B (zh) | 2019-01-28 | 2019-01-28 | 散热集成的电路芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910079338.3A CN109671685B (zh) | 2019-01-28 | 2019-01-28 | 散热集成的电路芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109671685A CN109671685A (zh) | 2019-04-23 |
| CN109671685B true CN109671685B (zh) | 2024-03-19 |
Family
ID=66150886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910079338.3A Active CN109671685B (zh) | 2019-01-28 | 2019-01-28 | 散热集成的电路芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671685B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041656A (ja) * | 1996-07-23 | 1998-02-13 | Sony Corp | 配線基板装置 |
| CN102769092A (zh) * | 2012-07-16 | 2012-11-07 | 桂林电子科技大学 | 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法 |
| CN209232770U (zh) * | 2019-01-28 | 2019-08-09 | 南通大学 | 散热集成的电路芯片 |
-
2019
- 2019-01-28 CN CN201910079338.3A patent/CN109671685B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041656A (ja) * | 1996-07-23 | 1998-02-13 | Sony Corp | 配線基板装置 |
| CN102769092A (zh) * | 2012-07-16 | 2012-11-07 | 桂林电子科技大学 | 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法 |
| CN209232770U (zh) * | 2019-01-28 | 2019-08-09 | 南通大学 | 散热集成的电路芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109671685A (zh) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098637B (zh) | 具有伪管芯的扇出堆叠系统级封装(sip)及其制造方法 | |
| CN102956584B (zh) | 半导体装置 | |
| US9082633B2 (en) | Multi-die integrated circuit structure with heat sink | |
| KR102195406B1 (ko) | 핀펫과 로컬 인터커넥트 층을 포함하는 반도체 장치 및 그 제조 방법 | |
| US7772692B2 (en) | Semiconductor device with cooling member | |
| CN111584448B (zh) | 一种芯片埋入式微流道模组封装结构及制作方法 | |
| CN104716109A (zh) | 具有降低热串扰的热管理部件的封装件及其形成方法 | |
| KR20100075363A (ko) | 냉각 메커니즘을 포함하는 본딩된 반도체 기판 | |
| JP2015211221A (ja) | シリコンを使用するチップレベル熱放散 | |
| JP6618549B2 (ja) | 半導体装置 | |
| TW201306194A (zh) | 晶圓級封裝結構及其製作方法 | |
| US9780015B2 (en) | Integrated circuit chip assembled on an interposer | |
| CN109686707B (zh) | 高散热硅基封装基板的制作方法及高散热封装结构 | |
| JP5808345B2 (ja) | 熱管理のための微細加工されたピラーフィン | |
| KR20230021717A (ko) | 반도체 장치 및 반도체 장치를 포함하는 전자 디바이스 | |
| CN108155155A (zh) | 半导体结构及其形成方法 | |
| JP2014170793A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| CN103199086B (zh) | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 | |
| CN109671685B (zh) | 散热集成的电路芯片的制作方法 | |
| JP2023521209A (ja) | 半導体装置及びその製造方法、３次元集積回路 | |
| CN107195622A (zh) | 半导体装置 | |
| CN105938821A (zh) | 热增强的散热器 | |
| CN209232770U (zh) | 散热集成的电路芯片 | |
| US20220165644A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| CN209199919U (zh) | 高散热硅基封装基板及高散热封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221202 Address after: No. 1707, Floor 17, Building 2, No. 530, Middle Section of Tianfu Avenue, Chengdu Hi tech Zone, China (Sichuan) Pilot Free Trade Zone, Chengdu 610041, Sichuan Applicant after: CHENGDU XINRUI TECHNOLOGY CO.,LTD. Address before: 226019 Jiangsu Province, Nantong City Chongchuan District sik Road No. 9 Applicant before: NANTONG University Applicant before: CHENGDU XINRUI TECHNOLOGY CO.,LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |