JPH1041656A - 配線基板装置 - Google Patents

配線基板装置

Info

Publication number
JPH1041656A
JPH1041656A JP19333496A JP19333496A JPH1041656A JP H1041656 A JPH1041656 A JP H1041656A JP 19333496 A JP19333496 A JP 19333496A JP 19333496 A JP19333496 A JP 19333496A JP H1041656 A JPH1041656 A JP H1041656A
Authority
JP
Japan
Prior art keywords
wiring board
heat
chip
heat radiation
board device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19333496A
Other languages
English (en)
Inventor
Toshimitsu Yamaya
敏光 山家
Mutsusada Itou
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19333496A priority Critical patent/JPH1041656A/ja
Publication of JPH1041656A publication Critical patent/JPH1041656A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 大きな実装スペースを不要として部品の高密
度化、配線基板の小型化を図るとともに製造工程を合理
化する。 【解決手段】 回路パターン７やランド部８が印刷形成
された配線基板２には、発熱部品５を含む電子部品４や
チップ素子部品３等が実装されるとともに少なくとも発
熱部品５に対応して回路パターン７等と電気的に絶縁さ
れた放熱パターン９が印刷形成される。また、配線基板
２には、熱伝導率が大きな金属片１３によって形成され
放熱パターン９に接続された複数個のチップ型放熱片６
が実装される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板上に電子
部品や半導体素子等を実装してなる半導体製品等の配線
基板装置に関し、さらに詳しくは実装された発熱部品か
ら発生する熱を効率的に放熱するようにした配線基板装
置に関する。
【０００２】
【従来の技術】配線基板に電子部品や半導体素子等を実
装してなる半導体製品等の配線基板装置には、スイッチ
ング回路素子やパワートランジスタ、インダクター等の
ように熱発生の大きな部品が実装される。また、配線基
板装置は、半導体素子の高速化、高集積化或いは配線の
短縮に伴う高密度実装に伴って、実装部品から多量の熱
が発生する。したがって、配線基板装置は、安定動作の
ために上述した熱の放熱処理が極めて重要となってい
る。
【０００３】従来の配線基板装置１００は、図６及び図
７に示すように、図示しない所定の回路パターンやラン
ド部等が印刷形成された配線基板１０１上に多数個の標
準チップ部品１０２や比較的大型の集積回路素子１０３
等が実装されて構成されている。また、配線基板１０１
には、例えばスイッチング回路素子等の発熱素子部品１
０４が回路パターンに接続されるとともに封装樹脂１０
５によって封装されて実装されている。
【０００４】配線基板装置１００には、一般に発熱素子
部品１０４やその他の実装部品１０３等から発生する熱
を放熱して配線基板１０１や本体装置の温度上昇を防止
する放熱構造が備えられている。この放熱構造は、配線
基板１０１に形成された放熱パターン１０６と、配線基
板１０１に実装されたヒートシンク（放熱板）１０７と
によって構成されている。放熱パターン１０６は、例え
ば発熱素子部品１０４の実装領域に対応して配線基板１
０１の実装面１０１ａに形成されるとともに、内壁に導
電処理が施されたスルーホールを介してこの配線基板１
０１の裏面１０１ｂに亘って形成されている。
【０００５】ヒートシンク１０７は、熱伝導率が大きな
銅等の金属材料によって形成され、多数個のフィンが一
体に形成されてなる。ヒートシンク１０７は、放熱パタ
ーン１０６に半田やシリコンゴム等によって接続されて
配線基板１０１の裏面１０１ｂに実装される。ヒートシ
ンク１０７は、配線基板装置１００が本体装置のフレー
ム等に組み付けられる際に、その一部がこの本体装置の
フレームと接合され或いは放熱ファンやヒートパイプ等
の放熱装置に臨ませられる。
【０００６】したがって、配線基板装置１００は、発熱
素子部品１０４やその他の実装部品１０３等から発生す
る熱が放熱パターン１０６を介してヒートシンク１０７
へと伝達されるとともに、このヒートシンク１０７から
効率的に放熱される。配線基板装置１００は、これによ
って本体装置の内部の温度上昇を防止して安定した動作
が行われるようにする。
【０００７】上述した従来の配線基板装置１００は、図
８に示すように、標準チップ部品１０２を実装するＣＯ
Ｂ（チップ・オン・ボード）工程Ｓ１０と、比較的大型
の実装部品１０３、１０４を実装する実装工程Ｓ１１
と、自動半田工程Ｓ１２と、ヒートシンク１０７を実装
するヒートシンク実装工程Ｓ１３等の各工程を経て製造
される。配線基板１０１には、上述したように所定の回
路パターンやランド部が印刷形成されるとともに、放熱
パターン１０６が印刷形成されている。
【０００８】製造工程に供給された配線基板１０１に
は、標準チップ部品１０２の実装領域に対応して、実装
面１０１ａに予め半田ペーストや導電性接着剤等がスク
リーン印刷法等によって塗布される。ＣＯＢ工程Ｓ１０
は、配線基板１０１に対して標準チップ部品１０２を周
知の自動マウンティング装置等によって所定の位置に載
置する工程である。標準チップ部品１０２は、塗布され
た半田ペースト等によって配線基板１０１の所定の位置
にそれぞれ半固定状態で載置される。
【０００９】次の実装工程Ｓ１１は、その形状や端子数
等の条件によって自動マウンティング装置による自動実
装ができない比較的大型の集積回路素子１０３や発熱素
子部品１０４を、例えば手作業によって配線基板１０１
に実装する工程である。これら集積回路素子１０３や発
熱素子部品１０４は、例えば半田ペースト等によって配
線基板１０１の所定の位置にそれぞれ半固定状態で載置
され或いはその端子がスルーホールに差し込まれて搭載
される。さらに、発熱素子部品１０４は、例えばエポキ
シ樹脂等の封装樹脂１０５によって封装されることによ
り外部との絶縁及び機械的保護が図られる。
【００１０】配線基板１０１は、上述した各工程を経て
標準チップ部品１０２や集積回路素子１０３、発熱素子
部品１０４が搭載された後、自動半田槽へと供給されて
自動半田工程Ｓ１２が施される。自動半田工程Ｓ１２で
は、標準チップ部品１０２や集積回路素子１０３、発熱
素子部品１０４を回路パターンやランド部と半田付けす
ることにより、これらを電気的に接続しかつ機械的に保
持して配線基板１０１の実装面１０１ａに実装する。
【００１１】配線基板１０１には、次のヒートシンク実
装工程Ｓ１３においてその裏面１０１ｂにヒートシンク
１０７が手作業によって実装される。配線基板１０１に
は、上述した各工程を経て反転された状態で放熱パター
ン１０６にヒートシンク１０７があてがわれ、例えば半
田やシリコンゴムによって接続することによってこのヒ
ートシンク１０７を実装する。
【００１２】
【発明が解決しようとする課題】上述した従来の配線基
板装置１００においては、ヒートシンク１０７を実装す
るために配線基板１０１上に大きなスペースを必要と
し、高密度実装型の配線基板装置に適用することができ
なかった。また、配線基板装置１００は、実装したヒー
トシンク１０７によって高さスベースも必要とすること
から、これを組み込んだ本体装置を大型化させてしまう
といった問題点があった。
【００１３】さらに、従来のヒートシンク１０７は、５
Ｗ用、１０Ｗ用と仕様範囲が大きいために、例えば７Ｗ
仕様の配線基板装置１００であっても１０Ｗ用を使用し
なければならず、配線基板１０１の実装効率を悪くさせ
ていた。したがって、配線基板装置１００は、コストア
ップとなるとともに本体装置を一層大型化させるといっ
た問題点があった。
【００１４】また、従来の配線基板装置１００は、ヒー
トシンク１０７を最終のヒートシンク実装工程Ｓ１３に
おいて作業性の悪い手作業によって配線基板１０１に実
装することから製造コストもアップして、上述した部材
コストのアップとによって全体のコストが高くなるとい
った問題点もあった。
【００１５】したがって、本発明は、大きな実装スペー
スを不要として部品の高密度化、配線基板の小型化を図
るとともに製造工程の合理化を図って大幅なコストダウ
ンを達成する配線基板装置を提供することを目的に提案
されたものである。
【００１６】
【課題を解決するための手段】この目的を達成した本発
明に係る配線基板装置は、回路パターンやランド部が印
刷形成された配線基板に、発熱部品を含む電子部品や回
路素子等を実装してなり、少なくとも実装される発熱部
品に対応して回路パターン等と電気的に絶縁された放熱
パターンを印刷形成してなる配線基板と、熱伝導率が大
きな金属片によって形成され放熱パターンに接続されて
配線基板に実装される複数個のチップ型放熱片とを備え
て構成される。
【００１７】以上のように構成された本発明に係る配線
基板装置によれば、標準チップ型として構成される放熱
片が他の標準チップ部品と同一工程によって大きなスペ
ースを占有することなく配線基板上に効率的に実装され
ることから、部材費の削減とともに製造工程の合理化が
図られる。また、配線基板装置は、配線基板に発熱部品
を含む実装部品が高密度に実装されて構成された場合で
あっても、大型の配線基板を用いることなく各実装部品
から発生する熱がチップ型放熱片を介して効率的に放熱
される。
【００１８】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照して詳細に説明する。本発明の実
施の形態として図１及び図２に示した配線基板装置１
は、一対の配線基板２Ａ、２Ｂを接合してなる多層配線
基板２と、この多層配線基板２上に実装された多数個の
標準チップ部品３、集積回路素子４及びスイッチング素
子等の発熱素子部品５と、チップ型放熱片６等によって
構成される。勿論、多層配線基板２については、上述し
た従来の配線基板１０１と同様に単層の配線基板によっ
て構成されたものであってもよい。
【００１９】多層配線基板２には、詳細を後述する工程
によって、第１の配線基板２Ａの主面２ａと第２の配線
基板２Ｂの主面２ｂとに上述した各実装部品２乃至６が
それぞれ実装される。これら第１の配線基板２Ａと第２
の配線基板２Ｂには、それぞれの主面２ａ、２ｂ及び裏
面とに詳細を省略するが適宜の回路パターン７或いはラ
ンド部８が印刷形成されている。
【００２０】多層配線基板２には、後述する放熱構造を
構成する放熱パターン９と放熱用スルーホール１０とが
形成されている。また、多層配線基板２には、第１の配
線基板２Ａと第２の配線基板２Ｂの所定の回路パターン
７或いはランド部８とをそれぞれ電気的に接続するため
に、内周壁に導電処理が施された多数個の図示しない接
続用スルーホールが形成されている。
【００２１】放熱パターン９は、例えば第１の配線基板
２Ａの、第２の配線基板２Ｂとの接合面２ｃに、少なく
ともその一端部が多層配線基板２の側端部に延長するよ
うにして印刷形成されている。放熱パターン９は、回路
パターン７やランド部８と電気的に絶縁されるととも
に、配線基板装置１が本体装置に組み付けられる際に、
この本体装置のフレームと電気的に接合され或いは放熱
ファンやヒートパイプ等の放熱装置に臨ませられる。勿
論、配線基板装置１は、後述する多数個のチップ型放熱
片６によって多層配線基板２に生じる熱を効率的に放熱
することから、上述した放熱パターン９を放熱装置に臨
ませる構成が必須とされない。
【００２２】放熱用スルーホール１０は、内周壁に形成
された導電層１０ａを介して、多層配線基板２の内層に
形成された放熱パターン９と電気的に接続される。ま
た、放熱用スルーホール１０は、その第１の配線基板２
Ａと第２の配線基板２Ｂの主面２ａ、２ｂの開口縁に、
導電層１０ａと連続して環状の導電層１０ｂが形成され
てなる。これら放熱用スルーホール１０には、詳細を後
述するが導電層１０ｂを介してチップ型放熱片６がそれ
ぞれ接続される。なお、接続用スルーホールについて
も、基本的な構成を放熱用スルーホール１０とほぼ同様
としている。
【００２３】標準チップ部品３は、外形寸法が３．２ｍ
ｍ×１．６ｍｍとされた積層コンデンサや抵抗等の周知
の標準ＣＲチップ部品であり、後述するキャリアテープ
１５に装填されて自動マウンティング装置によって配線
基板２にそれぞれ自動化されて実装される。また、集積
回路素子４は、仕様によってそれぞれ外形寸法を異にし
ており、後述するように標準チップ部品３と別工程の手
作業等によって多層配線基板２にそれぞれ実装される。
【００２４】発熱素子部品５も、標準チップ部品３の仕
様寸法と異にする外形寸法を有することから、集積回路
素子４と同一工程の手作業等によって多層配線基板２に
それぞれ実装される。詳細には、発熱素子部品５は、図
１に示すようにその底面が第１の配線基板２Ａの主面２
ａに形成された放熱用スルーホール１０の環状導電層１
０ｂと接触するようにしてこの第１の配線基板２Ａに実
装される。
【００２５】なお、この発熱素子部品５が直接接触され
る放熱用スルーホール１０は、積層配線基板２の機械的
な強度が保持される範囲において、図１に示すように他
の放熱用スルーホール１０よりもその内径が大径に形成
されている。勿論、放熱用スルーホール１０は、同一形
状で構成してもよい。
【００２６】発熱素子部品５は、その端子と第１の配線
基板２Ａに形成したランド部８に対してリードワイヤ１
１によって電気的に接続されるとともに、例えばエポキ
シ樹脂等の封装樹脂１２によって全体が封装される。発
熱素子部品５は、この封装樹脂１２により、外部との絶
縁及び機械的な保護が図られる。
【００２７】配線基板装置１には、発熱素子部品５やそ
の他の実装部品３、４等から発生する熱を効率的に放熱
して装置自体及び組み込まれる本体装置の温度の上昇を
防止する放熱構造が備えられている。この放熱構造は、
上述した多層配線基板２に形成された放熱パターン９及
び放熱用スルーホール１０と、複数個のチップ型放熱片
６とによって構成されている。
【００２８】チップ型放熱片６は、図３に示すように、
熱伝導率が大きな銅片等の金属片１３を芯材として外周
部に半田メッキ層１４が形成されてなる。チップ型放熱
片６は、その全体の外形寸法がチップ部品３の基準仕様
である３．２ｍｍ×１．６ｍｍとされるとともに厚み寸
法が１．５ｍｍとされている。また、チップ型放熱片６
には、外周部に厚み寸法が約１０μｍとされた半田メッ
キ層１４が形成されている。
【００２９】チップ型放熱片６は、上述した構成によっ
て、芯材の金属片１３による充分な放熱作用を奏すると
ともに、外周部の半田メッキ層１４による半田付け性が
付与される。チップ型放熱片６は、１個当たり約１Ｗの
放熱作用を奏し、多層配線基板２に実装された発熱素子
部品５或いは標準チップ部品３、集積回路部品４から発
生する熱を放熱（吸収）する。
【００３０】なお、これらチップ型放熱片６は、吸収し
た熱を、外周面から放熱するとともに、本体装置のフレ
ームと電気的に接合され或いは放熱ファンやヒートパイ
プ等の放熱装置に臨ませられた放熱パターン９を介して
放熱される。したがって、配線基板装置１は、温度上昇
が抑制されることによって実装した各部品２乃至５の安
定した動作が行われるとともに、本体装置の温度上昇を
抑制する。
【００３１】チップ型放熱片６は、標準チップ部品３と
同様にキャリアテープ１５に装填されて自動マウント装
置を介して多層配線基板２に供給されてその主面２ａ、
２ｂに自動化されてそれぞれ実装される。キャリアテー
プ１５は、例えば可撓性を有するとともに隔壁１６ａに
よって区割りされた多数個のセル１７が一体に形成され
たキャリアテープ基体１６と、各セル１７を閉塞するよ
うにしてキャリアテープ基体１６に接合されたカバーテ
ープ１８とからなる。
【００３２】キャリアテープ１５には、図４に示すよう
に、各セル１７にそれぞれチップ型放熱片６が１個ずつ
装填されており、例えば自動マウンティング装置の供給
リールに装着される。キャリアテープ１５は、後述する
ＣＯＢ工程Ｓ１において、自動マウンティング装置の供
給リールから多層配線基板２へと繰り出されると、キャ
リアテープ基体１６からカバーテープ１８が剥離されて
各セル１７に装填したチップ型放熱片６をこの多層配線
基板２の所定位置に実装する。
【００３３】上述した配線基板装置１は、図５に示すよ
うに、標準チップ部品３とチップ型放熱片６とを多層配
線基板２に実装するＣＯＢ工程Ｓ１と、集積回路素子４
及び発熱素子部品５とを実装する実装工程Ｓ２と、自動
半田工程Ｓ３との各工程を経て製造される。多層配線基
板２には、各主面２ａ、２ｂの所定のランド部８や各ス
ルーホール１０の環状導電層１０ｂに、スクリーン印刷
法等によって予め半田ペーストや導電性接着剤等が塗布
されており、製造工程へと供給される。
【００３４】ＣＯＢ工程Ｓ１は、標準チップ部品３とチ
ップ型放熱片６とを自動マウンティング装置によって多
層配線基板２の所定位置に載置する工程である。標準チ
ップ部品３及びチップ型放熱片６は、自動マウンティン
グ装置から繰り出されるキャリアテープ１５から多層配
線基板２の所定位置にそれぞれ供給されて、塗布された
半田ペースト等によって半固定状態で載置される。な
お、チップ型放熱片６は、それぞれ放熱用スルーホール
１０の環状導電層１０ｂ上に半固定状態で載置される。
【００３５】実装工程Ｓ２は、その形状や端子数等の条
件によって自動マウンティング装置による供給ができな
い比較的大型の集積回路素子４及び発熱素子部品５と
を、例えば手作業によって多層配線基板２の所定位置に
載置する工程である。集積回路素子４は、半田ペースト
等が塗布された多層配線基板２の所定位置にそれぞれ半
固定状態で載置され或いはその端子がランド部８に設け
た接続用スルーホールに差し込まれて搭載される。
【００３６】同様に、発熱素子部品５も、塗布された半
田ペースト等により多層配線基板２に半固定状態で載置
される。この場合、発熱素子部品５は、その底面が放熱
用スルーホール１０の環状導電層１０ｂと電気的に接続
される。発熱素子部品５は、その端子部と所定のランド
部８とがリードワイヤ１１によって接続されるとともに
例えばエポキシ樹脂等の封装樹脂１２によって封装され
る。
【００３７】多層配線基板２は、上述したＣＯＢ工程Ｓ
１と実装工程Ｓ２とを経て、標準チップ部品３、集積回
路素子４、発熱素子部品５或いはチップ型放熱片６が主
面２ａ、２ｂの所定位置に塗布された半田ペースト等に
よりそれぞれ半固定状態で載置された後、自動半田槽へ
と供給されて自動半田工程Ｓ３が施される。自動半田工
程Ｓ３では、これら標準チップ部品３、集積回路素子
４、発熱素子部品５或いはチップ型放熱片６をランド部
８やスルーホール１０の環状導電層１０ｂに半田付けす
ることにより、電気的に接続しかつ機械的に保持して実
装し、配線基板装置１を製造する。なお、チップ型放熱
片６は、上述したように外周部に半田メッキ層１４が形
成されていることから、多層配線基板２に良好な状態で
半田付けされる。
【００３８】配線基板装置１においては、上述したよう
に放熱構造を構成する多数個のチップ型放熱片６が、自
動マウンティング装置によって標準チップ部品３と同一
工程によって多層配線基板２に実装されることから、面
倒な手作業による実装工程が合理化されて製造工程の削
減が図られて製造コストの削減が達成される。
【００３９】以上のように構成された配線基板装置１に
よれば、多層配線基板２に実装された多数個のチップ型
放熱片６によって発熱素子部品５等から発生した熱の放
出が効率的に行われる。配線基板装置１は、実装したチ
ップ型放熱片６が、それぞれが標準チップ部品３とほぼ
同一仕様の小型であることから、これらを多層配線基板
２に大きなスペースを必要とせずに空きスペース等を利
用して形成した放熱パターン９を介して適宜の位置に実
装することができる。
【００４０】また、配線基板装置１は、多層配線基板２
上に多数個のチップ型放熱片６を実装するが、上述した
ように自動マウンティング装置を利用してこれらを自動
実装することができることから、製造時間が長くなるこ
とは無く、面倒な手作業の削減による工程の合理化によ
って全体の時間短縮が図られる。さらに、配線基板装置
１は、チップ型放熱片６の１個当たりの放熱量が約１Ｗ
とされることから、発生する熱量に応じて実装するチッ
プ型放熱片６の個数が効率的に選択される。
【００４１】なお、上述した配線基板装置１において
は、放熱パターン９が多層配線基板２を構成する第１の
配線基板２Ａと第２の配線基板２Ｂとの接合面２ｃに形
成したことから、放熱用スルーホール１０を形成すると
ともにその環状導電層１０ｂに各チップ型放熱片６が電
気的に接続されて実装されている。例えば、単層の配線
基板を備える配線基板装置においては、各チップ型放熱
片６が配線基板に印刷形成した放熱パターンに直付けさ
れて実装される。
【００４２】
【発明の効果】以上詳細に説明したように、本発明に係
る配線基板装置によれば、配線基板に回路パターン等と
電気的に絶縁されて印刷形成した放熱パターンに複数個
の標準チップ型として構成される放熱片を接続して放熱
構造を構成したことから、大型のヒートシンクを不要と
して実装部品から発生する熱量に応じてこれを効率的に
放熱する。したがって、配線基板装置は、大型の配線基
板を不要としかつ高密度実装化が図られ、また放熱片が
大きな高さ寸法を要しないことから本体装置の小型化を
達成する。また、配線基板装置は、面倒な手作業による
ヒートシンクの実装工程を不要としかつチップ型放熱片
を配線基板上に自動マウティング装置を利用して自動実
装することが可能とされることから製造工程の合理化が
図られ、材料費と製造コストの削減による大幅なコスト
ダウンを達成する。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す多層配線基板を
有する配線基板装置の要部縦断面図である
【図２】同配線基板装置の平面図である。
【図３】同配線基板装置に備えられて放熱構造を構成す
るチップ型放熱片の水平断面図である。
【図４】同チップ型放熱片を装填したキャリアテーフ゜
の要部縦断面図である。
【図５】同配線基板装置の製造工程説明図である。
【図６】従来の配線基板装置の平面図である。
【図７】同配線基板装置の縦断面図である。
【図８】同配線基板装置の製造工程説明図である。
【符号の説明】
１ 配線基板装置、２多層配線基板（配線基板）、３
標準チップ部品、４集積回路素子（電子部品）、５ 発
熱素子部品（発熱部品）、６ チップ型放熱片、７ 回
路パターン、８ ランド部、９ 放熱パターン、１０
放熱用スルーホール、１３ 銅片（金属片）、１４ 半
田メッキ層、１５ キャリアテープ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 回路パターンやランド部が印刷形成され
    た配線基板に、発熱部品を含む電子部品や回路素子等を
    実装してなる配線基板装置において、 少なくとも実装する上記発熱部品に対応して、上記回路
    パターン等と電気的に絶縁された放熱パターンを印刷形
    成してなる配線基板と、 熱伝導率が大きな金属片によって形成され上記放熱パタ
    ーンに接続されて上記配線基板に実装される複数個のチ
    ップ型放熱片とを備え、 これらチップ型放熱片は、上記発熱部品から発生する熱
    を吸収して放熱することを特徴とする配線基板装置。
  2. 【請求項２】 上記チップ型放熱片は、熱伝導率が大き
    な金属片を芯材とするとともに少なくとも実装面に半田
    メッキ等が施されることによって半田付け性が付与され
    て構成されたことを特徴とする請求項１に記載の配線基
    板装置。
  3. 【請求項３】 上記チップ型放熱片は、キャリアテープ
    にそれぞれ装填されることによって上記配線基板の所定
    位置に連続して供給されることを特徴とする請求項１に
    記載の配線基板装置。
  4. 【請求項４】 上記配線基板には、部品実装面及びこの
    部品実装面と相対する他方主面に放熱パターンがそれぞ
    れ形成されるとともに、これら放熱パターンが導電処理
    を施された放熱用スルーホールを介して電気的に接続さ
    れて構成され、 この配線基板には、その両主面に上記チップ型放熱片が
    実装されることを特徴とする請求項１に記載の配線基板
    装置。
  5. 【請求項５】 上記発熱部品は、上記配線基板の主面に
    形成された上記放熱用スルーホールの導電層と接続され
    て実装されることを特徴とする請求項４に記載の配線基
    板装置。
JP19333496A 1996-07-23 1996-07-23 配線基板装置 Withdrawn JPH1041656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19333496A JPH1041656A (ja) 1996-07-23 1996-07-23 配線基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19333496A JPH1041656A (ja) 1996-07-23 1996-07-23 配線基板装置

Publications (1)

Publication Number Publication Date
JPH1041656A true JPH1041656A (ja) 1998-02-13

Family

ID=16306172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19333496A Withdrawn JPH1041656A (ja) 1996-07-23 1996-07-23 配線基板装置

Country Status (1)

Country Link
JP (1) JPH1041656A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708050B1 (ko) * 2002-02-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2009117489A (ja) * 2007-11-02 2009-05-28 Sharp Corp 半導体素子パッケージ及び実装基板
CN109287060A (zh) * 2017-07-20 2019-01-29 雅达电子国际有限公司 用于电子器件的冷却组件
CN109671685A (zh) * 2019-01-28 2019-04-23 南通大学 散热集成的电路芯片及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708050B1 (ko) * 2002-02-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2009117489A (ja) * 2007-11-02 2009-05-28 Sharp Corp 半導体素子パッケージ及び実装基板
CN109287060A (zh) * 2017-07-20 2019-01-29 雅达电子国际有限公司 用于电子器件的冷却组件
CN109287060B (zh) * 2017-07-20 2023-04-07 雅达电子国际有限公司 用于电子器件的冷却组件
CN109671685A (zh) * 2019-01-28 2019-04-23 南通大学 散热集成的电路芯片及其制作方法
CN109671685B (zh) * 2019-01-28 2024-03-19 成都芯锐科技有限公司 散热集成的电路芯片的制作方法

Similar Documents

Publication Publication Date Title
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
KR100208053B1 (ko) 집적회로장치
JP3804861B2 (ja) 電気装置および配線基板
US6930885B2 (en) Densely packed electronic assemblage with heat removing element
JP2000331835A (ja) 積層電子部品及び回路モジュール
US6770967B2 (en) Remote thermal vias for densely packed electrical assemblage
JPH0779053A (ja) 電気装置
JP6338895B2 (ja) 電気又は電子装置
JP2003115681A (ja) 電子部品の実装構造
JP5456843B2 (ja) 電源装置
JPH1041656A (ja) 配線基板装置
US20040117982A1 (en) Method of removing heat from an electronic assemblage
JPH05259669A (ja) 印刷配線基板の放熱構造
JPH09199823A (ja) チップオンボードプリント配線板
JP2001168476A (ja) 回路基板上での放熱構造
JP6633151B2 (ja) 回路モジュール
JP2007035843A (ja) 電子回路装置
GB2345576A (en) Heat-sink of ICs and method of mounting to PCBs
JPS61156754A (ja) 高熱伝導性金属ベ−スプリント基板
JPS6239032A (ja) 電子素子用チツプキヤリア
JP2809316B2 (ja) 電子部品搭載用基板
JP2002094196A (ja) プリント配線板の電子部品放熱構造
JPH07273462A (ja) 電子部品搭載用基板
KR20230130414A (ko) Mid와 mdm을 적용한 열전도 패드가 구비된 전자기기 및 그 제조방법
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007