CN107195622A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107195622A
CN107195622A CN201610808379.8A CN201610808379A CN107195622A CN 107195622 A CN107195622 A CN 107195622A CN 201610808379 A CN201610808379 A CN 201610808379A CN 107195622 A CN107195622 A CN 107195622A
Authority
CN
China
Prior art keywords
mentioned
metal parts
semiconductor chip
conductive layer
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610808379.8A
Other languages
English (en)
Inventor
早濑茂昭
松山宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107195622A publication Critical patent/CN107195622A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Abstract

根据一个实施方式，半导体装置具有基板、第1导电层、第2导电层、第1半导体芯片、第2半导体芯片、第1金属部件、第2金属部件、以及金属板。第1半导体芯片以及第2半导体芯片设置在第1导电层上。第1金属部件经由第1连接部设置在第1半导体芯片上。第2金属部件经由第2连接部设置在第2半导体芯片上。金属板具有经由第3连接部设置在第1金属部件上的部分、以及经由第4连接部设置在第2金属部件上的部分。金属板与第1金属部件、第2金属部件、以及第2导电层连接。

Description

半导体装置
关联申请的引用
本申请以2016年3月15日在先申请的日本专利申请2016－051682号的权利的利益为基础，并且主张其利益，在此通过引用包含其全部的内容。
技术领域
这里说明的实施方式总体来说涉及半导体装置。
背景技术
存在具备多个二极管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等的半导体芯片的半导体装置。对于这样的半导体装置，期望可靠性较高。
发明内容
实施方式提供一种能够提高可靠性的半导体装置。
根据一个实施方式，半导体装置具有基板、第1导电层、第2导电层、第1半导体芯片、第2半导体芯片、第1金属部件、第2金属部件、以及金属板。
上述第1导电层设置在上述基板上。
上述第2导电层在上述基板上与上述第1导电层分离地设置。
上述第1半导体芯片设置在上述第1导电层上。上述第1半导体芯片具有第1电极以及第2电极。上述第1电极连接于上述第1导电层。
上述第2半导体芯片在上述第1导电层上与上述第1半导体芯片分离地设置。上述第2半导体芯片具有第3电极以及第4电极。上述第3电极连接于上述第1导电层。
上述第1金属部件经由第1连接部设置在上述第1半导体芯片上。
上述第1金属部件与上述第2电极连接。
上述第2金属部件经由第2连接部设置在上述第2半导体芯片上。
上述第2金属部件与上述第4电极连接。
上述金属板具有经由第3连接部设置在上述第1金属部件上的部分、以及经由第4连接部设置在上述第2金属部件上的部分。上述金属板与上述第1金属部件、上述第2金属部件、以及上述第2导电层连接。
根据上述构成的半导体装置，能够提供一种可提高可靠性的半导体装置。
附图说明
图1是表示第1实施方式的半导体装置的立体图。
图2是表示第1实施方式的半导体装置的立体图。
图3是表示第1实施方式的半导体装置的立体图。
图4是表示第1实施方式的半导体装置的一部分的剖面图。
图5是表示第1实施方式的半导体装置所具有的金属部件30的立体图。
图6是表示第1实施方式的半导体装置所具有的金属部件30以及金属板40的一部分的侧视图。
图7是表示第1实施方式的变形例的半导体装置所具有的金属部件30以及金属板40的一部分的剖面图。
图8是表示第2实施方式的半导体装置的立体图。
图9是表示第2实施方式的半导体装置所具有的金属部件30以及金属板40的一部分的侧视图。
具体实施方式
以下，一边参照附图一边说明本发明的各实施方式的一个例子。
此外，附图用于示意或者概略地表示，各部分的厚度与宽度的关系、部分之间的大小的比例等并非限定为与现实相同。另外，即使在表示相同的部分的情况下，有时也通过附图将相互的尺寸、比例表示为不同。
另外，在本申请说明书与各图中，对与已说明过的要素相同的要素赋予相同的附图标记，并适当地省略详细的说明。
在各实施方式的说明中，使用XYZ正交坐标系。将与基板2的上表面S1垂直的方向设为Z方向(第1方向)，将与Z方向垂直、并且相互正交的两个方向设为X方向以及Y方向。
使用图1～图4，对第1实施方式的半导体装置的一个例子进行说明。
图1～图3是表示第1实施方式的半导体装置100的立体图。
此外，在图2以及图3中，省略了密封部5、栅极端子G、以及布线的一部分。
另外，在图3中，将金属板40、发射极端子E、以及集电极端子C与其他的构成要素分离地图示。
图4是表示第1实施方式的半导体装置100的一部分的剖面图。
更具体而言，图4示出了通过第1导电层11～第3导电层13、半导体芯片21、22以及金属部件30的X－Z剖面的构造的一部分。
如图1～图4所示，半导体装置100具有基板1、基板2、密封部5、第1导电层11、第2导电层12、第3导电层13、第4导电层14、半导体芯片21、半导体芯片22、金属部件30、金属板40、连接部51～59、集电极端子C、发射极端子E、以及栅极端子G。
半导体芯片21例如是IGBT。
半导体芯片22例如是FRD(Fast Recovery Diode，快速恢复二极管)。
如图1所示，密封部5设置在第1基板1上，将设置在第1基板1上的其他构成要素密封。发射极端子E的一部分、集电极端子C的一部分、以及栅极端子G的一部分设置在密封部5上，并向外部露出。在各自的端子的前端形成孔，并构成为能够与外部的电路连接。
如图2以及图3所示，在密封部5的内侧、并且是基板1上，相互分离地设有多个基板2。
如图4所示，在基板2的下表面S2设有第4导电层14。第4导电层14利用连接部51与基板1的上表面连接，从而使基板2固定在基板1上。
另外，在基板2的上表面S1(第1面)，相互分离地设有第1导电层11、第2导电层12、以及多个第3导电层13。
如图2所示，第1导电层11与集电极端子C连接。第2导电层12与发射极端子E连接。第3导电层13经由未图示的布线以及印刷电路基板而与栅极端子G连接。
此外，第1导电层11～第3导电层13的配置、形状等能够根据各自的端子的配置、形状、后述的半导体芯片21以及22的数量、配置等而适当地变更。
在第1导电层11上设有多个半导体芯片21以及多个半导体芯片22。
如图4所示，半导体芯片21经由连接部52设置在第1导电层11上。
半导体芯片21具有半导体层21S、集电极电极21C、发射极电极21E、以及栅电极21G。
集电极电极21C利用连接部52与第1导电层11连接。在半导体层21S形成有使半导体芯片21作为IGBT发挥功能所需的构造。
栅电极21G利用接合线与第3导电层13连接。
半导体芯片22经由连接部54设置在第1导电层11上。
半导体芯片22具有半导体层22S、阴极电极22C以及阳极电极22A。
阴极电极22C利用连接部54与第1导电层11连接。
在半导体层22S形成有使半导体芯片22作为二极管发挥功能所需的构造。
在发射极电极21E上，经由连接部53(第1连接部)设有金属部件30A。在阳极电极22A上，经由连接部55(第2连接部)设有金属部件30B。之后，在说明与金属部件30A以及30B共同的性质的情况下，将它们一并称作“金属部件30”。
金属板40的一部分设置在多个金属部件30上，其他的一部分经由连接部58设置在第2导电层12上。即，发射极电极21E经由金属部件30A以及金属板40与第2导电层12连接，阳极电极22A经由金属部件30B以及金属板40与第2导电层12连接。
图5是表示第1实施方式的半导体装置100所具有的金属部件30的立体图。
图6是表示第1实施方式的半导体装置100所具有的金属部件30以及金属板40的一部分的侧视图。
此外，图5(a)以及图6(a)表示金属部件30A，图5(b)以及图6(b)表示金属部件30B。
如图5以及图6所示，金属部件30具有底部31、主体部32、以及突部33。
底部31位于金属部件30的下方。在X－Y面上，底部31的面积比主体部32的面积以及突部33的面积大。在将金属部件30设置在各电极上的情况下，底部31与各电极通过连接部53或者54而连接。
主体部32设置在底部31上。
突部33设置在主体部32上，并位于金属部件30的上方。突部33的宽度(X方向以及Y方向上的尺寸)比主体部32的宽度小。
金属部件30A在Z方向上的长度L1比金属部件30B在Z方向上的长度L2短。
更具体而言，金属部件30A的突部33在Z方向上的长度、与金属部件30B的突部33在Z方向上的长度相等，金属部件30A的底部31以及主体部32在Z方向上的长度L3比金属部件30B的底部31以及主体部32在Z方向上的长度L4短。
如图2以及图3所示，在金属板40形成有多个孔。
如图6所示，各金属部件30的突部33插入到金属板40的各个孔中。另外，在金属部件30A与金属板40的孔的间隙设有连接部56(第3连接部)，在金属部件30B与金属板40的孔的间隙设有连接部57(第4连接部)。金属部件30通过连接部56以及57与金属板40连接。
这里，对各构成要素的材料的一个例子进行说明。
基板1是由AlSiC等构成的散热板。基板2由AlN等的绝缘性陶瓷材料构成。密封部5包含硅树脂等的绝缘性树脂。
第1导电层11、第2导电层12、第3导电层13、以及第4导电层14包含铜、铝等的金属材料。
半导体层21S以及22S包含硅、碳化硅、氮化镓、或者砷化镓等的半导体材料作为主要成分。
半导体芯片21以及22所具有的各电极包含铝、镍等的金属材料。
金属部件30、金属板40、发射极端子E、集电极端子C、以及栅极端子G由铜、铝等的金属材料构成。
连接部51～59包含焊料、铜、银等的金属材料。
这里，对本实施方式的作用以及效果进行说明。
在本实施方式的半导体装置中，多个半导体芯片21设置在基板2上。而且，在各半导体芯片21上，经由连接部53设有金属部件30A。
当在各个半导体芯片21上配置连接部53(焊料)时，连接部53的厚度产生差别。因此，若在多个半导体芯片21上经由连接部53载置金属板40，则由于连接部53彼此之间的厚度的差别，导致金属板40产生倾斜。由于该金属板40的倾斜，有时会导致一部分的连接部53的厚度变薄。在厚度较薄的连接部53处，通过伴随着半导体装置的使用的热膨胀以及热收缩的反复，有时产生裂缝等、半导体装置不再正常地动作。
与此相对，在本实施方式的半导体装置中，在各半导体芯片21上设有连接部53，在各个连接部53上设有金属部件30A。在该情况下，由于金属部件30A分别设置在各连接部53上，因此金属部件30A不会产生因连接部53彼此之间的厚度的差别所引起的倾斜。因此，能够抑制连接部53的厚度变薄。
另一方面，由于连接部53彼此之间的厚度的差别，有时导致各金属部件30A在Z方向上的位置产生差别。因此，存在设置在金属部件30A上的金属板40产生倾斜、一部分的连接部56的厚度变薄的可能性。
但是，连接部56与半导体芯片21之间的距离比连接部53与半导体芯片21的距离长。除此之外，由于金属部件30A由金属构成，因此在半导体芯片21中产生的热量的一部分在传递至连接部56的期间，通过金属部件30而散热。因此，伴随着半导体装置的动作的连接部56中的温度变化比连接部53中的温度变化小，即使一部分的连接部56的厚度变薄，连接部56也难以产生裂缝等。
此外，这里，对设置在各半导体芯片21上的连接部53彼此之间的厚度的差别进行了说明。但是，本实施方式并不局限于此，对于设置在各半导体芯片22上的连接部55彼此之间的厚度的差别、以及设置在半导体芯片21上的连接部53与设置在半导体芯片22上的连接部55之间的厚度的差别也有效。
即，根据本实施方式，通过在多个半导体芯片的各个半导体芯片之上分别设置金属部件30，在各个金属部件30之上设置金属板40，从而能够抑制因金属板40的倾斜引起的连接部的裂缝等的产生，并使半导体装置的可靠性提高。
另外，在本实施方式的半导体装置中，半导体芯片21的厚度比半导体芯片22的厚度厚。这是因为，在对FRD与IGBT要求相同的耐压的情况下，一般来说，IGBT比FRD更需要厚度。
因此，在半导体芯片21与22上直接设置金属板40的情况下，由于厚度之差产生金属板40的倾斜，如上述那样，一部分的连接部的厚度变薄。
关于这一点，在本实施方式的半导体装置中，设置在半导体芯片22上的金属部件30B在Z方向上的长度L2比设置在半导体芯片21上的金属部件30A在Z方向上的长度L1长。通过使金属部件30B的长度L2比金属部件30A的长度L1长，使得半导体芯片的厚度之差的至少一部分被金属部件的长度之差抵消。因此，通过半导体芯片的厚度之差使金属板40的倾斜得到减少，能够减少连接部的厚度变薄的可能性。
即，根据本实施方式，通过在厚度不同的半导体芯片之上分别设置长度不同的金属部件，并在该金属部件上设置金属板，能够抑制各连接部中的裂缝等的产生，使半导体装置的可靠性提高。
在图5以及图6中，例示了金属部件30B的长度L2比金属部件30A的长度L1长的情况。
但是，长度L1与长度L2也可以相等。在该情况下，也通过使金属板40的一部分(第1部分)设置在半导体芯片21与22上、使金属部件30B的位于半导体芯片22与第1部分之间的部分(第3部分)的长度比金属部件30A的位于半导体芯片21与第1部分之间的部分(第2部分)的长度长，从而能够使半导体芯片间的厚度之差抵消。另外，在该情况下，金属部件30B的突部33的长度比金属部件30A的突部33的长度短。
此外，在图5以及图6所示的例子中，上述第2部分以及第3部分具体而言相当于各个金属部件30的底部31以及主体部32。另外，第2部分的长度相当于长度L3，第3部分的长度相当于长度L4。
另外，在上述半导体装置100中，金属部件30A、30B以及金属板40是独立的部件，利用连接部将它们相互连接。但是，在仅以用金属部件30A的长度与金属部件30B的长度之差抵消半导体芯片21以及22的厚度之差为目的情况下，金属部件30A、30B以及金属板40也可以是一体形成的部件。
(变形例)
图7是表示第1实施方式的变形例的半导体装置所具有的金属部件30以及金属板40的一部分的剖面图。
在图5以及图6所示的例子中，在金属板40形成多个孔，金属部件30的突部33被插入到金属板40的孔中。
与此相对，在图7所示的例子中，在金属板40的下表面形成多个凹陷，金属部件30的突部33被插入到该凹陷中。另外，在凹陷的内壁与突部33之间设有连接部56或者57。
即使在该情况下，也与图5以及图6所示的例子相同，通过使金属部件30B的长度L2比金属部件30A的长度L1长，能够抵消半导体芯片21与22之间的厚度之差。
(第2实施方式)
图8是表示第2实施方式的半导体装置200的立体图。
图9是表示第2实施方式的半导体装置所具有的金属部件30以及金属板40的一部分的侧视图。
此外，在图8中，省略了密封部5、集电极端子C、发射极端子E、栅极端子G、以及布线的一部分。
如图8以及图9所示，在第2实施方式的半导体装置200中，在第2导电层12上，经由连接部58(第5连接部)设有金属部件30C。
金属部件30C与金属部件30A以及30B相同，具有底部31、主体部32、以及突部33。突部33插入到形成于金属板40的孔。在突部33与金属板40的间隙中设有连接部59(第6连接部)，金属部件30C与金属板40通过连接部59连接。
即，在半导体装置100中，金属板40仅经由连接部58连接于第2导电层12，相对于此，在本实施方式的半导体装置200中，金属板40经由连接部58、金属部件30C、以及连接部59而与第2导电层12连接。
金属部件30C在Z方向上的长度L5比金属部件30A的长度L1以及金属部件30B的长度L2长。
更具体而言，金属部件30C的长度L5与金属部件30A的长度L1和半导体芯片21的厚度之和大致相等。另外，金属部件30C的长度L5与金属部件30B的长度L2和半导体芯片22的厚度之和大致相等。
根据本实施方式，在第2导电层12上设置金属部件30C，经由金属部件30C使第2导电层12与金属板40连接。因此，无需使金属板40的一部分如半导体装置100那样弯折。
即，根据本实施方式，与第1实施方式相比，能够更容易制造地半导体装置，能够使半导体装置的生产性提高。
此外，在上述实施方式的半导体装置中，说明了半导体芯片21为IGBT、半导体芯片22为FRD的情况。但是，实施方式的半导体装置并不限定于此。半导体芯片21以及22能够从二极管、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT等中适当地选择。
另外，半导体芯片21与22也可以是相同种类的半导体芯片。即使在半导体芯片21与22是相同种类的半导体芯片的情况下，半导体芯片21的厚度与半导体芯片22的厚度不同时，也能够通过改变设置在各个半导体芯片上的金属部件的长度来抵消半导体芯片间的厚度之差。
以上，对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并没有意图限定发明的范围。这些新的实施方式可以以其他的各种方式进行实施，在不超出发明主旨的范围内，可进行各种省略、替换以及变更。关于实施方式所包含的例如基板1、基板2、密封部5、第1导电层11、第2导电层12、第3导电层13、第4导电层14、半导体芯片21、半导体芯片22、金属部件30、金属板40、连接部51～59、集电极端子C、发射极端子E、栅极端子G等的各要素的具体构成，本领域技术人员能够从公知的技术中适当地选择。这些实施方式及其变形包括在发明的范围和主旨中，并且也包括在权利要求书所记载的发明与其等同的范围内。另外，能够将上述的各实施方式相互组合地来实施。

Claims (5)

1.一种半导体装置，具备：
基板；
第1导电层，设置在上述基板上；
第2导电层，在上述基板上与上述第1导电层分离地设置；
第1半导体芯片，设置在上述第1导电层上，具有第1电极以及第2电极，上述第1电极连接于上述第1导电层；
第2半导体芯片，在上述第1导电层上与上述第1半导体芯片分离地设置，具有第3电极以及第4电极，上述第3电极连接于上述第1导电层；
第1金属部件，经由第1连接部设置在上述第1半导体芯片上，并与上述第2电极连接；
第2金属部件，经由第2连接部设置在上述第2半导体芯片上，并与上述第4电极连接；以及
金属板，具有经由第3连接部设置在上述第1金属部件上的部分、以及经由第4连接部设置在上述第2金属部件上的部分，该金属板与上述第1金属部件、上述第2金属部件、以及上述第2导电层连接。
2.一种半导体装置，具备：
基板，具有第1面；
第1导电层，设置在上述第1面上；
第2导电层，在上述第1面上与上述第1导电层分离地设置；
第1半导体芯片，设置在上述第1导电层上，具有第1电极以及第2电极，上述第1电极连接于上述第1导电层；
第2半导体芯片，在上述第1导电层上与上述第1半导体芯片分离地设置，具有第3电极以及第4电极，上述第3电极连接于上述第1导电层，该第2半导体芯片比上述第1半导体芯片薄；
金属板，具有设置在上述第1半导体芯片以及上述第2半导体芯片上的第1部分，并与上述第2导电层连接；
第1金属部件，具有位于上述第1半导体芯片与上述第1部分之间的第2部分，并连接于上述第2电极和上述第1部分；以及
第2金属部件，具有位于上述第2半导体芯片与上述第1部分之间的第3部分，并连接于上述第4电极和上述第1部分，上述第3部分在与上述第1面垂直的第1方向上的长度比上述第2部分在上述第1方向上的长度长。
3.根据权利要求1或2所述的半导体装置，
上述金属板具有多个孔，
上述第1金属部件的上部以及上述第2金属部件的上部分别插入到上述多个孔中。
4.根据权利要求1或2所述的半导体装置，
上述金属板在下表面具有多个凹陷，
上述第1金属部件的上部以及上述第2金属部件的上部分别插入到上述多个凹陷中。
5.根据权利要求1或2所述的半导体装置，
还具备经由第5连接部设置在上述第2导电层上的第3金属部件，
上述金属板具有经由第6连接部设置在上述第3金属部件上的部分。
CN201610808379.8A 2016-03-15 2016-09-07 半导体装置 Withdrawn CN107195622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016051682A JP2017168596A (ja) 2016-03-15 2016-03-15 半導体装置
JP2016-051682 2016-03-15

Publications (1)

Publication Number Publication Date
CN107195622A true CN107195622A (zh) 2017-09-22

Family

ID=59847537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610808379.8A Withdrawn CN107195622A (zh) 2016-03-15 2016-09-07 半导体装置

Country Status (3)

Country Link
US (1) US9953902B2 (zh)
JP (1) JP2017168596A (zh)
CN (1) CN107195622A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727163B2 (en) * 2016-07-26 2020-07-28 Mitsubishi Electric Corporation Semiconductor device
US11073715B2 (en) 2016-09-27 2021-07-27 AGC Inc. Method for producing glass article, and glass article
JP7309396B2 (ja) * 2019-03-18 2023-07-18 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284525A (ja) * 2000-03-30 2001-10-12 Denso Corp 半導体チップおよび半導体装置
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
CN101853831A (zh) * 2009-03-31 2010-10-06 夏普株式会社 半导体装置及其制造方法
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP2015035437A (ja) * 2013-08-07 2015-02-19 本田技研工業株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546522B2 (ja) 1993-11-26 1996-10-23 日本電気株式会社 搭載用ｈｉｃモジュール用接続金具
JP4631205B2 (ja) * 2001-04-27 2011-02-16 株式会社デンソー 半導体装置及びその製造方法
JP4093765B2 (ja) * 2002-02-08 2008-06-04 株式会社豊田中央研究所 半導体素子実装回路
JP2006237507A (ja) 2005-02-28 2006-09-07 Mitsubishi Heavy Ind Ltd 半田付けを用いた構造物
JP4775327B2 (ja) * 2007-06-06 2011-09-21 富士電機株式会社 半導体装置の製造方法
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
WO2013035715A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
JP5826234B2 (ja) * 2013-11-08 2015-12-02 株式会社オクテック 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284525A (ja) * 2000-03-30 2001-10-12 Denso Corp 半導体チップおよび半導体装置
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法
CN101853831A (zh) * 2009-03-31 2010-10-06 夏普株式会社 半导体装置及其制造方法
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP2015035437A (ja) * 2013-08-07 2015-02-19 本田技研工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20170271247A1 (en) 2017-09-21
JP2017168596A (ja) 2017-09-21
US9953902B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
US10658342B2 (en) Vertically stacked multichip modules
CN110100314B (zh) 半导体装置及半导体装置的制造方法
TWI696253B (zh) 模壓智慧電源模組
US10128345B2 (en) Semiconductor device
CN110391196A (zh) 半导体装置
CN108155168B (zh) 电子器件
CN205984945U (zh) 半导体部件
US20170069563A1 (en) Semiconductor package and method of manufacturing semiconductor package
CN107195622A (zh) 半导体装置
JPH10256574A (ja) ダイオード装置
CN109390300A (zh) 半导体装置
US9129960B2 (en) Semiconductor device and manufacturing method thereof
US20170194296A1 (en) Semiconductor module
CN104465757A (zh) 半导体装置及其制造方法
EP3993026A2 (en) Transistor with flip-chip topology and power amplifier containing same
TW466732B (en) Semiconductor device with deep substrate contacts
CN104282652A (zh) 具有源极向下和感测配置的半导体裸片和封装体
US11646258B2 (en) Electronic devices including electrically insulated load electrodes
JP5762319B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
US8796837B2 (en) Lead and lead frame for power package
CN110911375A (zh) 半导体装置
CN106876350B (zh) 功率模块及其制造方法
CN207818562U (zh) 半导体元件和半导体装置
CN113451244A (zh) 双面散热的mosfet封装结构及其制造方法
US11784156B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170922