CN105116659A - 阵列基板及其显示驱动方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其显示驱动方法、显示装置，其中的阵列基板，包括公共电压线、行列设置的若干个像素电极，以及至少一个设置在相邻的两个像素电极之间的第一晶体管；其中，所述第一晶体管的栅极连接所述公共电压线，第一极和第二极各自连接所述相邻的两个像素电极中的一个。另一方面，上述阵列基板的显示驱动方法包括：在相邻显示帧之间向所述公共电压线施加电压，使得栅极与所述公共电压线相连的所有第一晶体管工作在线性区或者饱和区。基于此，本发明可以在不降低像素开口率的前提下实现相邻像素之间灰阶电压的极性中和，在不影响显示效果的前提下很大地程度地降低功耗，突破现有显示装置的最低功耗。

Description

阵列基板及其显示驱动方法、显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种阵列基板及其显示驱动方法、显示装置。

背景技术

在特定类型的极性反转的工作方式下，液晶显示器(LiquidCrystalDisplay，LCD)中相邻像素在同一时间的灰阶电压的极性可以是相反的。基于此，现有技术提出了在帧开启之前将相邻数据线上的正负电压中和以减小功耗的技术方案。然而在实际上，数据线的寄生电容在数值上很小，其消耗的功耗相比于像素内部的电容充放电所消耗的功耗来说是微乎其微的。因而，如果能实现相邻像素之间灰阶电压的极性中和，对于降低功耗来说显然是更有效的。

虽然在理论上可行，但上述方式在实际的版图设计中少有实现。其原因主要在于，相邻像素之间灰阶电压的极性中和往往需要设置有一条额外的控制信号线来控制进行灰阶电压的极性中和的时序，而这条额外的控制信号线的设置会不可避免地抢占一部分的像素开口部的面积，从而造成像素开口率上的严重损失。

发明内容

针对现有技术中的缺陷，本发明提供一种阵列基板及其显示驱动方法、显示装置，可以在不降低像素开口率的前提下实现相邻像素之间灰阶电压的极性中和。

第一方面，本发明提供了一种阵列基板，包括公共电压线、行列设置的若干个像素电极，以及至少一个设置在相邻的两个像素电极之间的第一晶体管；其中，所述第一晶体管的栅极连接所述公共电压线，第一极和第二极各自连接所述相邻的两个像素电极中的一个。

可选地，还包括若干个第二晶体管、均设置在相邻两行像素电极之间的多条扫描线，以及均设置在相邻两列像素电极之间的多条数据线；其中，对应于每一像素电极，一个所述第二晶体管的栅极与一条所述扫描线相连，第一极与该像素电极相连，第二极与一条所述数据线相连。

可选地，至少一个的所述第一晶体管均设置在相邻行的两个像素电极之间。

可选地，包括一个所述第二晶体管的第一极的第一导体结构穿过一条所述扫描线，并向行方向上相邻的一像素电极处延伸，以形成所述第一晶体管的第一极；与该像素电极相连的第二导体结构通过过孔与该第一晶体管的有源层接触，以形成该第一晶体管的第二极。

可选地，至少一个的所述第一晶体管均设置在相邻列的两个像素电极之间。

可选地，包括一个所述第二晶体管的第一极的第一导体结构向列方向上相邻的像素电极处延伸，以形成该第一晶体管的第一极；包括与该像素电极相连的另一第二晶体管的第一极的第二导体结构向该第一晶体管的有源层延伸并接触，以形成该第一晶体管的第二极；所述第一导体结构与所述第二导体结构均避开所述若干个所述像素电极的形成区域。

可选地，任意两行相邻的像素电极之间设有两条所述扫描线；每隔两列相连的像素电极设有一条所述数据线。

可选地，包括所述公共电压线的导体层在每一所述第一晶体管的形成区域内与该第一晶体管的有源层交叠，形成该第一晶体管的栅极。

可选地，所述公共电压线被分为至少两个的导体图形，每一所述导体图形用于连接一单独的公共电压信号。

第二方面，本发明还提供了一种上述任意一种的阵列基板的显示驱动方法，包括：

在相邻显示帧之间向所述公共电压线施加电压，使得栅极与所述公共电压线相连的所有第一晶体管工作在线性区或者饱和区。

可选地，该方法还包括：

在一显示帧内向所述若干个像素电极施加电压，使得与同一所述第一晶体管相连的两个相邻的像素电极具有相反的电压极性。

第三方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。

由上述技术方案可知，本发明在现有阵列基板上增设了位于相邻的两个像素电极之间的第一晶体管，并且利用公共电压线在相邻显示帧之间为该第一晶体管提供开启电压。基于此，公共电压线是现有阵列基板中已经存在的结构，而设计在相邻的两个像素电极之间的第一晶体管可以不占据像素开口部的面积。所以，本发明可以在不降低像素开口率的前提下实现相邻像素之间灰阶电压的极性中和，因而可以在不影响显示效果的前提下很大地程度地降低功耗，突破现有显示装置的最低功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中一种阵列基板的局部结构示意图；

图2是本发明一个实施例中一种阵列基板中的电路连接关系示意图；

图3是本发明一个实施例中一种阵列基板中的电路结构示意图；

图4是图3所示的第一晶体管所在位置处的A-A’剖面结构图；

图5是本发明又一实施例中一种阵列基板中的电路结构示意图；

图6是图5所示的第一晶体管所在位置处的A-A’剖面结构图；

图7是本发明一个实施例中公共电压线上的信号时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板，该阵列基板包括公共电压线、行列设置的若干个像素电极，以及至少一个设置在相邻的两个像素电极之间的第一晶体管。具体地，图1是本发明实施例中一种阵列基板的局部结构示意图。为表示方便，图1中仅示出了一段公共电压线11、上述若干个像素电极中行向相邻的像素电极12a和像素电极12b，以及设置在像素电极12a和像素电极12b之间的第一晶体管T1。参见图1，第一晶体管T1的栅极连接公共电压线11，第一极连接像素电极12a，第二极连接像素电极12b。

其中需要说明的是，上述行列设置的若干个像素电极例如可以是现有液晶显示面板中阵列基板上的用于向液晶层提供灰阶电压的透明电极阵列，而上述公共电压线例如可以是现有液晶显示面板中阵列基板上像素开口区域之外的用于提供公共端电压的金属线。由此，本发明实施例可以通过对现有液晶显示面板中的阵列基板的结构进行修改，比如增设上述以公共电压线为栅极的第一晶体管来实现。

由上述技术方案可知，本发明实施例可以通过在现有阵列基板上增设了位于相邻的两个像素电极之间的第一晶体管，利用公共电压线在相邻显示帧之间为该第一晶体管提供开启电压。基于此，公共电压线是现有阵列基板中已经存在的结构，而设计在相邻的两个像素电极之间的第一晶体管可以不占据像素开口部的面积。所以，本发明实施例可以在不降低像素开口率的前提下实现相邻像素之间灰阶电压的极性中和，因而可以在不影响显示效果的前提下很大地程度地降低功耗，突破现有显示装置的最低功耗。

还需要说明的是，本文所描述的实施例中的晶体管均可以为薄膜晶体管或者其他类型的场效应晶体管，而在采用的晶体管具有源极与漏极对称的结构时，其源极和漏极可以视为不作特别区分的两个电极。在本申请中，为了区分晶体管除栅极之外的两极，将其中的一极称为第一极，将另一极称为第二极。此外，按照晶体管的特性可以将晶体管分为N型晶体管和P型晶体管，而本发明的各实施例均以N型晶体管为例进行说明。在连接关系上，上述第一极可以是N型晶体管的漏极，上述第二极则可以是N型晶体管的源极。此外，基于本文对N型晶体管实现方式的描述和教导，可以采用P型晶体管进行等同替换，本发明对此不做限制。

可以理解的是，本发明实施例中的阵列基板可以与现有技术中用于显示装置的阵列基板相同，包括衬底和位于衬底上的层状电路结构。该层状电路结构中，除了上述公共电压线、若干个像素电极以及至少一个第一晶体管之外，还可以设有若干个第二晶体管、均设置在相邻两行像素电极之间的多条扫描线，以及均设置在相邻两列像素电极之间的多条数据线。其中，对应于每一像素电极，一个所述第二晶体管的栅极与一条所述扫描线相连，第一极与该像素电极相连，第二极与一条所述数据线相连。基于此，在一条扫描线上输出扫描驱动信号时，栅极与这一条扫描线相连的第二晶体管可以在第一极与第二极之间形成电流，以将来自多条数据线的灰阶电压写入至所连接的像素电极中。从而，随着扫描驱动信号在多条扫描线上的依次输出，可以依次向多条数据线输出对应的像素电极的灰阶电压，以实现一个显示帧内所有像素电极的灰阶电压的写入。

具体地，图2是本发明一个实施例中一种阵列基板中的电路连接关系示意图。参见图2，本发明实施例的阵列基板包括如Gn、Gn+1、Gn+2、Gn+3和Gn+4所示的多条扫描线，以及如Dn、Dn+1、Dn+2、Dn+3、Dn+4和Dn+5所示的多条数据线，使得上述若干个像素电极逐个地设置在上述多条扫描线与上述多条数据线交叉限定出的每一个矩形的像素区域内(为表示方便，像素电极未在图2中示出)。从而在每一像素区域内，第二晶体管T2的栅极与一条扫描线相连，第一极连接像素电极，第二极连接一条数据线，可以在开启状态下将来自数据线的灰阶电压传导至像素电极。可以理解的是，图2中任一第二晶体管T2除栅极之外的两个电极中，不与数据线相连的电极就是连接像素电极的第一极。由此，连接在同一列中相邻两行的第二晶体管T2的第一极之间的第一晶体管T1就可以在栅极所连接的公共电压线Vcom提供第一晶体管T1的开启电压时将同一列中相邻的两个像素电极相互导通，用以实现上述灰阶电压的极性中和。

更具体地，图3是本发明一个实施例中一种阵列基板中的电路结构示意图。参见图3，与图2所示的电路连接关系一致，本发明实施例中第二晶体管T2的呈“U”形的第一极T2d与竖向延伸的扫描线相连；而在呈“U”形的第一极T2d的包围中，直条形的第二极T2s在第一过孔区域H1内形成与像素电极12之间的连接。在第一极T2d与第二极T2s之间的U形区域内，形成有分别与第一极T2d和第二极T2s接触的有源层；在第二晶体管T2的设置区域内，设有作为第二晶体管T2的栅极的导体图形，该导体图形与有源层之间、该导体图形与第一极T2d之间，以及该导体图形与第二极T2s之间均被栅绝缘层隔开，以保持彼此的电绝缘。另外，第一过孔区域H1内用于连接第二极T2s与像素电极12之间的过孔形成在覆盖有源层、第一极T2d和第二极T2s的钝化层中。

另一方面，图3所示的第一晶体管T1设置在相邻行的两个像素电极12之间，图4是第一晶体管T1所在位置处的A-A’剖面结构图。参见图4，该位置处设置有公共电压线Vcom的图形，并且被栅绝缘层14所覆盖。在栅绝缘层14上与公共电压线Vcom的图形对应的区域内形成有第一晶体管T1的有源层T1a，而第一晶体管T1的第一极T1d与第二极T1s分别在不同位置处与有源层T1a接触。可以理解的是，包括公共电压线Vcom的导体层在第一晶体管T1的形成区域内与该第一晶体管T1的有源层T1a交叠，形成该第一晶体管T1的栅极。为保持彼此间的电绝缘，钝化层15覆盖在上述有源层T1a、第一极T1d和第二极T1s之上，像素电极12形成在钝化层15之上，同时钝化层15中还形成有用于连接上述第二极T1s与像素电极12的过孔。同时可以看出，此处的公共电极线Vcom与像素电极12交叠，从而形成了与该像素电极12对应的存储电容，该存储电容可以在灰阶电压写入后稳定像素电极12上的电位。

从图3和图4中可以看出的是，包括一个第二晶体管T2的第一极T2s的第一导体结构穿过一条扫描线，并向行方向上相邻的一像素电极12处延伸，以形成第一晶体管的第一极T1d；与该像素电极12相连的第二导体结构通过过孔与该第一晶体管的有源层T1a接触，以形成该第一晶体管的第二极T1s。可以理解的是，如图3和图4所示的阵列基板结构可以在现有结构的基础上进行简单的改造而得到，而且可以不对像素开口率造成影响。

具体来说，作为第一晶体管T1的栅极的公共电压线Vcom原本就可以作为存储电容的一个极板与像素电极12部分交叠，因此可以在交叠区域内的钝化层15中形成第二极T1s与像素电极12之间的连接过孔，同时在相应区域内增设有源层T1a和第二极T1s。另一方面，第一极T1d可以通过第二晶体管T2的第二极T2s穿过一条扫描线延伸而形成，从而形成第一晶体管T1的形成可以通过对各个层状结构相对应的掩膜板上的图形修改而得到，不需要额外的制作工艺；同时，第一晶体管T1的形成位置可以位于现有阵列基板结构的像素开口区域之外，因此可以不对像素开口率造成影响。

可以理解的是，在图2、图3和图4所示的阵列基板中，上述至少一个的第一晶体管T1均设置在相邻行的两个像素电极之间，然而在本发明的其他实施例中，至少一个的第一晶体管还可以均设置在相邻列的两个像素电极之间，或者以其他任意的方式进行设置；由于第一晶体管在所连接的两个像素电极具有相反的灰阶电压的极性时才可以实现上述极性中和，因此可以根据所采用的极性反转模式来确定上述至少一个的第一晶体管的设置方式，本发明对此不作限制。

举例来说，图5是本发明又一实施例中一种阵列基板中的电路结构示意图。可以看出，图5所示的阵列基板中像素电极、第二晶体管的结构及其之间的连接方式与图3所示的相同，例如图5中第二晶体管T2透过所在像素区域内的第一过孔区域H1与像素电极12a相连，在此不再赘述。然而与图3所示的阵列基板不同的是，图5中任意两行相邻的像素电极之间设有两条扫描线，而且每隔两列相连的像素电极设有一条数据线。例如，像素电极12a与像素电极12b的上方和下方各设有两条扫描线；像素电极12a与像素电极12b之间没有设置数据线，而像素电极12a的左侧以及像素电极12b的右侧都各设置有一条扫描线。从而，与像素电极12a连接的第二晶体管T2连接上述像素电极12a左侧邻接的数据线，栅极连接像素电极12a下侧邻接的扫描线；与像素电极12b连接的第二晶体管T2连接上述像素电极12a右侧邻接的数据线，栅极连接像素电极12b上侧邻接的扫描线。由此，图5所示的结构形成双栅式像素排列。

基于此，上述至少一个第一晶体管可以在图5所示的位置处进行设置。具体地，图6是图5所示的第一晶体管所在位置处的A-A’剖面结构图。参见图5和图6，公共金属线Vcom的图形穿过像素电极12a与像素电极12b之间的区域，并被栅绝缘层14所覆盖。在栅绝缘层14上与公共电压线Vcom的图形对应的区域内形成有第一晶体管T1的有源层T1a，而第一晶体管T1的第一极T1d与第二极T1s分别在不同位置处与有源层T1a接触。可以理解的是，包括公共电压线Vcom的导体层在第一晶体管T1的形成区域内与该第一晶体管T1的有源层T1a交叠，形成该第一晶体管T1的栅极。为保持彼此间的电绝缘，钝化层15覆盖在上述有源层T1a、第一极T1d和第二极T1s之上，像素电极12a和像素电极12b形成在钝化层15之上。同时可以理解的是，位于像素电极12a与像素电极12b之间的公共电极线Vcom可以在其他位置处与像素电极12a和/或像素电极12b交叠，从而形成了与该像素电极12a和/或像素电极12b对应的存储电容，该存储电容可以在灰阶电压写入后稳定像素电极12a和/或像素电极12b上的电位。

从图5和图6中可以看出的是，包括一个第二晶体管T2的第一极的第一导体结构向列方向上相邻的像素电极12b处延伸(此间经过了一处第一过孔区域H1)，以形成该第一晶体管T1的第一极T1d；包括与该像素电极12b相连的另一第二晶体管T2的第一极的第二导体结构向该第一晶体管T1的有源层T1a延伸并接触，以形成该第一晶体管T1的第二极T1s；其中，上述第一导体结构与上述第二导体结构均避开像素电极12a和像素电极12b的形成区域。可以理解的是，如图5和图6所示的阵列基板结构可以在现有结构的基础上进行简单的改造而得到，而且可以不对像素开口率造成影响。

具体来说，出于存储电容的制作需要公共电压线原本就可以设置在双栅式像素排列下的两个行向相邻的像素电极之间，而在此基础上可以在相应位置处形成第一晶体管T1的有源层T1a，并通过一个第二晶体管T2的第一极的延伸形成第一晶体管T1的第一极T1d，通过另一个第二晶体管T2的第一极的延伸形成第一晶体管T1的第二极T1s。从而形成第一晶体管T1的形成可以通过对各个层状结构相对应的掩膜板上的图形修改而得到，不需要额外的制作工艺；同时，第一晶体管T1的形成位置可以位于现有阵列基板结构的像素开口区域之外，因此可以不对像素开口率造成影响。

可以理解的是，虽然图3和图4所示的电路结构不符合图5和图6所示的双栅式像素排列，但是在双栅式像素排列的阵列基板结构中同样可以按照图3和图4所示的方式来进行第一晶体管的设置。

基于以上各种阵列基板的结构示例可以理解的是，本发明可以在任意一种包括公共电极线和像素电极的现有阵列基板中按照如图1所示的方式实施，而除此之外的阵列基板结构本发明可以不做限制。而且，在任意一个第一晶体管中，栅极都可以由包括公共电压线并可以连接公共电压的导体层与有源层的交叠而形成，本发明对此不做限制。

对应于上述任意一种的阵列基板，本发明实施例提供一种阵列基板的显示驱动方法，该方法包括下述步骤：

在相邻显示帧之间向公共电压线施加电压，使得栅极与公共电压线相连的所有第一晶体管工作在线性区或者饱和区。

可以理解的是，上述灰阶电压的极性中和可以在相邻显示帧之间进行，从而可以在不影响显示效果的前提下大幅地降低功耗。

然而在广义上来讲，与同一行扫描线相连的像素的显示帧的时间范围指的是从一次灰阶电压写入完成到下一次开始写入灰阶电压之间。因此为了最大幅度地保障显示效果，可以将公共电压线分为多条相互之间不连接的线路，并与每一行(或者每两行)扫描线对应设置，以使上述步骤可以具体包括：在任一行(或者任两行)扫描线所连接的像素电极的灰阶电压写入之前的预定时间内向与该行扫描线对应的公共电压线施加电压，使得与这些像素电极被相应的第一晶体管进行灰阶电压的极性中和。由此，可以将极性中和的进行时间尽可能地设置在每一次灰阶电压的写入之前，避免在此期间出现的显示问题。

举例来说，图7是本发明实施例中公共电压线上的信号时序图。具体来说，图7示出的是关于图2中数据线Dn、扫描线Gn+1、扫描线Gn+2、第一行的第一晶体管T1的栅极所连接的公共电压线Vcom、与扫描线Gn+1及数据线Dn相连的第二晶体管所连接的像素电极Pn+1、以及与扫描线Gn+2及数据线Dn相连的第二晶体管所连接的像素电极Pn+2等电路节点处的信号时序。可以看出的是，扫描线Gn+1和扫描线Gn+2在一般状态下处于晶体管关闭电压Ugl，而在灰阶电压的写入期间处于晶体管开启电压Ugh，形成了在多条扫描线上依次输出的扫描驱动信号。作为示意，数据线Dn上的灰阶电压一直随着扫描驱动信号的传递在正极性的最大灰阶电压Udh和负极性的最大灰阶电压Udl之间反转，形成行反转或点反转的极性反转模式。

从而，在扫描线Gn+1处为上述Ugh时，栅极与之相连的第二晶体管开启，使得像素电极Pn+1上写入电位高低与上述Udh一致的灰阶电压，并在此后的时间内被像素电极Pn+1所连接的存储电容保持。同理，在扫描线Gn+2处为上述Ugh时，栅极与之相连的第二晶体管开启，使得像素电极Pn+2上写入电位高低与上述Udl一致的灰阶电压。此后，在像素电极Pn+1下一次写入灰阶电压之前的复位阶段ΔT内，上述公共电压线Vcom由一般状态下的公共电压Ucom转为晶体管开启电压Ugh，使得图2中第一行的第一晶体管T1开启，导通像素电极Pn+1与像素电极Pn+2，使得大小相等、极性相反的Ugh与Udl中和为公共电压Ucom。由此，在接下来的灰阶电压写入过程中，像素电极Pn+1上的电位就不需要经历从Ugh降至Udl的过程，像素电极Pn+1上的电位也不需要经历从Ugl升至Udh的过程。由于电位变化的幅度减小了，因此灰阶电压的写入过程可以具有更快的响应时间和更低的功耗。由此，本发明实施例可以实现上述相邻像素之间灰阶电压的极性中和，因而可以在不影响显示效果的前提下很大地程度地降低功耗，突破现有显示装置的最低功耗。

需要说明的是，在优选的实施方式中，对于所有的像素电极都可以参照图2和图7中关于像素电极Pn+1和像素电极Pn+2的方式设置上述第一行的第一晶体管T1的栅极所连接的公共电压线Vcom上的信号时序，使得复位阶段ΔT恰好位于像素电极Pn+1与像素电极Pn+2的灰阶电压的写入过程开始之前。为实现这一实施方式，需要对现有的公共电压线所在的导体层进行划分，并对彼此绝缘的各部分施加不同的信号。即，上述任意一个实施例中的阵列基板中的公共电压线被分为至少两个的导体图形，每一所述导体图形用于连接一单独的公共电压信号。当然，向阵列基板上的公共电压线输入的公共电压信号是与现有技术不同的，因此在向例如彩膜基板上的公共电极等其他部件处输入的公共电压时不应采用与上述公共电压信号相同的线路。

在上述步骤流程的基础上，上述方法可以还包括下述步骤：

在一显示帧内向若干个像素电极施加电压，使得与同一第一晶体管相连的两个相邻的像素电极具有相反的电压极性。

可以理解的是，符合该步骤的常见极性反转模式包括行反转、列反转和点反转，本领域技术人员可以根据应用需求进行选择，本发明对此不做限制。

基于同样的发明构思，本发明还提供了一种显示装置，该显示装置包括上述任意一种的阵列基板，因而同样可以在不降低像素开口率的前提下实现相邻像素之间灰阶电压的极性中和，因而可以在不影响显示效果的前提下很大地程度地降低功耗，突破现有显示装置的最低功耗。需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (12)

1.一种阵列基板，其特征在于，包括公共电压线、行列设置的若干个像素电极，以及至少一个设置在相邻的两个像素电极之间的第一晶体管；其中，所述第一晶体管的栅极连接所述公共电压线，第一极和第二极各自连接所述相邻的两个像素电极中的一个。

2.根据权利要求1所述的阵列基板，其特征在于，还包括若干个第二晶体管、均设置在相邻两行像素电极之间的多条扫描线，以及均设置在相邻两列像素电极之间的多条数据线；其中，对应于每一像素电极，一个所述第二晶体管的栅极与一条所述扫描线相连，第一极与该像素电极相连，第二极与一条所述数据线相连。

3.根据权利要求2所述的阵列基板，其特征在于，至少一个的所述第一晶体管均设置在相邻行的两个像素电极之间。

4.根据权利要求3所述的阵列基板，其特征在于，包括一个所述第二晶体管的第一极的第一导体结构穿过一条所述扫描线，并向行方向上相邻的一像素电极处延伸，以形成所述第一晶体管的第一极；与该像素电极相连的第二导体结构通过过孔与该第一晶体管的有源层接触，以形成该第一晶体管的第二极。

5.根据权利要求2所述的阵列基板，其特征在于，至少一个的所述第一晶体管均设置在相邻列的两个像素电极之间。

6.根据权利要求5所述的阵列基板，其特征在于，包括一个所述第二晶体管的第一极的第一导体结构向列方向上相邻的像素电极处延伸，以形成该第一晶体管的第一极；包括与该像素电极相连的另一第二晶体管的第一极的第二导体结构向该第一晶体管的有源层延伸并接触，以形成该第一晶体管的第二极；所述第一导体结构与所述第二导体结构均避开所述若干个所述像素电极的形成区域。

7.根据权利要求1至6中任意一项所述的阵列基板，其特征在于，任意两行相邻的像素电极之间设有两条所述扫描线；每隔两列相连的像素电极设有一条所述数据线。

8.根据权利要求1至6中任意一项所述的阵列基板，其特征在于，包括所述公共电压线的导体层在每一所述第一晶体管的形成区域内与该第一晶体管的有源层交叠，形成该第一晶体管的栅极。

9.根据权利要求1至6中任意一项所述的阵列基板，其特征在于，所述公共电压线被分为至少两个的导体图形，每一所述导体图形用于连接一单独的公共电压信号。

10.一种如权利要求1至9中任意一项所述的阵列基板的显示驱动方法，其特征在于，包括：

在相邻显示帧之间向所述公共电压线施加电压，使得栅极与所述公共电压线相连的所有第一晶体管工作在线性区或者饱和区。

11.根据权利要求10所述的方法，其特征在于，还包括：

在一显示帧内向所述若干个像素电极施加电压，使得与同一所述第一晶体管相连的两个相邻的像素电极具有相反的电压极性。

12.一种显示装置，其特征在于，包括如权利要求1至9中任意一项所述的阵列基板。