CN106959563B - 一种阵列基板及其驱动方法、显示面板、显示装置 - Google Patents
一种阵列基板及其驱动方法、显示面板、显示装置 Download PDFInfo
- Publication number
- CN106959563B CN106959563B CN201710383161.7A CN201710383161A CN106959563B CN 106959563 B CN106959563 B CN 106959563B CN 201710383161 A CN201710383161 A CN 201710383161A CN 106959563 B CN106959563 B CN 106959563B
- Authority
- CN
- China
- Prior art keywords
- thin film
- pixel
- row
- film transistor
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明实施例提供了一种阵列基板及其驱动方法、显示面板、显示装置。一方面,该阵列基板包括:预充电信号线,每个像素单元中的第一薄膜晶体管,以及在第2至第n行像素单元中,每个像素单元还包括第二薄膜晶体管,第二薄膜晶体管的第一端电连接于对应的像素电极,第二薄膜晶体管的第二端电连接于预充电信号线,第二薄膜晶体管的控制端电连接于上一行像素单元对应的扫描线,n为大于2的正整数。在本发明实施例中,可以缩短第2至第n行像素单元对应的像素电极达到目标电压的时间,从而可以改善由于寻址时间过短导致的充电率不足问题。
Description
【技术领域】
本发明涉及显示技术领域,尤其涉及一种阵列基板及其驱动方法、显示面板、显示装置。
【背景技术】
在现有的显示面板中,在显示阶段,依次为多条扫描线提供扫描信号,多条扫描线对子像素单元逐行扫描,打开对应行的薄膜晶体管,在打开其中1行的薄膜晶体管后,为多条数据线提供数据信号,对该行子像素单元中的像素电极施加工作电压,使该行像素电极达到指定电压值。在显示面板工作过程中,为了避免液晶的极化,像素电极采用反转的驱动方式,例如,当前像素电极的电压为+5V时,在数据线对像素电极施加工作电压后,该像素电极需要从+5V充电到-5V,或者,当前像素电极的电压为-5V时,在数据线对像素电极施加充电电压后,该像素电极需要从-5V充电到+5V,即数据线需要将像素电极内的电压从正极性充电到负极性,或者,数据线需要将像素电极内的电压从负极性充电到正极性,因此在数据线对像素电极充电过程中,使像素电极达到目标电压值的时间较长,对于大尺寸高分辨率产品,当寻址时间较短时,会存在充电率不足的风险。
【发明内容】
有鉴于此,本发明实施例提供了一种阵列基板及其驱动方法、显示面板、显示装置,用以解决现有技术中寻址时间过短导致的充电率不足问题。
一方面,本发明实施例提供了一种阵列基板,包括:
多条数据线;
多条扫描线;
所述多条数据线和所述多条扫描线交叉绝缘限定的多个像素单元;
预充电信号线,所述预充电信号线与公共信号端连接;
每个所述像素单元包括像素电极和第一薄膜晶体管;
在每个所述像素单元中,所述第一薄膜晶体管的第一端电连接于对应的所述数据线,所述第一薄膜晶体管的第二端电连接于所述像素电极,所述第一薄膜晶体管的控制端电连接于对应的所述扫描线;
在第2至第n行所述像素单元中,每个所述像素单元还包括第二薄膜晶体管,所述第二薄膜晶体管的第一端电连接于对应的所述像素电极,所述第二薄膜晶体管的第二端电连接于所述预充电信号线,所述第二薄膜晶体管的控制端电连接于上一行所述像素单元对应的所述扫描线,n为大于2的正整数。
可选地,所述预充电信号线包括与每列所述像素单元分别对应的多条预充电信号线。
可选地,所述多条数据线和所述多条预充电信号线沿所述扫描线的延伸方向依次交替排布,且所述多条数据线和所述多条预充电信号线平行设置。
可选地,在每个像素单元中,所述第一薄膜晶体管和所述第二薄膜晶体管分别位于靠近对应的所述数据线的两个顶角区域。
可选地,在每个像素单元中,所述第一薄膜晶体管和所述第二薄膜晶体管分别位于像素单元相对的两个顶角区域。
可选地,还包括:一条开关信号线,所述开关信号线与第1行像素单元对应的所述扫描线平行且同层设置;
在所述第1行像素单元中,每个所述像素单元还包括所述第三薄膜晶体管,所述第三薄膜晶体管的第一端电连接于对应的所述像素电极,所述第三薄膜晶体管的第二端电连接于所述预充电信号线,所述第三薄膜晶体管的控制端电连接于所述开关信号线;
在显示阶段,所述开关信号线和所述多条扫描线依次提供扫描信号。
可选地,所述开关信号线位于所述第1行像素单元中,远离所述第1行像素单元对应的所述扫描线的一侧。
可选地,还包括:
衬底基板;
所述预充电信号线在所述衬底基板所在平面的正投影与所述多个像素单元中的像素电极在所述衬底基板所在平面的正投影、所述多条数据线在所述衬底基板所在平面的正投影都不交叠。
可选地,所述多条数据线和所述预充电信号线同层设置且材料相同。
可选地,所述多条数据线和所述预充电信号线不同层设置,所述预充电信号线通过过孔电连接于所述第二薄膜晶体管的第二端。
另一方面,本发明实施例还提供了一种显示面板,包括如上述所述的阵列基板。
再一方面,本发明实施例还提供了一种显示装置,包括如上述所述的显示面板。
又一方面,本发明实施例还提供了一种驱动上述所述阵列基板的方法,包括:
多条扫描线依次通过扫描信号,当第N行像素单元对应的扫描线提供所述扫描信号时,所述第N行像素单元对应的第一薄膜晶体管导通,多条数据线向所述第N行像素单元对应的像素电极输入第一电压;且第N+1行像素单元对应的第二薄膜晶体管导通,公共信号端通过预充电信号线向所述第N+1行像素单元对应的像素电极输入第二电压,其中,N为正整数;
当第N+1行像素单元对应的所述扫描线提供所述扫描信号时,所述第N+1行像素单元对应的所述第一薄膜晶体管导通,多条所述数据线向所述第N+1行像素单元对应的所述像素电极输入第一电压,使所述第N+1行像素单元对应的所述像素电极达到目标电压,所述第N+1行像素单元对应的所述像素电极的充电电压为所述第一电压和所述第二电压之和。
可选地,还包括:
当开关信号线通过所述扫描信号时,第1像素单元对应的所述第三薄膜晶体管导通,公共信号端通过预充电信号线向所述第1行像素单元对应的所述像素电极输入所述第二电压;
当第1行像素单元对应的所述扫描线通过所述扫描信号时,所述第1行像素单元对应的所述第一薄膜晶体管导通,多条所述数据线向所述第1行像素单元对应的像素电极输入所述第一电压,使所述第1行像素单元对应的所述像素电极达到所述目标电压。
上述技术方案中的任一个技术方案具有如下有益效果:
在本发明实施例中,多个像素单元中的每个像素单元中包括像素电极和第一薄膜晶体管,第一薄膜晶体管的第一端电连接于对应的数据线,第一薄膜晶体管的第二端与对应的像素电极电连接,第一薄膜晶体管的控制端电连接于对应的扫描线,且在第2至第n行像素单元中,每个像素单元还包括第二薄膜晶体管,第二薄膜晶体管的第一端电连接于对应的像素电极,第二薄膜晶体管的第二端电连接于预充电信号线,第二薄膜晶体管的控制端电连接于上一行像素单元对应的扫描线,其中,n为大于2的正整数,预充电信号线与公共信号端连接,在对该行像素电极充电的过程中,该行的下一行像素单元对应的第二薄膜晶体管导通,公共信号端通过预充电信号线向该下一行像素单元对应的像素电极输入第二电压,在对该下一行像素单元对应的像素电极充电时,向该下一行像素单元对应的像素电极输入第一电压,可以使该下一行像素单元对应的像素电极在已输入第二电压的基础上,只需再输入第一电压即可达到目标电压,且充电电压为第一电压和第二电压之和。在现有技术中,对该下一行像素单元对应的像素电极充电时,该下一行像素单元对应的像素电极需从初始电压达到目标电压,所需充电的电压大于第一电压,因此与现有技术相比,对该下一行像素单元对应的像素电极充电时,本发明实施例可以缩短该下一行像素单元对应的像素电极达到目标电压的时间,从而可以改善大尺寸高分辨率产品中由于寻址时间较短导致的充电率不足的问题。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种阵列基板的俯视图;
图2为本发明实施例提供的一种像素电极的电压变化示意图;
图3为本发明实施例提供的另一种阵列基板的俯视图;
图4为本发明实施例提供的另一种阵列基板的俯视图;
图5为本发明实施例提供的另一种阵列基板的俯视图;
图6为本发明实施例提供的另一种阵列基板的俯视图;
图7为图6中沿AA’方向上的截面图;
图8为图6中沿BB’方向上的一种截面图;
图9为图6中沿BB’方向上的另一种截面图;
图10本发明实施例提供的一种显示面板;
图11为本发明实施例提供的一种显示装置;
图12为本发明实施例提供的一种驱动阵列基板的方法;
图13为本发明实施例提供的另一种驱动阵列基板的方法。
【具体实施方式】
为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
需要注意的是,本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的,不应理解为对本发明实施例的限定。此外在上下文中,还需要理解的是,当提到一个元件被形成在另一个元件“上”或“下”时,其不仅能够直接形成在另一个元件“上”或者“下”,也可以通过中间元件间接形成在另一元件“上”或者“下”。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
下面对可行的实现方案进行详细阐述。
如图1所示(仅示出5行和5列像素单元),图1为本发明实施例提供的一种阵列基板的俯视图,其中,阵列基板包括:多条数据线11;多条扫描线12;多条数据线11和多条扫描线12交叉绝缘限定的多个像素单元13;
预充电信号线14,预充电信号线14与公共信号端17连接;
每个像素单元13包括像素电极131和第一薄膜晶体管15;
在每个像素单元13中,第一薄膜晶体管15的第一端电连接于对应的数据线11,第一薄膜晶体管15的第二端电连接于像素电极131,第一薄膜晶体管15的控制端电连接于对应的扫描线12;
在第2至第n行像素单元13中,每个像素单元13还包括第二薄膜晶体管16,第二薄膜晶体管16的第一端电连接于对应的像素电极131,第二薄膜晶体管16的第二端电连接于预充电信号线14,第二薄膜晶体管16的控制端电连接于上一行像素单元13对应的扫描线12,n为大于2的正整数。
具体的,像素电极的驱动方式包括帧反转、行反转、列反转和点反转,即对于某一像素电极,上一次施加工作电压时施加的是正电压,则下一次施加工作电压时施加的是负电压,使得对应的液晶分子长轴或短轴上感应的电子云极性发生改变,从而避免液晶在同一极性的电压下工作时出现极化现象。
如图1和图2所示,图2为本发明实施例提供的一种像素电极的电压变化示意图,一行像素单元13对应一条扫描线12,一列像素单元13对应一条数据线11,在显示阶段,多条扫描线12依次通过扫描信号,使对应行的像素单元13中的第一薄膜晶体管15的第一端与第二端导通,然后多条数据线11通过数据信号,通过该行像素单元13中的第一薄膜晶体管15的第一端和第二端为该行像素单元13中的像素电极131充电,在该行像素单元13对应的扫描线12通过扫描信号时,由于下一行像素单元13中的第二薄膜晶体管16的控制端也与该行像素单元13对应的扫描线12连接,因此,该下一行像素单元13中的第二薄膜晶体管16的第一端和第二端也导通,由于该下一行像素单元13的第二薄膜晶体管16的第二端与预充电信号线14连接,预充电信号线14与公共信号端17连接,因此公共信号端17可以通过预充电信号线14向该下一行像素单元13对应的像素电极131输入第二电压,使该下一行像素单元13对应的像素电极131从当前的初始电压达到第二电压,当该下一行像素单元13对应的扫描线12通过扫描信号时,打开该下一行像素单元13对应的第一薄膜晶体管15,使该下一行像素单元13对应的第一薄膜晶体管15的第一端和第二端导通,多条数据线11在通过数据信号时,向该下一行像素单元13对应的像素电极131输入第一电压,使该下一行像素单元13对应的像素电极131在已输入第二电压的基础上,只需再输入第一电压即可达到目标电压,且该下一行像素单元13对应的像素电极131的充电电压为第一电压和第二电压之和。在现有技术中,对该下一行像素单元13对应的像素电极充电时,该下一行像素单元对应的像素电极从初始电压达到目标电压,所需充电电压大于第一电压,在充电速率相同的情况下,电压越大,对应的充电时间越长,因此与现有技术相比,对该下一行像素单元13对应的像素电极131充电时,像素单元13对应的像素电极131从已输入第二电压的基础上进行充电,即只需再输入第一电压即可达到目标电压,因此本发明实施例可以缩短该下一行像素单元13对应的像素电极131达到目标电压的时间,从而可以改善大尺寸高分辨率产品中由于寻址时间较短导致的充电率不足的问题。
例如,如图1和图2所示,G1为第1行像素单元13对应的扫描线12提供的电压,G2为第2行像素单元13对应的扫描线12提供的电压,在第1行像素单元13对应的扫描线12通过扫描信号时,可以使第1行像素单元13对应的第一薄膜晶体管15和第2行像素单元13对应的第二薄膜晶体管16导通,由于第2行像素单元13对应的第二薄膜晶体管16与预充电信号线14连接,预充电信号线14与公共信号端17连接,公共信号端17可以提供第二电压,因此公共信号端17可以通过预充电信号线14向第2行像素单元13对应的像素电极131输入第二电压,使第2行像素单元13对应的像素电极131从当前的初始电压达到第二电压,当第2行像素单元13对应的扫描线12提供扫描信号时,第2行像素单元13对应的第一薄膜晶体管15的第一端和第二端导通,在多条数据线11通过数据信号时,向第2行像素单元13对应的像素电极131输入第一电压,使第2行像素单元13对应的像素电极131在已输入第二电压的基础上达到目标电压,避免了在对第2行像素单元13对应的像素电极131充电时,第2行像素单元13对应的像素电极131从当前的初始电压充电到目标电压。进一步的,当第2行像素单元13对应的像素电极131的初始电压为-5V,目标电压需要为+5V时,该第二电压可以为5V,第一电压也可以为5V。在现有技术中,对第2行像素单对应的像素电极充电时,需要将像素电极的电压从-5V充电到+5V,而在本发明实施例中,预充电信号线14可以将像素电极131的电压从-5V充电到0V,对第2行像素单元13对应的像素电极131充电时,只需要将像素电极131从0V充电到+5V即可,因此缩短了第2行像素单元13对应的像素电极131的充电时间,同时以此类推,可以缩短第n行像素单元13对应的像素电极131的充电时间,进一步的,与现有技术相比,本发明实施例中在对像素电极131充电时间可以缩短一半的时间,从而可以改善大尺寸高分辨率产品中由于寻址时间较短导致的充电率不足的问题。
其中,显示面板中还包括公共电极(未示出),公共电极与公共信号端连接,在像素电极施加充电电压后,可以与公共电极形成电场,驱动显示面板中的液晶转动,从而使与该像素电极所在的像素单元对应的区域透光,进而使得显示面板可以显示画面,预设信号线可以通过公共电极与公共信号端连接。
可选地,如图3所示(仅示出5行和5列像素单元),图3为本发明实施例提供的另一种阵列基板的俯视图,其中,预充电信号线14包括与每列像素单元13分别对应的多条预充电信号线14。
具体的,如图3所示,每列像素单元13对应一条预充电信号线14,一条预充电信号线14与对应列的像素单元13中的第二薄膜晶体管16的第二端电连接,由于每列像素单元13对应一条预充电信号线14,即一条预充电信号线14与一列像素单元13相对应,所以在布线过程中,可以使预充电信号线14的布线相对简单。
可选地,如图3所示,多条数据线11和多条预充电信号线14沿扫描线12的延伸方向依次交替排布,且多条数据线11和多条预充电信号线14平行设置。
具体的,如图3所示,当多条数据线11和多条预充电信号线14沿扫描线12的延伸方向依次交替排布,且多条数据线11和多条预充电信号线14平行设置时,可以使多条预充电信号线14的布线方式与多条数据线11的布线方式相同,在多条预充电信号线14的布线过程中,可以使布线方式更加简单。
可选地,如图4所示,图4为本发明实施例提供的另一种阵列基板的俯视图,在每个像素单元13中,第一薄膜晶体管15和第二薄膜晶体管16分别位于靠近对应的数据线11的两个顶角区域。
具体的,如图4所示,在一个像素单元13中,当第一薄膜晶体管15和第二薄膜晶体管16分别位于靠近对应的数据线11的两个顶角区域时,在设计与第一薄膜晶体管15连接的走线和与第二薄膜晶体管16连接的走线时比较简单,无需增加相对复杂的走线。
可选地,如图3所示,在每个像素单元13中,第一薄膜晶体管15和第二薄膜晶体管16分别位于像素单元13相对的两个顶角区域。
具体的,如图3所示,在一个像素单元13中,当第一薄膜晶体管15和第二薄膜晶体管16分别位于像素单元13相对的两个顶角区域时,在设计与第一薄膜晶体管15连接的走线和与第二薄膜晶体管16连接的走线时比较简单,无需增加相对复杂的走线。
可选地,如图5所示,图5为本发明实施例提供的另一种阵列基板的俯视图,该阵列基板还包括:一条开关信号线18,开关信号线18与第1行像素单元13对应的扫描线12平行且同层设置;
在第1行像素单元13中,每个像素单元13还包括第三薄膜晶体管24,第三薄膜晶体管24的第一端电连接于对应的像素电极131,第三薄膜晶体管24的第二端电连接于预充电信号线14,第三薄膜晶体管24的控制端电连接于开关信号线18;
在显示阶段,开关信号线18和多条扫描线12依次提供扫描信号。
具体的,如图5所示,在阵列基板上设置一条与第1行像素单元13对应的多条扫描线12同层且平行的开关信号线18,由于该开关信号线18与多条扫描线12同层设置,因此不会增加显示面板的厚度,同时,在第1行像素单元13中,每个像素单元13还包括第三薄膜晶体管24,第三薄膜晶体管24的第一端电连接于对应的像素电极131,第三薄膜晶体管24的第二端电连接于预充电信号线14,第三薄膜晶体管24的控制端电连接于开关信号线18,即第1行像素单元13包括第一薄膜晶体管15和第三薄膜晶体管24,第1行像素单元13包括的第三薄膜晶体管24与第2行至第n行像素单元13包括的第二薄膜晶体管16相同,并且由于在显示阶段,该开关信号线18与多条扫描线12依次提供扫描信号,进一步的,开关信号线18与多条扫描线12都连接到扫描驱动电路,扫描驱动电路按照该开关信号线18→第1行像素单元13对应的扫描线12→第2行像素单元13对应的扫描线12→第3行像素单元13对应的扫描线12→……→第n行像素单元13对应的扫描线12的顺序依次提供扫描信号,在对该开关信号18提供扫描信号时,可以使第1行像素单元13对应的第三薄膜晶体管24的第一端和第二端导通,然后公共信号端17通过多条数据线11为第1行像素单元13对应的像素电极131输入第二电压,在扫描驱动电路为第1行像素单元13对应的扫描线12提供扫描信号时,使第1行像素单元13对应的第一薄膜晶体管15的第一端和第二端导通,然后通过多条数据线11为第1行像素单元13对应的像素电极131输入第一电压,使第1行像素单元13对应的像素电极131在输入第二电压的基础上达到目标电压,即只需再输入第一电压即可达到目标电压,从而使第1行像素单元13对应的像素电极131达到目标电压的时长缩短,同时由于第2行至第n行像素单元13对应的像素电极131达到目标电压的时长也缩短,进而使整个显示面板中的像素电极131达到目标电压的时长缩短,从而可以改善大尺寸高分辨率产品中由于寻址时间较短导致的充电率不足的问题。
可选地,如图5所示,该开关信号线18位于第1行像素单元13中,远离第1行像素单元13对应的扫描线12的一侧。
具体的,如图5所示,在第1行像素单元13中,该开关信号线18与第1行像素单元13对应的扫描线12分别位于像素电极131沿扫描线12延伸方向的两侧,使得开关信号线18与第1行像素单元13对应的扫描线12之间不会产生干扰,同时可以使该开关信号线18与第1行像素单元13对应的扫描线12的排布方式与第2行至第n行像素单元13对应的多条扫描线12之间的排布方式相同,无需对该开关信号重新设置走线方式,使不会增加显示面板的制作工艺和制作难度。
可选地,如图6所示,图6为本发明实施例提供的另一种阵列基板的俯视图,如图7所示,图7为图6中沿AA’方向上的截面图,如图8所示,图8为图6中沿BB’方向上的一种截面图,阵列基板还包括:衬底基板19,预充电信号线14在衬底基板19所在平面的正投影与多个像素单元13中的像素电极131在衬底基板19所在平面的正投影、多条数据线11在衬底基板19所在平面的正投影都不交叠。
具体的,如图6、图7和图8所示,当预充电信号线14在衬底基板19所在平面的正投影与多个像素单元13中的像素电极131在衬底基板19所在平面的正投影、多条数据线11在衬底基板19所在平面的正投影都不交叠时,可以避免预充电信号线14与像素电极131形成电容,以及避免预充电信号线14与多条数据线11形成电容,从而避免预充电信号线14和多条数据线11在传输信号时,对信号产生的干扰。
可选地,如图7和图8所示,多条数据线11和预充电信号线14同层设置且材料相同。
具体的,如图7和图8所示,当多条数据线11和预充电信号线14同层设置且材料相同时,可以在阵列基板上同时形成数据线11和预充电信号线14,进而不会增加制作阵列基板时的工艺流程,同时由于多条数据线11和预充电信号线14同层设置,因此也不会增加阵列基板的厚度,进而不会增加显示面板的厚度,也不会影响到显示面板的穿透率。
可选地,如图9所示,图9为图6中沿BB’方向上的另一种截面图,多条数据线11和预充电信号线14不同层设置,预充电信号线14通过过孔电连接于第二薄膜晶体管16的第二端。
具体的,如图9所示,在将多条数据线11和预充电信号线14设置在不同层后,可以降低预充电信号线14与多条数据线11之间的信号干扰。另外,当多条数据线和预充电信号线不同层时,多条数据线和预充电信号线在衬底基板上的正投影可以交叠,进而使增加的预充电信号线不会影响到显示面板的穿透率。
如图10所示,图10本发明实施例提供的一种显示面板23,包括上述实施例中的阵列基板20、彩膜基板21和液晶层22,其中,阵列基板20和彩膜基板21相对设置,液晶层22位于阵列基板20和彩膜基板21之间。
如图11所示,图11为本发明实施例提供的一种显示装置100,包括上述的显示面板23。
需要说明的是,本发明实施例中所涉及的显示装置可以包括但不限于个人计算机(Personal Computer,PC)、个人数字助理(Personal Digital Assistant,PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP3播放器、MP4播放器等。
如图5和图12所示,图12为本发明实施例提供的一种驱动上述阵列基板的方法,该方法包括以下步骤:
步骤1201:多条扫描线12依次通过扫描信号,当第N行像素单元13对应的扫描线12提供扫描信号时,第N行像素单元13对应的第一薄膜晶体管15导通,多条数据线11向第N行像素单元13对应的像素电极131输入第一电压;且第N+1行像素单元13对应的第二薄膜晶体管16导通,公共信号端17通过预充电信号线14向第N+1行像素单元13对应的像素电极131输入第二电压,其中,N为正整数。
步骤1202:当第N+1行像素单元13对应的扫描线12提供扫描信号时,第N+1行像素单元13对应的第一薄膜晶体管15导通,多条数据线11向第N+1行像素单元13对应的像素电极131输入第一电压,使第N+1行像素单元对应的像素电极达到目标电压,第N+1行像素单元对应的像素电极的充电电压为第一电压和第二电压之和。
可选地,如图5和图13所示,图13为本发明实施例提供的另一种驱动上述阵列基板的方法,该方法包括以下步骤:
步骤1301:当开关信号线18通过扫描信号时,第1像素单元13对应的第三薄膜晶体管24导通,公共信号端17通过预充电信号线14向第1行像素单元13对应的像素电极131输入第二电压。
步骤1302:当第1行像素单元13对应的扫描线12通过扫描信号时,第1行像素单元13对应的第一薄膜晶体管15导通,多条数据线11向第1行像素单元13对应的像素电极131输入第一电压,使第1行像素单元对应的像素电极达到目标电压。
具体的,关于第2行至第n行像素单元13对应的像素电极131的充电方法已进行了详细说明,在此不再详细赘述。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (14)
1.一种阵列基板,其特征在于,包括:
多条数据线;
多条扫描线;
所述多条数据线和所述多条扫描线交叉绝缘限定的多个像素单元;
预充电信号线,所述预充电信号线与公共信号端连接;
每个所述像素单元包括像素电极和第一薄膜晶体管;
在每个所述像素单元中,所述第一薄膜晶体管的第一端电连接于对应的所述数据线,所述第一薄膜晶体管的第二端电连接于所述像素电极,所述第一薄膜晶体管的控制端电连接于对应的所述扫描线;
在第2至第n行所述像素单元中,每个所述像素单元还包括第二薄膜晶体管,所述第二薄膜晶体管的第一端电连接于对应的所述像素电极,所述第二薄膜晶体管的第二端电连接于所述预充电信号线,所述第二薄膜晶体管的控制端电连接于上一行所述像素单元对应的所述扫描线,n为大于2的正整数;
还包括:
衬底基板;
所述预充电信号线在所述衬底基板所在平面的正投影与所述多条数据线在所述衬底基板所在平面的正投影不交叠。
2.如权利要求1所述的阵列基板,其特征在于,所述预充电信号线包括与每列所述像素单元分别对应的多条预充电信号线。
3.如权利要求2所述的阵列基板,其特征在于,所述多条数据线和所述多条预充电信号线沿所述扫描线的延伸方向依次交替排布,且所述多条数据线和所述多条预充电信号线平行设置。
4.如权利要求3所述的阵列基板,其特征在于,在每个像素单元中,所述第一薄膜晶体管和所述第二薄膜晶体管分别位于靠近对应的所述数据线的两个顶角区域。
5.如权利要求3所述的阵列基板,其特征在于,在每个像素单元中,所述第一薄膜晶体管和所述第二薄膜晶体管分别位于像素单元相对的两个顶角区域。
6.如权利要求1所述的阵列基板,其特征在于,还包括:
一条开关信号线,所述开关信号线与第1行像素单元对应的所述扫描线平行且同层设置;
在所述第1行像素单元中,每个所述像素单元还包括第三薄膜晶体管,所述第三薄膜晶体管的第一端电连接于对应的所述像素电极,所述第三薄膜晶体管的第二端电连接于所述预充电信号线,所述第三薄膜晶体管的控制端电连接于所述开关信号线;
在显示阶段,所述开关信号线和所述多条扫描线依次提供扫描信号。
7.如权利要求6所述的阵列基板,其特征在于,所述开关信号线位于所述第1行像素单元中,远离所述第1行像素单元对应的所述扫描线的一侧。
8.如权利要求1所述的阵列基板,其特征在于,
所述预充电信号线在所述衬底基板所在平面的正投影与所述多个像素单元中的像素电极在所述衬底基板所在平面的正投影不交叠。
9.如权利要求1所述的阵列基板,其特征在于,所述多条数据线和所述预充电信号线同层设置且材料相同。
10.如权利要求1所述的阵列基板,其特征在于,所述多条数据线和所述预充电信号线不同层设置,所述预充电信号线通过过孔电连接于所述第二薄膜晶体管的第二端。
11.一种显示面板,其特征在于,包括如权利要求1至10中任一项所述的阵列基板。
12.一种显示装置,其特征在于,包括如权利要求11所述的显示面板。
13.一种驱动权利要求1至10中任一项所述阵列基板的方法,其特征在于,包括:
多条扫描线依次通过扫描信号,当第N行像素单元对应的扫描线提供所述扫描信号时,所述第N行像素单元对应的第一薄膜晶体管导通,多条数据线向所述第N行像素单元对应的像素电极输入第一电压;且第N+1行像素单元对应的第二薄膜晶体管导通,公共信号端通过预充电信号线向所述第N+1行像素单元对应的像素电极输入第二电压,其中,N为正整数;
当第N+1行像素单元对应的所述扫描线提供所述扫描信号时,所述第N+1行像素单元对应的所述第一薄膜晶体管导通,多条所述数据线向所述第N+1行像素单元对应的所述像素电极输入第一电压,使所述第N+1行像素单元对应的所述像素电极达到目标电压,且所述第N+1行像素单元对应的所述像素电极的充电电压为所述第一电压和所述第二电压之和。
14.如权利要求13所述的驱动方法,其特征在于,还包括:
当开关信号线通过所述扫描信号时,第1行像素单元对应的第三薄膜晶体管导通,公共信号端通过预充电信号线向所述第1行像素单元对应的所述像素电极输入所述第二电压;
当第1行像素单元对应的所述扫描线通过所述扫描信号时,所述第1行像素单元对应的所述第一薄膜晶体管导通,多条所述数据线向所述第1行像素单元对应的像素电极输入所述第一电压,使所述第1行像素单元对应的所述像素电极达到所述目标电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710383161.7A CN106959563B (zh) | 2017-05-26 | 2017-05-26 | 一种阵列基板及其驱动方法、显示面板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710383161.7A CN106959563B (zh) | 2017-05-26 | 2017-05-26 | 一种阵列基板及其驱动方法、显示面板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106959563A CN106959563A (zh) | 2017-07-18 |
CN106959563B true CN106959563B (zh) | 2020-08-18 |
Family
ID=59482868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710383161.7A Active CN106959563B (zh) | 2017-05-26 | 2017-05-26 | 一种阵列基板及其驱动方法、显示面板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106959563B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107463037A (zh) * | 2017-08-17 | 2017-12-12 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板及装置 |
CN107331342A (zh) * | 2017-08-25 | 2017-11-07 | 京东方科技集团股份有限公司 | 像素结构及其驱动方法、显示装置 |
CN108957882A (zh) * | 2018-07-16 | 2018-12-07 | 惠科股份有限公司 | 一种显示面板及显示装置 |
CN109064989A (zh) * | 2018-09-11 | 2018-12-21 | 惠科股份有限公司 | 驱动装置及其显示装置 |
CN111009185B (zh) * | 2018-10-08 | 2021-10-12 | 元太科技工业股份有限公司 | 像素阵列 |
CN114038408B (zh) * | 2021-11-23 | 2023-02-24 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其驱动方法、显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1858640A (zh) * | 2005-05-04 | 2006-11-08 | 三星电子株式会社 | 薄膜晶体管阵列面板和包括该阵列面板的液晶显示器 |
CN101995708A (zh) * | 2009-08-19 | 2011-03-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
TWM419123U (en) * | 2011-01-18 | 2011-12-21 | Chunghwa Picture Tubes Ltd | Pixel structure with pre-charge function |
CN104155820A (zh) * | 2014-08-13 | 2014-11-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及驱动方法 |
CN105489186A (zh) * | 2016-01-25 | 2016-04-13 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN106647084A (zh) * | 2017-02-27 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及显示面板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102367968B1 (ko) * | 2015-07-22 | 2022-02-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2017
- 2017-05-26 CN CN201710383161.7A patent/CN106959563B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1858640A (zh) * | 2005-05-04 | 2006-11-08 | 三星电子株式会社 | 薄膜晶体管阵列面板和包括该阵列面板的液晶显示器 |
CN101995708A (zh) * | 2009-08-19 | 2011-03-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
TWM419123U (en) * | 2011-01-18 | 2011-12-21 | Chunghwa Picture Tubes Ltd | Pixel structure with pre-charge function |
CN104155820A (zh) * | 2014-08-13 | 2014-11-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及驱动方法 |
CN105489186A (zh) * | 2016-01-25 | 2016-04-13 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN106647084A (zh) * | 2017-02-27 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN106959563A (zh) | 2017-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959563B (zh) | 一种阵列基板及其驱动方法、显示面板、显示装置 | |
CN108182921B (zh) | 一种阵列基板、显示面板与显示装置 | |
US10510308B2 (en) | Display device with each column of sub-pixel units being driven by two data lines and driving method for display device | |
US9904121B2 (en) | Array substrate, liquid crystal display panel, and its liquid crystal display device | |
CN101101423B (zh) | 液晶装置、其驱动方法及电子设备 | |
US8643802B2 (en) | Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method | |
US20130321251A1 (en) | Display device | |
JP2008033218A (ja) | 液晶表示装置 | |
US9691343B2 (en) | Display device comprising display panel with bridge patterns | |
US9646553B2 (en) | Display device | |
JP2007128092A (ja) | 液晶表示装置 | |
CN103279217A (zh) | 一种内嵌式触摸屏及显示装置 | |
EP2722710B1 (en) | Array substrate, LCD device and driving method | |
US20120033163A1 (en) | Array substrate, manufacturing thereof, and liquid crystal panel | |
US20160335975A1 (en) | Array Substrate and Driving Method Thereof, Display Panel, and Display Apparatus | |
CN104317124A (zh) | 阵列基板、像素驱动方法和显示装置 | |
CN105093717A (zh) | 液晶显示装置以及电子设备 | |
US10466554B2 (en) | Connection wiring configuration for an array substrate, display panel and display device | |
CN102576162A (zh) | 显示装置 | |
US9984637B2 (en) | Array substrate and manufacturing method thereof, display panel and driving method thereof | |
CN103926768A (zh) | 一种阵列基板、显示面板和显示装置 | |
WO2021227122A1 (zh) | 阵列基板和显示面板 | |
JP4163611B2 (ja) | 液晶表示装置 | |
CN102692772A (zh) | 液晶显示装置以及驱动液晶显示装置的方法 | |
EP2998785B1 (en) | Liquid crystal display panel and driving method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |