JPH08166775A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【構成】 画素１を駆動するためのスイッチング素子と
して各画素１…に配されたＭＯＳトランジスタと、デー
タ信号線６７…及び走査信号線６６…を介してＭＯＳト
ランジスタに表示用データに基づく駆動信号を伝送する
走査信号線駆動回路２１及びデータ信号線駆動回路２２
と、これら駆動回路２１・２２に出力するための表示用
データを１フレーム単位で記憶し、かつ画素外に設けら
れる第１フレームメモリ２４及び第２フレームメモリ２
５とが同一基板上に形成されている。 【効果】 ドライバモノリシック技術を応用することに
より、実装効率の向上及び低コスト化を図ることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス状に表示用
画素を有する画像表示装置に関するものである。

【０００２】

【従来の技術】薄型パネルディスプレイとして代表的な
ものの一つにアクティブマトリクス型の液晶表示装置が
知られている。上記アクティブマトリクス型の液晶表示
装置では、図１２に示すように、液晶容量７１及び補助
容量７２からなる画素容量７３と非晶質シリコンからな
る薄膜トランジスタ（Thin Film Transistor）スイッチ
ング素子（以下、「ＴＦＴ」と称する）７４とからなる
画素７５を、図１３に示すように、マトリクス状に配列
して画素アレイ７０として形成し、これを表示用電極基
板として用いている。

【０００３】上記の画素７５はガラス板等の光透過型の
絶縁基板上に形成されており、この絶縁基板上には、図
１２に示すように、その他に、ＴＦＴ７４に接続されて
画素７５を駆動するためのデータ信号線７６や走査信号
線７７等の各配線も併せて形成されている。そして、こ
れら各画素７５…が隣り合う各データ信号線７６…及び
隣り合う各走査信号線７７…により囲まれた位置にそれ
ぞれ配置されたものとなっている。

【０００４】この種の液晶表示装置は、画像の表示品位
が高く、また表示用電極基板として利用される絶縁基板
の面積の大きさに制約が少なく、かつ反射型、透過型の
いずれにも適用可能なため、広く実用に供されている。

【０００５】ところで、液晶表示装置では、スイッチン
グ素子を備えた画素にデータ信号及び走査信号を供給す
るための駆動回路を表示用電極基板に接続する必要があ
る。

【０００６】駆動回路と表示用電極基板との接続方法と
しては、ポリイミド樹脂薄膜ベース等に銅薄膜線を多数
形成してなる接続フィルムを用いるフィルムキャリア方
式や表示用電極基板上に直接駆動回路を実装するＣＯＧ
（Chip On Glass)方式等がある。

【０００７】これに対し、近年では表示電極基板におけ
るスイッチング素子の形成に際して、駆動回路とスイッ
チング素子とを一体形成し、回路素子の実装効率を向上
させるドライバモノリシック技術の開発が行われてい
る。

【０００８】しかし、スイッチング素子として一般的に
用いられる非晶質シリコン薄膜を半導体層とした非晶質
シリコンのＴＦＴを用いたのでは駆動能力が不足し、ド
ライバモノリシック技術を実現させるには困難である。

【０００９】そこで、駆動能力の高い多結晶シリコン薄
膜を半導体層とした多結晶シリコンのＴＦＴを用いたド
ライバモノリシック技術の開発が進められている。

【００１０】ここで、一般的なドライバモノリシック型
アクティブマトリクス画像表示装置について詳述する。

【００１１】図１４に示すように、多結晶シリコンから
なるＴＦＴを用いたＭＯＳ（MetalOxide Semiconducto
r)トランジスタは、絶縁基板８１に多結晶シリコンから
なる半導体層８２を形成し、次いで、ゲート絶縁膜８３
及びゲート電極８４を形成した後、半導体層８２にソー
ス電極８５及びドレイン電極８６を形成し、さらに、層
間絶縁膜８７及び金属配線層８８・８９を形成した後、
保護膜９０を形成した構造である。

【００１２】上記ゲート電極８４は上記走査信号線７７
に、ソース電極８５はデータ信号線７６に、並びにドレ
イン電極８６は液晶容量７１及び補助容量７２に接続さ
れている。なお液晶容量７１及び補助容量７２の反対側
の端子は共通電極に接続されている。

【００１３】また、上記各データ信号線７６…は、表示
用データを供給するデータ信号線駆動回路７８に接続さ
れ、各走査信号線７７…は走査信号を供給する走査信号
線駆動回路７９にそれぞれ接続されている。そして、上
記データ信号線駆動回路７８及び走査信号線駆動回路７
９は、これらにタイミング信号を送るタイミングコント
ローラ８０に接続されている。

【００１４】上記タイミングコントローラ８０は、図１
３に示すように、各画素７５…に表示すべきデータの電
圧、及び表示を行う際の位置決めを行うための水平、垂
直同期信号等を生成し、これら信号を基にデータ信号線
駆動回路７８にて１水平期間分の表示用データをサンプ
リングし、このサンプリングされた信号をタイミングコ
ントローラ８０にて生成した転送信号により上記データ
信号線７６に出力する。

【００１５】一方、走査信号線駆動回路７９では、図１
２に示すように、走査信号線７７がアクティブ状態であ
るときにデータ信号線７６上を送られている表示用デー
タがＴＦＴ７４を介して液晶容量７１に書き込まれる。
液晶容量７１に書き込まれた電荷により液晶層の透過
率、或いは反射率が変調され表示が維持される。そし
て、表示用データの垂直周波数が６０Ｈｚであればイン
ターレース方式では１／３０秒、ノンインターレース方
式では１／６０秒で１画面の表示、つまり１フレームが
完了する。

【００１６】ところで、液晶容量７１にはこの液晶容量
７１と並列に比較的高抵抗の抵抗成分が存在すると共
に、ＯＦＦ状態のＴＦＴ７４にも抵抗成分が存在する。
このため、蓄積された電荷がこれら抵抗成分を介してリ
ークし、次のフレームによって再びこの画素７５に表示
用データが書き込まれるまでに画素電極の電位が変化す
る。さらに、ドライバモノリシック技術を実現するため
に必要不可欠である多結晶シリコンのＴＦＴをスイッチ
ング素子として用いた場合には、該トランジスタのＯＦ
Ｆ特性は非晶質シリコンのＴＦＴと比較すると劣悪であ
るために、さらに表示品位の劣化を招いていた。したが
って、上記不具合を低減させるために液晶容量と並列に
比較的大きな値を有する補助容量７２を設けることが通
例とされている。

【００１７】

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置では、ドライバモノリシック技術を実
現するために必要不可欠である多結晶シリコンのＴＦＴ
７４をスイッチング素子として用いた場合、この多結晶
シリコンのＴＦＴ７４のＯＦＦ特性が非晶質シリコンの
ＴＦＴ７４と比較すると劣悪であるために、表示電位が
減衰して画素７５に書き込まれた表示用データが十分保
持されないという表示品位の劣化等が問題となってい
た。

【００１８】また、上記不具合を低減させるために液晶
容量７１と並列に比較的大きな値を有する補助容量７２
を設けるという対策が施されているが、この補助容量７
２の存在によって画素７５の開口率が低下していた。

【００１９】そこで、これらの問題を解決するために、
表示用データを各画素の補助容量で保持するのではな
く、画素外に各画素に対応させて設けたメモリを用いて
表示用データを保持する構成が提案できる。

【００２０】しかしながら、上記画素外にメモリを設
け、メモリを形成する基板と画素アレイを形成する基板
とを別々にした場合には、その接続が煩雑となり、画像
表示装置の実装効率を向上させるというドライバモノリ
シック技術の利点を損なうという問題点を有している。

【００２１】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、多結晶シリコンＴＦＴを
スイッチング素子として用いた場合においても、ドライ
バモノリシック技術を実現し得ると共に、多結晶シリコ
ンＴＦＴのＯＦＦ特性の不足を補い、画素開口率の向上
を図り、良好な表示品位を確保し得る画像表示装置を提
供することにある。

【００２２】

【課題を解決するための手段】請求項１記載の発明の画
像表示装置は、上記課題を解決するために、複数のデー
タ信号線と、それらデータ信号線に対して交差する複数
の走査信号線とを備えると共に、表示用データに基づき
画像を表示するための各画素が、隣り合う各データ信号
線及び隣り合う各走査信号線により囲まれた位置にそれ
ぞれ配置された画素アレイよりなる画像表示装置におい
て、上記画素を駆動するためのスイッチング素子として
各画素に配列されたＭＯＳトランジスタと、上記データ
信号線及び走査信号線を介して上記ＭＯＳトランジスタ
に表示用データに基づく駆動信号を伝送する駆動回路
と、上記駆動回路に出力するための表示用データを１フ
レーム単位で記憶し、かつ画素外に設けられるメモリ手
段とが同一基板上に形成されていることを特徴としてい
る。

【００２３】請求項２記載の発明の画像表示装置は、上
記課題を解決するために、請求項１記載の画像表示装置
において、上記メモリ手段は少なくとも２つの区分メモ
リ手段に区分される一方、上記表示用データにおける新
たな１フレーム分の一方の区分メモリ手段への記憶と他
方の区分メモリ手段における既に記憶された１フレーム
分の表示用データの上記駆動回路への読み出しとを交互
に切り替えて行わせる切替手段と、上記一方の区分メモ
リ手段による表示用データの新たな１フレームを記憶す
る期間内に、他方の区分メモリ手段における既に記憶さ
れた１フレーム分の表示用データの上記駆動回路への読
み出しを２回以上回行うことにより同一表示用データを
同一画素に２回以上繰り返して書き込ませる繰返書込手
段とが設けられていることを特徴としている。

【００２４】請求項３記載の発明の画像表示装置は、上
記課題を解決するために、請求項１又は２記載の画像表
示装置において、上記メモリ手段をＤＲＡＭ（Dynamic
Random Access Memory) 構成、ＳＲＡＭ(Static Random
Access Memory) 構成又はＥＥＰＲＯＭ(Electrical Er
asable Programable Read Only Memory)構成としたこと
を特徴としている。

【００２５】請求項４記載の発明の画像表示装置は、上
記課題を解決するために、請求項１、２又は３のいずれ
かに記載の画像表示装置において、上記ＭＯＳトランジ
スタと駆動回路及びメモリ手段を構成する各素子とは、
多結晶シリコン薄膜を半導体層としてなっていることを
特徴とする請求項１、２又は３のいずれかに記載の画像
表示装置。

【００２６】請求項５記載の発明の画像表示装置は、上
記課題を解決するために、請求項１、３又は４のいずれ
かに記載の画像表示装置において、上記基板は電気絶縁
性を有するガラス基板からなっており、上記ＭＯＳトラ
ンジスタ、駆動回路、及びメモリ手段の各手段を構成す
る素子が６００℃以下のプロセス温度で形成されている
ことを特徴としている。

【００２７】

【作用】請求項１の構成によれば、画素を駆動するＭＯ
Ｓトランジスタと、駆動信号を伝送する駆動回路と、表
示用データを１フレーム単位で記憶するメモリ手段とが
同一基板上に形成されている。これにより、実装効率の
向上及び低コスト化を図ることができる。

【００２８】請求項２の構成によれば、新たな１フレー
ム分の表示用データは、切替手段によって、少なくとも
２つの区分メモリ手段のいずれかに記憶される。そし
て、一方の区分メモリ手段への記憶が行われる期間内
に、他方の区分メモリ手段における既に記憶された１フ
レーム分の表示用データの駆動回路への読み出しが上記
切替手段によって行われる。そして、切替手段は、上記
少なくとも２つの区分メモリ手段への記憶と読み出しと
を交互に切り替えて行わせる。これによって、表示デー
タの記憶と各駆動手段への読み出しとを同時に行うこと
ができる。

【００２９】一方、他方の区分メモリ手段における既に
記憶された１フレーム分の表示用データの上記駆動回路
への読み出しに際しては、一方の区分メモリ手段によっ
て表示用データの新たな１フレームを記憶させる期間内
に、他方の区分メモリ手段における既に記憶された１フ
レーム分の表示用データの上記駆動回路への読み出しを
２回以上行うことにより繰返書込手段が同一表示用デー
タを同一画素に２回以上書き込ませる。

【００３０】この結果、新たな１フレームの表示用デー
タが記憶される期間内に、同一表示用データを同一画素
に繰り返し書き込ませるので、画素に要求されるデータ
保持時間が短縮され、保持率が向上する。したがって、
多結晶シリコンＴＦＴをスイッチング素子として用いた
場合においても、多結晶シリコンＴＦＴのＯＦＦ特性の
不足を補い、良好な表示品位を確保することができる。

【００３１】また、各画素の補助容量を廃止するか又は
補助容量の該容量値を小さくすることができるので、画
素開口率の向上を図ることができ、かつ画素回路規模の
縮小を図り、ひいては良品率の向上及び高精細化が可能
となる。

【００３２】また、請求項３の構成によれば、上記メモ
リ手段をＤＲＡＭ構成、ＳＲＡＭ構成、又はＥＥＰＲＯ
Ｍ構成としているので、既存のＤＲＡＭ、ＳＲＡＭ又は
ＥＥＰＲＯＭの技術を活用して、ＭＯＳトランジスタ、
駆動回路及びメモリ手段を同一基板上に容易に形成する
ことができる。

【００３３】一方、スイッチング素子として一般的に用
いられる非晶質シリコン薄膜を半導体層とした非晶質シ
リコンＴＦＴを用いたのでは、駆動能力が不足し、ドラ
イバモノリシック技術を実現させるには困難である。

【００３４】しかし、請求項４の構成によれば、ＭＯＳ
トランジスタは、駆動能力が高い多結晶シリコン薄膜を
半導体層としてなっているので、メモリ手段及び駆動回
路とスイッチング素子とをモノリシックに形成すること
ができる。

【００３５】しかも、メモリ手段は、フレーム周期以下
の時間毎にデータを書き換えることにより、リーク電流
の大きい多結晶シリコンＴＦＴを用いたメモリにおいて
も、リークによるデータの消失を防ぐことができ、これ
によって、通常のＤＲＡＭで行われているようなリフレ
ッシュ動作を必要としない。また、多結晶シリコン薄膜
を用いたＭＯＳトランジスタのＯＦＦ特性の不足を充分
に補うことができる。

【００３６】また、請求項５の構成によれば、基板上に
形成されるＭＯＳトランジスタ、駆動回路及びメモリ手
段を構成する素子がプロセス温度６００℃以下で形成さ
れているので、安価な低融点のガラス基板が使用可能と
なり、これによって、装置の大型化、低コスト化が可能
となる。

【００３７】

【実施例】

〔実施例１〕本発明の一実施例について図１ないし図７
に基づいて説明すれば、以下の通りである。

【００３８】本実施例の画像表示装置としての例えば液
晶表示装置は、アクティブマトリクス型の液晶表示装置
に適用されるものであり、図１に示すように、複数の画
素１…をｍ×ｎのマトリクス状に配した画素アレイ２を
有している。

【００３９】上記画素１は、図２に示すように、液晶容
量６１及び補助容量６２からなる画素容量６３と多結晶
シリコンの半導体層からなるＭＯＳ（Metal Oxide Semi
conductor)トランジスタ６４とからなっている。

【００４０】また、画素１はガラス基板等の光透過型の
後述する絶縁基板５上に形成されており、この絶縁基板
５上には、ＭＯＳトランジスタ６４に接続されて画素１
を駆動するためのデータ信号線６６や走査信号線６７も
併せて形成されている。そして、隣り合う各データ信号
線６６…及び隣り合う各走査信号線６７…により囲まれ
た位置に各画素１…がそれぞれ配置されたものとなって
いる。

【００４１】上記の各データ信号線６６…及び各走査信
号線６７…は、図１に示すように、画素アレイ２の横で
上記絶縁基板５上に一体に形成された駆動回路としての
走査信号線駆動回路２１及びデータ信号線駆動回路２２
にそれぞれ接続されると共に、後述する第１フレームメ
モリ２４及び第２フレームメモリ２５も合わせてこの絶
縁基板５上に形成されている。したがって、同図におい
て一点鎖線で示す各画素１…のＭＯＳトランジスタ６４
…、走査信号線駆動回路２１及びデータ信号線駆動回路
２２、並びに第１フレームメモリ２４及び第２フレーム
メモリ２５が同一絶縁基板５上に形成されていることに
なり、これによって、回路素子の実装効率を向上させる
ドライバモノリシック技術の適用が図られている。以
下、これらの構造を順に説明する。

【００４２】上記の走査信号線駆動回路２１及びデータ
信号線駆動回路２２は、繰返書込手段としてのタイミン
グコントローラ２３に接続されている。また、データ信
号線駆動回路２２は、メモリ手段としての第１フレーム
メモリ２４又は第２フレームメモリ２５を介して表示用
データに接続される一方、上記第１フレームメモリ２４
及び第２フレームメモリ２５には、切替手段としての上
記タイミングコントローラ２３からの切替信号がそれぞ
れ入力されている。

【００４３】上記タイミングコントローラ２３は、各画
素１…に表示すべきデータの電圧、及び表示を行う際の
位置決めを行うための水平・垂直同期信号等を生成し、
これらの信号を基にデータ信号線駆動回路２２にて１水
平期間分の表示用データをサンプリングする。次いで、
タイミングコントローラ２３は、サンプリングされた上
記信号をタイミングコントローラ２３で生成した転送信
号によりデータ信号線６６に出力する。

【００４４】上記の第１フレームメモリ２４及び第２フ
レームメモリ２５は、書き込みと読み出しとを１フレー
ム毎、すなわちフレーム周波数が６０Ｈｚの場合には１
６．６７ｍｓｅｃ毎に交互に行う。なお、１フレームと
は、画素アレイ２全体で表示される完結した１画像をい
う。

【００４５】また、本実施例においては、上記メモリ手
段及び一方の区分メモリ手段としての第１フレームメモ
リ２４並びにメモリ手段及び他方の区分メモリ手段とし
ての第２フレームメモリ２５は、合計２つのメモリに区
分されているが、必ずしもこれに限らず、それ以上の数
でも良い。

【００４６】ところで、本実施例では、第１フレームメ
モリ２４及び第２フレームメモリ２５を構成するメモリ
セルは、図３に示すように、スイッチング素子とキャパ
シタとを備えたＤＲＡＭと同様の構造を有している。な
お、第１フレームメモリ２４又は第２フレームメモリ２
５におけるメモリ容量は、下記の条件を満たすように構
成されている。

【００４７】メモリ容量≧画素数×色数×階調数 ここで、色数は、カラーでは３、白黒では１となる。ま
た、階調数は、２５６階調では８、６４階調では６、８
階調では３となる。

【００４８】上記の第１フレームメモリ２４及び第２フ
レームメモリ２５を形成する場合には、まず、絶縁基板
５上に、多結晶シリコンからなる半導体層８及び多結晶
シリコン半導体からなる第１容量電極９を形成し、これ
らの上にゲート絶縁膜１０を形成する。次いで、半導体
層８におけるゲート絶縁膜１０の上にゲート電極１１を
形成する一方、第１容量電極９におけるゲート絶縁膜１
０の上に第２容量電極１２を形成する。

【００４９】次いで、上記の半導体層８にはソース電極
１３及びドレイン電極１４を形成する。さらに、層間絶
縁膜１５を形成した後、後述するビットライン７となる
金属配線１６、ドレイン電極１４と第２容量電極１２と
を接続する金属配線層１７、及び中間電位であるＨＶＣ
Ｃ端子と第１容量電極９とを接続する金属配線１８を形
成する。最後に保護膜１９を形成する。

【００５０】上記の構成は、図４に示す回路と等価にな
っており、半導体層８等から形成されるスイッチング素
子であるメモリ用ＭＯＳトランジスタ４と第１容量電極
９及び第２容量電極１２からなるデータ保持容量３とが
一体化して１つのメモリセルとして形成されており、Ｄ
ＲＡＭ（Dynamic Random Access Memory) と同様の構造
となっている。

【００５１】上記のメモリ用ＭＯＳトランジスタ４にお
ける上記金属配線１６はビットライン７に接続される一
方、上記のゲート電極１１はワードライン６に接続され
る。

【００５２】また、メモリ用ＭＯＳトランジスタ４のド
レイン電極１４がデータ保持容量３に接続される。

【００５３】そして、ワードライン６に所定の電圧を印
加することによりメモリ用ＭＯＳトランジスタ４がＯＮ
し、ビットライン７に供給される表示用データがデータ
保持容量３に記憶される。また、読み出しも同様に、ワ
ードライン６に所定の電圧を印加するとメモリ用ＭＯＳ
トランジスタ４がＯＮし、データ保持容量３に記憶され
ている表示用データがビットライン７を通して読み出さ
れる。したがって、本実施例の液晶表示装置における第
１フレームメモリ２４及び第２フレームメモリ２５は、
ＤＲＡＭと同様の動作を行う。しかも、通常のＤＲＡＭ
では外部にリフレッシュ回路が必要であるが、本実施例
の駆動法においては、後述するように、第１フレームメ
モリ２４及び第２フレームメモリ２５を使用して、１フ
レーム期間の１／ｚ毎、すなわちフレーム周波数が６０
Ｈｚの場合には、１６．６７×１／ｚ〔ｍｓｅｃ〕毎に
表示用データが読み出し及び再書き込みされるので、こ
れによって該リフレッシュ回路を不要とすることができ
る。

【００５４】さらに、本実施例では、絶縁基板５は、安
価な低融点のガラス基板を使用しており、上記の画素１
のＭＯＳトランジスタ６４、第１フレームメモリ２４及
び第２フレームメモリ２５、並びに走査信号線駆動回路
２１及びデータ信号線駆動回路２２も６００℃以下のプ
ロセス温度で形成されている。

【００５５】上記の構成を有する液晶表示装置の動作に
ついて説明する。図５に示すように、最初の状態ｔ₀ で
は、上記タイミングコントローラ２３にて生成された切
り替え信号により第１フレームメモリ２４が書き込みを
行い、第２フレームメモリ２５が読み出しを行うモード
になっているものとする。ただし、第２フレームメモリ
２５には既に１フレーム前の表示用データが記憶されて
いるものとする。

【００５６】この状態で、第１フレームメモリ２４は、
１フレーム期間内に現フレームの表示用データを書き込
み、記憶する。

【００５７】この動作と平行して第２フレームメモリ２
５は、既に記憶されている１フレーム前の表示用データ
の読み出しを１フレーム期間内にｚ回（ｚは２以上の整
数）繰り返して行う。この読み出された１フレーム前の
表示用データは、図１に示すように、データ信号線駆動
回路２２に入力され、タイミングコントローラ２３から
のタイミング信号によりサンプリングされ、データ信号
線６６に出力される。

【００５８】これと同時にタイミングコントローラ２３
からのタイミング信号により走査信号線駆動回路２１か
らも走査信号が出力され表示用データが所定の画素１に
書き込まれる。

【００５９】すなわち、タイミングコントローラ２３
は、第２フレームメモリ２５の読み出し速度に対応し
て、１フレーム期間（フレーム周波数が６０Ｈｚの場合
には１６．６７／ｚ〔ｍｓｅｃ〕）以内でｎ本分の走査
信号が出力できるようなタイミングで走査信号線駆動回
路２１を動作させると共に、それぞれの走査信号のパル
ス内でｍ個の表示用データのサンプリングと書き込みと
を行えるような周波数でデータ信号線駆動回路２２も動
作させる。この結果、データ信号線駆動回路２２及び走
査信号線駆動回路２１の動作周波数は、１フレーム期間
内に各画素１…に１回表示用データを書き込む動作を行
った場合の動作周波数のｚ倍となる。

【００６０】このように、本実施例の液晶表示装置で
は、画素１…を駆動するＭＯＳトランジスタ６４と、駆
動信号を伝送する走査信号線駆動回路２１及びデータ信
号線駆動回路２２と、表示用データを１フレーム単位で
記憶する第１フレームメモリ２４及び第２フレームメモ
リ２５とが同一絶縁基板５上に形成されている。これに
より、実装効率の向上及び低コスト化を図ることができ
る。

【００６１】また、これらを全て同一絶縁基板５上に形
成することによって、既存プロセスにデータ保持容量３
の製造工程のみを追加することによって、又は補助容量
６２と同様の工程でモノリシックに形成可能な第１フレ
ームメモリ２４及び第２フレームメモリ２５を用いるこ
とによって、さらに実装効率の向上及び低コスト化を図
ることができる。

【００６２】また、本実施例の液晶表示装置では、新た
な１フレーム分の表示用データは、タイミングコントロ
ーラ２３によって、第１フレームメモリ２４又は第２フ
レームメモリ２５のいずれかに記憶される。そして、例
えば、第１フレームメモリ２４への記憶が行われる期間
内に、第２フレームメモリ２５における既に記憶された
１フレーム分の表示用データの走査信号線駆動回路２１
及びデータ信号線駆動回路２２への読み出しが上記タイ
ミングコントローラ２３によって行われる。そして、タ
イミングコントローラ２３は、上記２個の第１フレーム
メモリ２４及び第２フレームメモリ２５への記憶と読み
出しとを交互に切り替えて行わせる。これによって、表
示データの記憶と各駆動回路２１・２２への読み出しと
を同時に行うことができる。

【００６３】一方、第２フレームメモリ２５における既
に記憶された１フレーム分の表示用データの走査信号線
駆動回路２１及びデータ信号線駆動回路２２への読み出
しに際しては、タイミングコントローラ２３が、第１フ
レームメモリ２４によって表示用データの新たな１フレ
ームを記憶させる期間内に、第２フレームメモリ２５に
おける既に記憶された１フレーム分の表示用データの走
査信号線駆動回路２１及びデータ信号線駆動回路２２へ
の読み出しを２回以上のｚ回行うことにより、１フレー
ム期間に、同一表示用データを同一画素１に２回以上の
ｚ回書き込ませる。

【００６４】この結果、新たな１フレームの表示用デー
タが記憶される期間内に、同一表示用データを同一画素
１に繰り返し書き込ませるので、画素１に要求されるデ
ータ保持時間が短縮され、保持率が向上する。すなわ
ち、図６に示すように、画素容量６３の電位は、時間の
経過に伴い減衰するが、これを必要電位にまで減衰する
時間Ｔ₀ 以内に再度電位を高めることによって、絶えず
表示の必要電位を確保することができる。したがって、
多結晶シリコンＴＦＴをスイッチング素子として用いた
場合においても、多結晶シリコンＴＦＴのＯＦＦ特性の
不足を補い、良好な表示品位を確保することができる。

【００６５】また、各画素１…の補助容量６２を廃止す
るか又は補助容量６２の該容量値を小さくすることがで
きるので、画素開口率の向上を図ることができ、かつ画
素回路規模の縮小を図り、ひいては良品率の向上及び高
精細化が可能となる。

【００６６】また、本実施例の液晶表示装置は、第１フ
レームメモリ２４及び第２フレームメモリ２５がＤＲＡ
Ｍと同様の構造となっており、既存のＤＲＡＭの技術を
活用することができる。

【００６７】さらに、ＤＲＡＭ構成とすることで、第１
フレームメモリ２４及び第２フレームメモリ２５の占め
る面積を小さくすることが可能となる。

【００６８】一方、スイッチング素子として一般的に用
いられる非晶質シリコン薄膜を半導体層とした非晶質シ
リコンＴＦＴを用いたのでは、駆動能力が不足し、ドラ
イバモノリシック技術を実現させるには困難である。

【００６９】しかし、本実施例では、ＭＯＳトランジス
タ６４は、多結晶シリコン薄膜を半導体層としてなって
いるので、従来用いていた非晶質シリコンよりも大幅に
キャリア移動度を稼ぐことができ、駆動能力が高い。ま
た、第１フレームメモリ２４及び第２フレームメモリ２
５及び走査信号線駆動回路２１及びデータ信号線駆動回
路２２を構成する各素子も同様に多結晶シリコン薄膜を
用いることでモノリシックに形成することができる。

【００７０】しかも、第１フレームメモリ２４及び第２
フレームメモリ２５は、フレーム周期以下の時間毎にデ
ータを書き換えるので、リーク電流の大きい多結晶シリ
コンＴＦＴを用いたメモリにおいても、リークによるデ
ータの消失を防ぐことができ、これによって、通常のＤ
ＲＡＭで行われているようなリフレッシュ動作を必要と
しない。さらに、多結晶シリコン薄膜を用いたＭＯＳト
ランジスタ６４のＯＦＦ特性の不足を充分に補うことが
できる。

【００７１】また、絶縁基板５上に形成されるＭＯＳト
ランジスタ６４、データ信号線駆動回路２２及び走査信
号線駆動回路２１、第１フレームメモリ２４及び第２フ
レームメモリ２５を構成する素子がプロセス温度６００
℃以下で形成されているので、安価な低融点のガラス基
板が使用可能となり、これによって、装置の大型化、低
コスト化が可能となる。

【００７２】なお、本発明は、上記の実施例に限定され
るものではなく、本発明の範囲内で種々の変更が可能で
ある。例えば、上記実施例では、データ信号線駆動回路
２２は、ディジタル信号入力用となっているが、特にこ
れに限定するものではなく、例えば、アナログ信号入力
用とすることも可能である。

【００７３】すなわち、データ信号線駆動回路２２がア
ナログ信号入力用の場合には、図７に示すように、アナ
ログ表示用データをデジタル信号に変換するＡ／Ｄコン
バータ３１を第１フレームメモリ２４及び第２フレーム
メモリ２５への入力前に設けると共に、第１フレームメ
モリ２４及び第２フレームメモリ２５とデータ信号線駆
動回路２２との間に、Ｄ／Ａコンバータ３２及び極性反
転回路３３を直列に接続する。上記Ｄ／Ａコンバータ３
２は、デジタル信号をもとのアナログ表示用データに変
換するものである。また、極性反転回路３３は、図８
（ａ）〜（ｄ）に示すように、画素アレイ２における各
画素１…の液晶に同一方向にのみ電界をかけていると液
晶の寿命が短くなるので、１フレーム毎にフレーム反
転、フレーム＋１水平ライン反転、フレーム＋１垂直ラ
イン反転又はフレーム＋ドット反転等の反転を行うもの
である。なお、この反転駆動は、デジタル信号入力の場
合にも必要なものである。

【００７４】これによって、アナログ表示用データにお
いても、画像表示が可能となる。

【００７５】また、上記第１フレームメモリ２４及び第
２フレームメモリ２５は、上述の構成に限らず、いかな
る能動素子を用いても良く、例えばＭＩＭ（Metal Insu
lator Metal)素子等を用いることも可能である。さら
に、第１容量電極９及び第２容量電極１２の構成も既存
プロセスにおける導電性材料であることが望ましいが、
他の材料を用いても所望の容量が得られればいかなる構
成であっても良い。

【００７６】〔実施例２〕本発明の他の実施例を図９及
び図１０に基づいて説明すれば、以下の通りである。な
お、説明の便宜上、前記の実施例１の図面に示した部材
と同一の機能を有する部材については、同一の符号を付
し、その説明を省略する。

【００７７】本実施例の液晶表示装置におけるフレーム
メモリは、図９に示すように、前記第１フレームメモリ
２４及び第２フレームメモリ２５を構成する各メモリセ
ルが多結晶シリコンのメモリトランジスタ４１からなっ
ている。

【００７８】上記の多結晶シリコンのメモリトランジス
タ４１からなる第１フレームメモリ２４及び第２フレー
ムメモリ２５を形成する場合には、図１０に示すよう
に、まず、絶縁基板５上に、多結晶シリコンからなる半
導体層８を形成し、この上に第１ゲート絶縁膜１０ａ及
びフローティングゲート４２を積層する。上記半導体層
８にはｎ型の不純物が注入されている。次いで、半導体
層８にソース電極１３及びドレイン電極１４を形成す
る。次いで、第２ゲート絶縁膜１０ｂを積層し、さらに
この第２ゲート絶縁膜１０ｂ上にゲート電極１１を形成
する。次いで、層間絶縁膜１５を形成した後、上記ビッ
トライン７となる金属配線１６、及びドレイン電極１４
と接地するための金属配線４４を形成する。最後に保護
膜１９を形成する。なお、上記のゲート電極１１はワー
ドライン６に接続される。この構造は、ＥＥＰＲＯＭ(E
lectrical Erasable Programable Read Only Memory)と
同様の構造となっている。

【００７９】上記のメモリセルの動作原理を説明する。
初期状態としてフローティングゲート４２に電荷がない
状態とする。まず、ゲート電極１１に該トランジスタの
閾値電圧よりも少しでも高い電圧が印加されるとソース
電極１３及びドレイン電極１４間に電流が流れるように
なる。次に、フローティングゲート４２に電子がホット
エレクトロン注入等で注入されている場合にゲート電極
１１にプラス電圧が印加されると、フローティングゲー
ト４２の電荷によりプラス電圧が相殺されるが、さらに
大きなプラス電圧を印加することによりチャネルに電子
が誘起され、ソース電極１３及びドレイン電極１４間に
電流が流れるようになる。このようにフローティングゲ
ート４２に電子が注入されている場合に、該トランジス
タがＯＮするためにはゲート電極１１に電源電圧よりも
高い電圧を印加する必要があるように、つまり通常のゲ
ート電圧では電流が流れないようにすることができる。
すなわち、フローティングゲート４２中の電荷の有無に
よって“０”、“１”が記憶可能となる。これによっ
て、第１フレームメモリ２４及び第２フレームメモリ２
５をＯＮ／ＯＦＦすることができる。

【００８０】このように、本実施例の液晶表示装置は、
第１フレームメモリ２４及び第２フレームメモリ２５が
ＥＥＰＲＯＭと同様の構造となっている。したがって、
既存のＥＥＰＲＯＭの技術を活用して、実施例１で説明
した１フレームの期間内に繰返し書込みを行うという駆
動法の適用を図ることができる。また、第１フレームメ
モリ２４及び第２フレームメモリ２５をＥＥＰＲＯＭ構
成としたことで、書込み及び消去に時間がかかるという
面もあるが、メモリの保持能力を向上させ、かつ面積も
小さくできる。

【００８１】なお、本実施例における第１フレームメモ
リ２４及び第２フレームメモリ２５は、必ずしも上述の
構成に限らず、例えば、フローティングゲート４２を有
し、該フローティングゲート４２中の電荷の有無により
“０”、“１”を記憶する機能を有するものであればい
かなる構成であってもよい。

【００８２】〔実施例３〕本発明の他の実施例を図１１
に基づいて説明すれば、以下の通りである。なお、説明
の便宜上、前記の実施例１及び実施例２の図面に示した
部材と同一の機能を有する部材については、同一の符号
を付し、その説明を省略する。

【００８３】本実施例の液晶表示装置におけるフレーム
メモリは、図１１に示すように、第１フレームメモリ２
４及び第２フレームメモリ２５のメモリセルが、スイッ
チング素子である２つの選択用ＭＯＳトランジスタ５１
・５２と、これら選択用ＭＯＳトランジスタ５１・５２
の間に接続される第１インバータ５３及び第２インバー
タ５４とから構成されている。

【００８４】上記の第１インバータ５３及び第２インバ
ータ５４は、第１インバータ５３の出力が第２インバー
タ５４の入力に接続され、同様に、第２インバータ５４
の出力が第１インバータ５３の入力へと接続されたフリ
ップフロップ構成となっている。

【００８５】そして、上記選択用ＭＯＳトランジスタ５
１・５２の他方の電極はビットライン７ａ及びビットラ
イン７ｂにそれぞれ接続される一方、ゲート電極はワー
ドライン６にそれぞれ接続されている。したがって、こ
の第１フレームメモリ２４及び第２フレームメモリ２５
は、ＳＲＡＭ(Static Random Access Memory) と同様の
構成となっている。

【００８６】次に、上記メモリセルの動作原理について
説明する。まず、選択用ＭＯＳトランジスタ５１・５２
がＯＮ状態の時に、例えばビットライン７ａに“１”が
供給され、かつビットライン７ｂに“０”が供給されて
いるとするとＡ点には“１”が、Ｂ点には“０”がフリ
ップフロップに書き込まれ、選択用ＭＯＳトランジスタ
５１・５２がＯＦＦ状態となってもＡ点には“１”が、
Ｂ点には“０”が保持し続けられる。そして、再び選択
用ＭＯＳトランジスタ５１・５２がＯＮ状態となった時
に、ビットライン７ａには“１”が、ビットライン７ｂ
には“０”が読み出される。

【００８７】このように、本実施例の液晶表示装置で
は、第１フレームメモリ２４及び第２フレームメモリ２
５の構成がＳＲＡＭと同様の構成となっている。したが
って、既存のＳＲＡＭの技術を活用して、実施例１で説
明した１フレームの期間内に繰返し書込みを行うという
駆動法の適用を図ることができる。また、第１フレーム
メモリ２４及び第２フレームメモリ２５をＳＲＡＭ構成
としたことで、メモリの保持能力を向上させることがで
きる。

【００８８】

【発明の効果】請求項１の発明の画像表示装置は、以上
のように、画素を駆動するためのスイッチング素子とし
て各画素に配されたＭＯＳトランジスタと、上記データ
信号線及び走査信号線を介して上記ＭＯＳトランジスタ
に表示用データに基づく駆動信号を伝送する駆動回路
と、上記駆動回路に出力するための表示用データを１フ
レーム単位で記憶し、かつ画素外に設けられるメモリ手
段とが同一基板上に形成されている構成である。

【００８９】これにより、実装効率の向上及び低コスト
化を図ることができるという効果を奏する。

【００９０】請求項２の発明の画像表示装置は、以上の
ように、請求項１の画像表示装置において、上記メモリ
手段は少なくとも２つの区分メモリ手段に区分される一
方、上記表示用データにおける新たな１フレーム分の一
方の区分メモリ手段への記憶と他方の区分メモリ手段に
おける既に記憶された１フレーム分の表示用データの上
記駆動回路への読み出しとを交互に切り替えて行わせる
切替手段と、上記一方の区分メモリ手段による表示用デ
ータの新たな１フレームを記憶する期間内に、他方の区
分メモリ手段における既に記憶された１フレーム分の表
示用データの上記駆動回路への読み出しを２回以上回行
うことにより同一表示用データを同一画素に２回以上繰
り返して書き込ませる繰返書込手段とが設けられている
構成である。

【００９１】これにより、新たな１フレームの表示用デ
ータが記憶される期間内に、同一表示用データを同一画
素に繰り返し書き込ませるので、画素に要求されるデー
タ保持時間が短縮され、保持率が向上する。したがっ
て、多結晶シリコンＴＦＴをスイッチング素子として用
いた場合においても、多結晶シリコンＴＦＴのＯＦＦ特
性の不足を補い、良好な表示品位を確保することができ
る。

【００９２】また、各画素の補助容量を廃止するか又は
補助容量の該容量値を小さくすることができるので、画
素開口率の向上を図ることができ、かつ画素回路規模の
縮小を図り、ひいては良品率の向上及び高精細化が可能
となるという効果を奏する。

【００９３】請求項３の発明の画像表示装置は、以上の
ように、請求項１又は２の画像表示装置において、上記
メモリ手段をＤＲＡＭ構成、ＳＲＡＭ構成又はＥＥＰＲ
ＯＭ構成とした構成である。

【００９４】これにより、既存のＤＲＡＭ、ＳＲＡＭ又
はＥＥＰＲＯＭの技術を活用することができるという効
果を奏する。

【００９５】請求項４の発明の画像表示装置は、以上の
ように、請求項１、２又は３のいずれかの画像表示装置
において、上記ＭＯＳトランジスタと駆動回路及びメモ
リ手段を構成する各素子とは、多結晶シリコン薄膜を半
導体層としてなっている構成である。

【００９６】これにより、ＭＯＳトランジスタは、駆動
能力が高い多結晶シリコン薄膜を半導体層としてなって
いるので、メモリ手段及び駆動回路とスイッチング素子
とをモノリシックに形成することができる。

【００９７】特に、請求項２のような区分メモリ手段か
ら各画素に表示用データを複数回書き込むことにより、
多結晶シリコン薄膜を用いたＭＯＳトランジスタのＯＦ
Ｆ特性の不足を充分に補うことができるという効果を奏
する。

【００９８】請求項５の発明の画像表示装置は、以上の
ように、請求項１、３又は４のいずれかの画像表示装置
において、上記基板は電気絶縁性を有するガラス基板か
らなっており、上記各手段を構成する素子が６００℃以
下のプロセス温度で形成されている構成である。

【００９９】これにより、安価な低融点のガラス基板が
使用可能となり、この結果、装置の大型化、低コスト化
が可能となるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例における液晶表示装置の構成
を示すブロック図である。

【図２】上記液晶表示装置の画素を示す構造図である。

【図３】上記液晶表示装置の第１フレームメモリ及び第
２フレームメモリを示す構造図である。

【図４】上記第１フレームメモリ及び第２フレームメモ
リの等価回路図である。

【図５】上記液晶表示装置の駆動動作を示すタイムチャ
ートである。

【図６】上記液晶表示装置における画素電極の電位の減
衰変化を示すグラフである。

【図７】上記液晶表示装置における変形例の構成を示す
ブロック図である。

【図８】上記液晶表示装置における極性反転回路の動作
を示す説明図であり、（ａ）はフレーム反転、（ｂ）は
フレーム＋１Ｈ反転、（ｃ）はフレーム＋１Ｖ反転、
（ｄ）はフレーム＋１ドット反転を示すものである。

【図９】本発明の他の実施例における液晶表示装置の第
１フレームメモリ及び第２フレームメモリの構造を示す
等価回路図である。

【図１０】上記液晶表示装置の第１フレームメモリ及び
第２フレームメモリを示す構造図である。

【図１１】本発明のさらに他の実施例における液晶表示
装置の第１フレームメモリ及び第２フレームメモリを示
す等価回路図である。

【図１２】従来例を示すものであり、液晶表示装置の画
素の構造を示すブロック図である。

【図１３】上記液晶表示装置の構成を示すブロック図で
ある。

【図１４】上記液晶表示装置の画素を示す構造図であ
る。

【符号の説明】

１ 画素 ２ 画素アレイ ３ データ保持容量 ４ メモリ用ＭＯＳトランジスタ ６ ワードライン ７ ビットライン ２１ 走査信号線駆動回路（駆動回路） ２２ データ信号線駆動回路（駆動回路） ２３ タイミングコントローラ（切替手段、繰返書込
手段） ２４ 第１フレームメモリ（メモリ手段、一方の区分
メモリ手段） ２５ 第２フレームメモリ（メモリ手段、他方の区分
メモリ手段） ６１ 液晶容量 ６２ 補助容量 ６３ 画素容量 ６４ ＭＯＳトランジスタ ６６ データ信号線 ６７ 走査信号線

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数のデータ信号線と、それらデータ信号
   線に対して交差する複数の走査信号線とを備えると共
   に、表示用データに基づき画像を表示するための各画素
   が、隣り合う各データ信号線及び隣り合う各走査信号線
   により囲まれた位置にそれぞれ配置された画素アレイよ
   りなる画像表示装置において、 上記画素を駆動するためのスイッチング素子として各画
   素に配列されたＭＯＳトランジスタと、 上記データ信号線及び走査信号線を介して上記ＭＯＳト
   ランジスタに表示用データに基づく駆動信号を伝送する
   駆動回路と、 上記駆動回路に出力するための表示用データを１フレー
   ム単位で記憶し、かつ画素外に設けられるメモリ手段と
   が同一基板上に形成されていることを特徴とする画像表
   示装置。
2. 【請求項２】上記メモリ手段は少なくとも２つの区分メ
   モリ手段に区分される一方、上記表示用データにおける
   新たな１フレーム分の一方の区分メモリ手段への記憶と
   他方の区分メモリ手段における既に記憶された１フレー
   ム分の表示用データの上記駆動回路への読み出しとを交
   互に切り替えて行わせる切替手段と、 上記一方の区分メモリ手段による表示用データの新たな
   １フレームを記憶する期間内に、他方の区分メモリ手段
   における既に記憶された１フレーム分の表示用データの
   上記駆動回路への読み出しを２回以上回行うことにより
   同一表示用データを同一画素に２回以上繰り返して書き
   込ませる繰返書込手段とが設けられていることを特徴と
   する請求項１記載の画像表示装置。
3. 【請求項３】上記メモリ手段をＤＲＡＭ構成、ＳＲＡＭ
   構成又はＥＥＰＲＯＭ構成としたことを特徴とする請求
   項１又は２記載の画像表示装置。
4. 【請求項４】上記ＭＯＳトランジスタと駆動回路及びメ
   モリ手段を構成する各素子とは、多結晶シリコン薄膜を
   半導体層としてなっていることを特徴とする請求項１、
   ２又は３のいずれかに記載の画像表示装置。
5. 【請求項５】上記基板は電気絶縁性を有するガラス基板
   からなっており、上記各手段を構成する素子が６００℃
   以下のプロセス温度で形成されていることを特徴とする
   請求項１、３又は４のいずれかに記載の画像表示装置。