CN108074514A - 像素结构与驱动方法 - Google Patents
像素结构与驱动方法 Download PDFInfo
- Publication number
- CN108074514A CN108074514A CN201611032722.0A CN201611032722A CN108074514A CN 108074514 A CN108074514 A CN 108074514A CN 201611032722 A CN201611032722 A CN 201611032722A CN 108074514 A CN108074514 A CN 108074514A
- Authority
- CN
- China
- Prior art keywords
- switch element
- scan line
- data
- signal
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/163—Wearable computers, e.g. on a belt
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种像素结构与驱动方法,像素结构包含数据线、扫描线与像素单元。数据线沿第一方向排列,扫描线沿第二方向排列,像素单元沿第一方向与第二方向周期性排列。在像素单元的第一像素单元中,第一开关元件电性耦接第一扫描线与第一数据线,第二开关元件电性耦接第一扫描线,第三开关元件电性耦接第一扫描线。在像素单元的第二像素单元中,第四开关元件电性耦接第二扫描线、第一数据线与第二开关元件,第五开关元件电性耦接第二扫描线与第三开关元件。在像素单元的第三像素单元中,第六开关元件电性耦接第三扫描线、第一数据线与第五开关元件。本发明可通过分时分工驱动开关元件以接收同一数据线的数据信号,减少像素结构内数据线数目。
Description
技术领域
本发明是有关于一种像素技术,且特别是有关于一种像素结构与驱动方法。
背景技术
在穿戴式显示装置(例如智能手表、智能手环)的设计中,像素的外围走线随着数据线的数目增加,导致封装后的面板边框宽度难以减少,因此较难应用于窄边框的产品设计。
发明内容
本发明的目的在于提供一种能通过分时分工驱动开关元件以接收同一数据线的数据信号,减少像素结构内数据线数目的像素结构与驱动方法。
本发明的一目的是提供一种像素结构,其包含多个数据线、多个扫描线与多个像素单元。数据线沿第一方向排列,扫描线沿第二方向排列,其中第一方向相异于第二方向。像素单元沿第一方向与第二方向周期性排列。像素单元的第一像素单元包含第一开关元件、第二开关元件与第三开关元件。第一开关元件电性耦接扫描线的第一扫描线与数据线的第一数据线,第二开关元件电性耦接第一扫描线,第三开关元件电性耦接第一扫描线。像素单元的第二像素单元包含第四开关元件与第五开关元件。第四开关元件电性耦接扫描线的第二扫描线、第一数据线与第二开关元件,第五开关元件电性耦接第二扫描线与第三开关元件。像素单元的第三像素单元包含第六开关元件。第六开关元件电性耦接扫描线的第三扫描线、第一数据线与第五开关元件。
在本发明的一实施例中,在第一时段内,第一扫描线、第二扫描线与第三扫描线传递使能信号。第一开关元件接收第一数据线的第一数据信号。第二开关元件通过第四开关元件接收第一数据信号。第三开关元件通过第五开关元件与第六开关元件接收第一数据信号。
在本发明的一实施例中,在第二时段内,第一扫描线与第二扫描线传递使能信号,第三扫描线传递禁能信号。第一开关元件接收第一数据线的第二数据信号,第二开关元件通过第四开关元件接收第二数据信号。
在本发明的一实施例中,在第三时段内,第一扫描线传递使能信号,第二扫描线与第三扫描线传递禁能信号。第一开关元件接收第一数据线的第三数据信号。
在本发明的一实施例中,像素结构还包含多个数据选择线。数据选择线沿第二方向设置于像素单元之间。数据选择线用以提供多个数据信号至数据线。
在本发明的一实施例中,第一开关元件、第二开关元件与第三开关元件沿第二方向排列。第四开关元件与第五开关元件沿第二方向排列。
在本发明的一实施例中,第一开关元件、第四开关元件与第六开关元件沿第一方向排列。第二开关元件与第五开关元件沿第一方向排列。
本发明内容的另一目的是提供一种驱动方法,适用于像素结构。像素结构包含多个数据线、多个扫描线与多个像素单元。数据线沿第一方向排列,扫描线沿第二方向排列,第一方向相异于该第二方向。像素单元沿第一方向与第二方向周期性排列。像素单元的第一像素单元包含第一开关元件、第二开关元件与第三开关元件,像素单元的第二像素单元包含第四开关元件与第五开关元件,像素单元的第三像素单元包含第六开关元件。驱动方法包含以下步骤。在第一时段内,通过第一扫描线、第二扫描线与第三扫描线传递使能信号。在第一时段内,通过第一开关元件接收数据线的第一数据线的第一数据信号,通过第二开关元件通过第四开关元件接收第一数据信号,并通过第三开关元件通过第五开关元件与第六开关元件接收第一数据信号。
在本发明的一实施例中,在第二时段内,通过第一扫描线与第二扫描线传递使能信号,并通过第三扫描线传递禁能信号。在第二时段内,通过第一开关元件接收第一数据线的第二数据信号,并通过第二开关元件通过第四开关元件接收第二数据信号。
在本发明的一实施例中,在第三时段内,通过第一扫描线传递使能信号,并通过第二扫描线与第三扫描线传递禁能信号。在第三时段内,通过第一开关元件接收第一数据线的第三数据信号。
综上所述,本发明内容的像素结构可通过分时分工驱动三个开关元件(亦即驱动三个像素)以接收并储存同一数据线的数据信号,因此可有效地减少像素结构内数据线的数目,进而达到数据线不须通过像素结构外围走线的效果。此外,设置于像素单元之间的数据选择线也可进一步减少像素结构外围走线的数目。因此,本发明的像素结构可适用于窄边框显示装置的设计。
以下将以实施方式对上述的说明作详细的描述,并对本发明内容的技术方案提供更进一步的解释。
附图说明
为了让本发明的上述和其它目的、特征、优点与实施例更明显易懂,结合附图说明如下:
图1是说明本发明一实施例的像素结构的示意图;
图2是说明本发明一实施例的驱动信号时序示意图。
具体实施方式
为了使本发明的叙述更加详尽与完备,可参照附图及以下所述的各种实施例。但所提供的实施例并非用以限制本发明所涵盖的范围;步骤的描述也非用以限制其执行的顺序,任何由重新组合,所产生具有均等功效的装置,皆为本发明所涵盖的范围。
在实施方式与权利要求中,除非内文中对于冠词有所特别限定,否则“一”与“该”可泛指单一个或多个。将进一步理解的是,本文中所使用的“包含”、“包括”、“具有”及相似词汇,指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件,但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件,与/或其中之群组。
关于本文中所使用的“约”、“大约”或“大致约”一般通常是指数值的误差或范围约百分之二十以内,优选地是约百分之十以内,而更佳地则是约百分五之以内。文中若无明确说明,其所提及的数值皆视作为近似值,即如“约”、“大约”或“大致约”所表示的误差或范围。
另外,关于本文中所使用的“耦接”及“连接”,均可指二个或多个元件相互直接作实体接触或电性接触,相互间接作实体接触或电性接触,或是通过无线连接,而“耦接”还可指二个或多个元件相互操作或动作。
请参考图1,图1是说明本发明一实施例的像素结构100的示意图。像素结构100包含多个数据线D1~D3、多个扫描线G1~G4与多个像素单元110~180。数据线D1~D3沿第一方向R1排列,扫描线G1~G4沿第二方向R2排列,像素单元110~180沿第一方向R1与第二方向R2周期性排列,第一方向R1相异于第二方向R2。如图1所示,像素单元110包含开关元件P1~P3,开关元件P1电性耦接扫描线G1与数据线D1,开关元件P2电性耦接扫描线G1,开关元件P3电性耦接扫描线G1。像素单元120包含开关元件P4、P5,开关元件P4电性耦接扫描线G2、数据线D1与开关元件P2,开关元件P5电性耦接扫描线G2与开关元件P3。像素单元130包含开关元件P6,开关元件P6电性耦接扫描线G3、数据线D1与开关元件P5。
如图1所示,像素单元110的开关元件P1~P3(例如晶体管)与像素单元150的开关元件P13~P15均通过控制端电性耦接至扫描线G1,像素单元120的开关元件P4、P5、P7与像素单元160的开关元件P16~P18均通过控制端电性耦接至扫描线G2,像素单元130的开关元件P6、P8、P9与像素单元170的开关元件P19~P21均通过控制端电性耦接至扫描线G3,像素单元140的开关元件P10~P12与像素单元180的开关元件P22~P24均通过控制端电性耦接至扫描线G4。须说明的是,开关元件P1~P24分别对应一个像素,亦即每个像素单元110~180包含三个像素。然而,本发明不以此为限,像素单元110~180也可包含不同数目的开关元件(或像素)。
须说明的是,像素单元110~180每一个的第一开关元件(例如开关元件P1、P4、P6、P10)均通过其第一端电性耦接至数据线(例如数据线D1),并且通过其第二端电性耦接至电容器。像素单元110~180每一个的第二开关元件(例如开关元件P2、P5、P8)均通过其第一端电性耦接至相邻像素单元的第一开关元件(例如开关元件P4、P6、P10),并且通过其第二端电性耦接至电容器。像素单元110~180每一个的第三开关元件(例如开关元件P3、P7、P9)均通过其第一端电性耦接至相邻像素单元的第二开关元件(例如开关元件P5、P8、P11),并且通过其第二端电性耦接至电容器。因此,当扫描线G1~G3传递使能信号时,像素单元110~130的开关元件P1~P9开启,而此时数据线D1的数据信号可传递至开关元件P1~P6。
在一实施例中,像素结构100还包含多个数据选择线DL1~DL8。数据选择线DL1~DL8沿第二方向R2设置于像素单元110~180之间。在本实施例中,沿第一方向R1相邻的两像素单元之间设置有两条数据选择线与一条扫描线。举例而言,像素单元110、120之间设置有两条数据选择线DL1、DL2与一条扫描线G1。数据选择线DL1~DL8用以提供多个数据信号至数据线。举例而言,数据选择线DL1(例如T导线(T-wire),但本发明不以此为限)电性耦接数据线D1以提供数据信号至数据线D1,数据选择线DL2电性耦接数据线D2以提供数据信号至数据线D2,数据选择线DL3电性耦接数据线D3以提供数据信号至数据线D3。
如此一来,设置于像素结构100内的数据选择线DL1~DL8可有效地减少数据线D1~D3于像素结构100外围的走线。举例而言,如图1所示,像素结构100可省下扫描线G1~G4两倍数量的数据线D1~D3在像素结构100外围的走线。
为了说明像素结构100的驱动方法,请参考图1、图2。在时段T11内,数据选择线DL1传递数据信号d11至数据线D1,扫描线G1~G3传递使能信号(例如逻辑高位准),于是开关元件P1~P9、P13~P21开启,并且其它开关元件P10~P12、P22~P24关闭。因此,开关元件P1、P4、P6直接由数据线D1接收数据信号d11,开关元件P2通过开关元件P4接收数据信号d11,开关元件P3通过开关元件P5与开关元件P6接收数据信号d11。于是,开关元件P1~P6分别储存数据信号d11至其耦接的电容器内。
接着,在时段T12内,数据选择线DL1传递数据信号d12至数据线D1,扫描线G1~G2传递使能信号,扫描线G3传递禁能信号(例如逻辑低位准),于是开关元件P1~P5、P7、P13~P18开启,并且其它开关元件P6、P8~P12、P19~P24关闭。因此,开关元件P1、P4直接由数据线D1接收数据信号d12,开关元件P2通过开关元件P4接收数据信号d12。于是,开关元件P1~P2、P4分别储存数据信号d12至其耦接的电容器内,而开关元件P3、P5、P6耦接的电容器则储存着数据信号d11。
在时段T13内,数据选择线DL1传递数据信号d13至数据线D1,扫描线G1传递使能信号,扫描线G2~G3传递禁能信号,于是开关元件P1~P3、P13~P15开启,并且其它开关元件P4~P12、P16~P24关闭。因此,开关元件P1直接由数据线D1接收数据信号d13。于是,开关元件P1储存数据信号d13至其耦接的电容器内,而开关元件P3、P5、P6耦接的电容器则储存着数据信号d11,开关元件P2、P4耦接的电容器则储存着数据信号d12。
须补充的是,在时段T11~T13内,数据选择线DL2也可传递相同或不同数据信号至数据线D2,而开关元件P13~P17、P19的运作类似于开关元件P1~P6,因此不再重复叙述。
如此一来,单一数据线D1可在三个时段T11~T13内分别驱动三个像素的开关元件P1~P3,并将数据信号d11~d13分别储存于开关元件P1~P3耦接的电容器内。类似地,单一数据线D2可在三个时段T11~T13内分别驱动三个像素的开关元件P13~P15,并将数据信号(未绘示)分别储存于开关元件P13~P15耦接的电容器内。相较于现有技术,像素结构100仅需三分之一数目的数据线(也即减少数据线数目),进而减少数据线于像素结构100外围的走线面积。
在时段T21~T23内,扫描线G2~G4的运作类似于时段T11~T13内的扫描线G1~G3,因此开关元件P4、P5、P7可分别储存数据线D1的数据信号d21~d23至其耦接的电容器内,并且其它耦接至扫描线G2的开关元件亦可储存其耦接数据线传递的数据信号于电容器内(例如开关元件P16~P18可于时段T21~T23内分别储存数据线D2的数据信号至其耦接的电容器内)。如上述,于时段T31~T33内,开关元件P6、P8、P9可分别储存数据线D1的数据信号d31~d33至其耦接的电容器内(其它耦接至扫描线G3的开关元件的运作亦同)。在时段T41~T43内,开关元件P10~P12可分别储存数据线D1的数据信号d41~d43至其耦接的电容器内(其它耦接至扫描线G4的开关元件的运作亦同)。
综上所述,本发明的像素结构100可通过分时分工驱动三个开关元件(亦即驱动三个像素)以接收并储存同一数据线的数据信号,因此可有效地减少像素结构100内数据线的数目,进而达到数据线不须通过像素结构100外围走线的效果。此外,设置于像素单元110~180之间的数据选择线DL1~DL8也可进一步减少像素结构外围走线的数目。因此,本发明的像素结构100可适用于窄边框显示装置的设计。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何本领域的一般技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种像素结构,其特征在于,包含:
多个数据线,沿第一方向排列;
多个扫描线,沿第二方向排列,其中所述第一方向相异于所述第二方向;以及
多个像素单元,沿所述第一方向与所述第二方向周期性排列;
其中所述多个像素单元的第一像素单元包含:
第一开关元件,电性耦接所述多个扫描线的第一扫描线与所述多个数据线的第一数据线;
第二开关元件,电性耦接所述第一扫描线;以及
第三开关元件,电性耦接所述第一扫描线;
所述多个像素单元的第二像素单元包含:
第四开关元件,电性耦接所述多个扫描线的第二扫描线、所述第一数据线与所述第二开关元件;以及
第五开关元件,电性耦接所述第二扫描线与所述第三开关元件;
所述多个像素单元的第三像素单元包含:
第六开关元件,电性耦接所述多个扫描线的第三扫描线、所述第一数据线与所述第五开关元件。
2.如权利要求1所述的像素结构,其特征在于,在第一时段内,所述第一扫描线、所述第二扫描线与所述第三扫描线传递使能信号,所述第一开关元件接收所述第一数据线的第一数据信号,所述第二开关元件通过所述第四开关元件接收所述第一数据信号,所述第三开关元件通过所述第五开关元件与所述第六开关元件接收所述第一数据信号。
3.如权利要求2所述的像素结构,其特征在于,在第二时段内,所述第一扫描线与所述第二扫描线传递所述使能信号,所述第三扫描线传递禁能信号,所述第一开关元件接收所述第一数据线的第二数据信号,所述第二开关元件通过所述第四开关元件接收所述第二数据信号。
4.如权利要求3所述的像素结构,其特征在于,在第三时段内,所述第一扫描线传递所述使能信号,所述第二扫描线与所述第三扫描线传递所述禁能信号,所述第一开关元件接收所述第一数据线的第三数据信号。
5.如权利要求1所述的像素结构,其特征在于,还包含:
多个数据选择线,沿所述第二方向设置于所述多个像素单元之间,所述多个数据选择线用以提供多个数据信号至所述多个数据线。
6.如权利要求1所述的像素结构,其特征在于,所述第一开关元件、所述第二开关元件与所述第三开关元件沿所述第二方向排列,所述第四开关元件与所述第五开关元件沿所述第二方向排列。
7.如权利要求1所述的像素结构,其特征在于,所述第一开关元件、所述第四开关元件与所述第六开关元件沿所述第一方向排列,所述第二开关元件与所述第五开关元件沿所述第一方向排列。
8.一种驱动方法,适用于像素结构,其特征在于,所述像素结构包含多个数据线、多个扫描线与多个像素单元,所述多个数据线沿第一方向排列,所述多个扫描线沿第二方向排列,所述第一方向相异于所述第二方向,所述多个像素单元沿所述第一方向与所述第二方向周期性排列,所述多个像素单元的第一像素单元包含第一开关元件、第二开关元件与第三开关元件,所述多个像素单元的第二像素单元包含第四开关元件与第五开关元件,所述多个像素单元的第三像素单元包含第六开关元件,所述驱动方法包含:
在第一时段内,通过所述第一扫描线、所述第二扫描线与所述第三扫描线传递使能信号;以及
在所述第一时段内,通过第一开关元件接收所述多个数据线的第一数据线的第一数据信号,通过第二开关元件通过所述第四开关元件接收所述第一数据信号,并通过第三开关元件通过所述第五开关元件与所述第六开关元件接收所述第一数据信号。
9.如权利要求8所述的驱动方法,其特征在于,还包含:
在第二时段内,通过所述第一扫描线与所述第二扫描线传递所述使能信号,并通过所述第三扫描线传递禁能信号;以及
在所述第二时段内,通过所述第一开关元件接收所述第一数据线的第二数据信号,并通过所述第二开关元件通过所述第四开关元件接收所述第二数据信号。
10.如权利要求9所述的驱动方法,其特征在于,还包含:
在第三时段内,通过所述第一扫描线传递所述使能信号,并通过所述第二扫描线与所述第三扫描线传递所述禁能信号;以及
在所述第三时段内,通过所述第一开关元件接收所述第一数据线的第三数据信号。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611032722.0A CN108074514B (zh) | 2016-11-17 | 2016-11-17 | 像素结构与驱动方法 |
US15/709,487 US10373548B2 (en) | 2016-11-17 | 2017-09-20 | Pixel structure and driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611032722.0A CN108074514B (zh) | 2016-11-17 | 2016-11-17 | 像素结构与驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108074514A true CN108074514A (zh) | 2018-05-25 |
CN108074514B CN108074514B (zh) | 2020-11-13 |
Family
ID=62108634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611032722.0A Active CN108074514B (zh) | 2016-11-17 | 2016-11-17 | 像素结构与驱动方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10373548B2 (zh) |
CN (1) | CN108074514B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1956048A (zh) * | 2005-10-20 | 2007-05-02 | 株式会社日立显示器 | 显示装置 |
CN101276109A (zh) * | 2007-03-26 | 2008-10-01 | 株式会社日立显示器 | 显示装置 |
TW201122694A (en) * | 2009-12-30 | 2011-07-01 | Au Optronics Corp | Pixel array, polymer stablized alignment liquid crystal display panel, and electro-optical apparatus |
CN103389604A (zh) * | 2013-07-19 | 2013-11-13 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
JP2014052535A (ja) * | 2012-09-07 | 2014-03-20 | Renesas Electronics Corp | データ線ドライバ及び液晶表示装置 |
CN105116659A (zh) * | 2015-09-28 | 2015-12-02 | 重庆京东方光电科技有限公司 | 阵列基板及其显示驱动方法、显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4588203B2 (ja) | 2000-12-14 | 2010-11-24 | レノボ シンガポール プライヴェート リミテッド | 表示装置 |
TW548615B (en) | 2002-03-29 | 2003-08-21 | Chi Mei Optoelectronics Corp | Display panel having driver circuit with data line commonly used by three adjacent pixels |
TWI277038B (en) | 2006-01-13 | 2007-03-21 | Chi Mei Optoelectronics Corp | A display with time-multiplexed driving circuit and driving method thereof |
KR101582636B1 (ko) | 2009-10-21 | 2016-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 표시 장치를 갖는 전자 기기 |
KR101093352B1 (ko) | 2010-03-10 | 2011-12-14 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그 구동방법 |
TW201225040A (en) | 2010-12-01 | 2012-06-16 | Chimei Innolux Corp | Display panel and driving method therefor |
US9557619B2 (en) | 2011-09-26 | 2017-01-31 | Apple Inc. | Data line-to-pixel decoupling |
TWI481937B (zh) | 2012-08-27 | 2015-04-21 | Au Optronics Corp | 顯示面板 |
US9218777B2 (en) * | 2013-07-19 | 2015-12-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Array substrate and the liquid crystal panel |
-
2016
- 2016-11-17 CN CN201611032722.0A patent/CN108074514B/zh active Active
-
2017
- 2017-09-20 US US15/709,487 patent/US10373548B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1956048A (zh) * | 2005-10-20 | 2007-05-02 | 株式会社日立显示器 | 显示装置 |
CN101276109A (zh) * | 2007-03-26 | 2008-10-01 | 株式会社日立显示器 | 显示装置 |
TW201122694A (en) * | 2009-12-30 | 2011-07-01 | Au Optronics Corp | Pixel array, polymer stablized alignment liquid crystal display panel, and electro-optical apparatus |
JP2014052535A (ja) * | 2012-09-07 | 2014-03-20 | Renesas Electronics Corp | データ線ドライバ及び液晶表示装置 |
CN103389604A (zh) * | 2013-07-19 | 2013-11-13 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN105116659A (zh) * | 2015-09-28 | 2015-12-02 | 重庆京东方光电科技有限公司 | 阵列基板及其显示驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180137802A1 (en) | 2018-05-17 |
US10373548B2 (en) | 2019-08-06 |
CN108074514B (zh) | 2020-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102542973B (zh) | 显示面板及其中的多工器电路和信号传送方法 | |
CN100498921C (zh) | 驱动方法 | |
CN104008738B (zh) | 显示面板与栅极驱动器 | |
CN106409207A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN104332150A (zh) | 显示面板及其中的信号传送方法 | |
CN106325609A (zh) | 触控显示装置 | |
CN103208248A (zh) | 显示面板 | |
CN104036731B (zh) | 像素电路和显示装置 | |
CN103500550A (zh) | 电压拉升电路、移位寄存器和栅极驱动模块 | |
CN103761954B (zh) | 显示面板与栅极驱动器 | |
CN103247255A (zh) | 用于显示装置的扫描驱动装置及其驱动方法 | |
CN110264937B (zh) | 栅极驱动电路及其测试方法、和显示装置 | |
CN104851381B (zh) | 显示装置 | |
CN109459898B (zh) | 显示面板和显示装置 | |
CN107526223A (zh) | 显示面板 | |
CN104637430A (zh) | 栅极驱动电路及显示装置 | |
US20190325815A1 (en) | Emission driving circuit, driving method of the same, and display device | |
CN104700764B (zh) | 多路分配器、源极驱动电路和显示器 | |
CN106409248A (zh) | 数模转换器 | |
CN105321491A (zh) | 栅极驱动电路和使用栅极驱动电路的液晶显示器 | |
CN101852956A (zh) | 具修补线之画素驱动电路结构 | |
Hsia et al. | Asynchronous control and driver for high‐speed LED display with local scanning approach | |
CN104464676A (zh) | 液晶显示装置的时脉产生电路及其操作方法 | |
CN104240669B (zh) | 驱动电路和显示设备 | |
CN209283367U (zh) | 图像传感装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |