CN105321491A - 栅极驱动电路和使用栅极驱动电路的液晶显示器 - Google Patents

Abstract

一种栅极驱动电路，其包含数个GOA电路单元。每一级GOA电路单元的扫描控制模块包含第五晶体管和第六晶体管。当前一级GOA电路单元输出的扫描信号和后一级GOA电路单元输出的扫描信号均为低电平时，由前一级GOA电路单元输出的扫描信号控制所述第五晶体管以及由后一级GOA电路单元输出的扫描信号控制的第六晶体管皆导通，使得本级GOA电路单元电路开始工作并使得控制节点的电压变成第一固定电压的电平。当第三时钟信号触发时，控制节点与前一级GOA电路单元之间的通路会将前一级GOA电路单元的扫描信号由原先维持的低电平充电至第一固定电压。这样，每一级GOA电路单元的扫描信号的电平将不会影响其它GOA电路单元的正常级传，降低输出冗余扫描信号脉冲的问题。

Description

栅极驱动电路和使用栅极驱动电路的液晶显示器

技术领域

本发明是有关于一种液晶显示器，尤指一种使用栅极驱动(Gatedriveronarray，GOA)电路的液晶显示器。

背景技术

GOA电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thinfilmtransistor，TFT)阵列的基板上，以实现逐行扫描的驱动方式。

GOA电路包含数个GOA电路单元。当收到栅极开启信号使得所有GOA电路单元开启之后，每一GOA电路单元输出至扫描线的扫描信号都会维持在低电平。如果扫描线的扫描信号不能在时钟信号来临之前由低电平变成高电平，将会影响GOA电路单元的正常工作。

具体来说，第三级GOA电路单元输入的级传信号是第一级GOA电路单元输出的扫描信号。因此第一级GOA电路单元的扫描信号的状态会影响第三级GOA电路单元的工作状态。第三级GOA电路单元在收到时钟信号之前，来自第一级GOA电路单元的扫描信号被负载电容维持在低电平。在收到时钟信号时，第三级GOA电路单元会受第一级GOA电路单元的扫描信号的低电平影响，使得第三级GOA电路单元先于第一级GOA电路单元工作。因此第三级GOA电路单元输出的扫描信号会多了一个冗余脉冲。该冗余脉冲会一直随着扫描信号的级传，进而影响下一级GOA电路单元的扫描信号。不仅如此，所有受同一时钟信号控制输入的GOA电路单元，例如第三、七、十一、…级电路单元都会产生冗余脉冲的扫描信号，整个GOA电路都会失效。

因此如何制造一种避免具有冗余脉冲的扫描信号的栅极驱动电路是业界努力的目标。

发明内容

有鉴于此，本发明的目的是提供一种栅极驱动电路和使用栅极驱动电路的液晶显示器，以解决现有技术的问题。

本发明的技术方案提供一种栅极驱动电路，其包含数个GOA电路单元。数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一开启信号以及第二开启信号，在输出端输出扫描信号。每一级GOA电路单元包含扫描控制模块、输入控制模块、输出控制模块、稳压模块、上拉维持模块和上拉辅助模块。所述扫描控制模块包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管。所述第一晶体管的栅极电性连接所述第一开启信号，其源极电性连接所述后一级GOA电路单元输出的扫描信号。所述第二晶体管的栅极电性连接所述第二开启信号，其源极电性连接所述前一级GOA电路单元输出的扫描信号。所述第三晶体管的栅极电性连接所述第一开启信号，其源极电性连接所述第四时钟信号。所述第四晶体管的栅极电性连接所述第二开启信号，其源极电性连接所述第二时钟信号。所述第五晶体管的栅极电性连接所述后一级GOA电路单元输出的扫描信号或所述前一级GOA电路单元输出的扫描信号，其源极电性连接第一固定电压。所述第六晶体管的栅极电性连接所述前一级GOA电路单元输出的扫描信号或所述后一级GOA电路单元输出的扫描信号，其源极电性连接所述第五晶体管的漏极。所述输入控制模块电性连接所述第一晶体管的漏极和所述第二晶体管的漏极，用来依据所述第三时钟信号，导通所述前一级GOA电路单元输出的扫描信号或是所述后一级GOA电路单元输出的扫描信号。所述输出控制模块，电性连接一控制节点，用来依据施加于所述控制节点的电压，控制输出所述扫描信号。所述稳压模块电性连接所述输出控制模块，用来稳定所述控制节点的电压，并防止漏电。所述上拉维持模块电性连接所述输入控制模块、所述扫描控制模块、所述输出控制模块和所述稳压模块，用来维持所述控制节点在非扫描期间的高电平，以及维持所述扫描信号的高电平。所述上拉辅助模块电性连接所述上拉维持模块，用来控制所述输入控制模块在所述控制节点充电期间的漏电。

依据本发明，所述输入控制模块包含第七晶体管，其栅极电性连接所述第三时钟信号，其源极电性连接所述第一晶体管的漏极和所述第二晶体管的漏极。

依据本发明，所述输出控制模块包含第八晶体管和第一电容。所述第八晶体管的栅极电性连接所述控制节点，其源极电性连接所述第一时钟信号。所述第一电容的两端分别连接所述第八晶体管的漏极和栅极。

依据本发明，所述稳压模块包含第九晶体管，其漏极电性连接所述第六晶体管的漏极，其栅极电性连接第二固定电压，其源极电性连接所述第八晶体管的栅极。

依据本发明，所述上拉维持模块包含第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管及第二电容。所述第十晶体管的漏极电性连接所述第六晶体管的漏极，其栅极电性连接所述第三晶体管的漏极以及所述第四晶体管的漏极，其源极电性连接第二固定电压。所述第十一晶体管的漏极电性连接所述第一固定电压，其栅极电性连接所述第十晶体管的漏极，其源极电性连接所述第七晶体管的漏极。所述第十二晶体管的漏极电性连接所述第一固定电压，其栅极电性连接所述第十晶体管的漏极，其源极电性连接所述第八晶体管的漏极。所述第十三晶体管的漏极电性连接所述第一固定电压，其栅极电性连接所述第七晶体管的漏极，其源极电性连接所述第十晶体管的漏极。所述第二电容的两端电性连接所述第一固定电压和所述第十晶体管的漏极。

依据本发明，所述上拉辅助模块包含第十四晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第七晶体管的源极，其源极电性连接所述第十晶体管的漏极。

依据本发明，每一级GOA电路单元另包含作用模块，所述作用模块包含第十五晶体管和第十六晶体管。所述第十五晶体管的漏极电性连接所述第一固定电压，其栅极电性连接栅极启动信号，其源极电性连接所述第十晶体管的漏极。所述第十六晶体管的漏极和栅极皆电性连接所述栅极启动信号，其源极电性连接所述输出端。

依据本发明，每一晶体管皆为P型金氧半导体晶体管，所述第一固定电压为高电平，所述第二固定电压为低电平。

依据本发明，每一晶体管皆为N型金氧半导体晶体管，所述第一固定电压为低电平，所述第二固定电压为高电平。

本发明的技术方案又提供一种液晶显示器包含源极驱动器以及如上述的栅极驱动电路，所述栅极驱动电路输出扫描信号使得数个所述晶体管开启，同时所述源极驱动器输出对应的数据信号至数个所述像素单元使其显示灰阶。

相较于现有技术，本发明的栅极驱动电路的每一级GOA电路单元的扫描控制模块包含第五晶体管和第六晶体管。当前一级GOA电路单元输出的扫描信号和后一级GOA电路单元输出的扫描信号均为低电平时，由前一级GOA电路单元输出的扫描信号控制所述第五晶体管以及由后一级GOA电路单元输出的扫描信号控制的第六晶体管皆导通，使得本级GOA电路单元电路开始工作并使得控制节点的电压变成第一固定电压的电平。当第三时钟信号触发时，控制节点与前一级GOA电路单元之间的通路会将前一级GOA电路单元的扫描信号由原先维持的低电平充电至第一固定电压。这样，每一级GOA电路单元的扫描信号的电平将不会影响其它GOA电路单元的正常级传，降低输出冗余扫描信号脉冲的问题。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

图1是本发明的液晶显示器的功能方块图。

图2是本发明第一实施例的栅极驱动电路的GOA电路单元的电路图。

图3是图2所示各种输入信号、输出信号和节点电压的时序图。

图4是本发明第二实施例的栅极驱动电路的GOA电路单元的电路图。

图5是本发明第三实施例的栅极驱动电路的GOA电路单元的电路图。

图6是本发明第四实施例的栅极驱动电路的GOA电路单元的电路图。

具体实施方式

请参阅图1，图1是本发明的液晶显示器10的功能方块图。液晶显示器10包含基板14以及源极驱动器(sourcedriver)16。基板14上设置数个呈矩阵排列的像素(pixel)和栅极驱动(GOA)电路12，而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元20构成。以一个1024×768分辨率的液晶显示器10来说，共需要1024×768×3个像素单元20组合而成。GOA电路12输出扫描信号使得每一行的晶体管22依序开启，同时源极驱动器16则输出对应的数据信号至一整列的像素单元20使其充电到各自所需的电压，以显示不同的灰阶。当同一行充电完毕后，GOA电路12便将该行的扫描信号关闭，然后GOA电路12再输出扫描信号将下一行的晶体管22打开，再由源极驱动器16对下一行的像素单元20进行充放电。如此依序下去，直到所有像素单元20都充电完成，再从第一行开始充电。

在目前的液晶显示面板设计中，GOA电路12即每隔一固定间隔输出扫描信号。以一个1024×768分辨率的液晶显示器10以及60Hz的更新频率为例，每一个画面的显示时间约为1/60＝16.67ms。所以每一个扫描信号的脉冲为16.67ms/768＝21.7μs。而源极驱动器16则在这21.7μs的时间内，将像素单元20充放电到所需的电压，以显示出相对应的灰阶。

请参阅图2，图2是本发明第一实施例的GOA电路单元SR(n)的电路图。GOA电路12包含数个串接(cascade-connected)的GOA电路单元SR(n)。每一级GOA电路单元SR(n)用来依据前一级GOA电路单元SR(n-1)输出的扫描信号G(n-1)、后一级GOA电路单元SR(n+1)输出的扫描信号G(n+1)、第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、第一开启信号D2U以及第二开启信号U2D，在输出端输出扫描信号G(n)。每一级GOA电路单元SR(n)包含扫描控制模块100、输入控制模块200、输出控制模块300、稳压模块400、上拉维持模块500、上拉辅助模块600、作用模块700和负载电容Cload。

扫描控制模块100包含第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6。第一晶体管T1的栅极电性连接第一开启信号D2U，其源极电性连接后一级GOA电路单元SR(n+1)输出的扫描信号G(n+1)。第二晶体管T2的栅极电性连接第二开启信号U2D，其源极电性连接前一级GOA电路单元SR(n-1)输出的扫描信号G(n-1)。第三晶体管T3的栅极电性连接第一开启信号D2U，其源极电性连接第四时钟信号CK4。第四晶体管T4的栅极电性连接第二开启信号U2D，其源极电性连接第二时钟信号CK2。第五晶体管T5的栅极电性连接后一级GOA电路单元SR(n+1)输出的扫描信号G(n+1)，其源极电性连接第一固定电压VGH。第六晶体管T6的栅极电性连接前一级GOA电路单元SR(n-1)输出的扫描信号G(n-1)，其源极电性连接第五晶体管T5的漏极。

输入控制模块200电性连接第一晶体管T1的漏极和第二晶体管T2的漏极，用来依据第三时钟信号CK3，导通前一级GOA电路单元SR(n-1)输出的扫描信号G(n-1)或是后一级GOA电路单元SR(n+1)输出的扫描信号G(n+1)。输入控制模块200包含第七晶体管T7，其栅极电性连接第三时钟信号CK3，其源极电性连接第一晶体管T1的漏极和第二晶体管T2的漏极。

输出控制模块300电性连接控制节点Q(n)，用来依据施加于控制节点Q(n)的电压，控制输出扫描信号G(n)。输出控制模块300包含第八晶体管T8和第一电容C1。第八晶体管T8的栅极电性连接控制节点Q(n)，其源极电性连接第一时钟信号CK1。第一电容C1的两端分别连接第八晶体管T8的漏极和栅极。

稳压模块400电性连接输出控制模块300，用来稳定控制节点Q(n)的电压，并防止漏电。稳压模块400包含第九晶体管T9，其漏极电性连接第六晶体管T6的漏极，其栅极电性连接第二固定电压VGL，其源极电性连接第八晶体管T8的栅极。

上拉维持模块500电性连接扫描控制模块100、输入控制模块200、输出控制模块300和稳压模块400，用来维持控制节点Q(n)在非扫描期间的高电平，以及维持扫描信号G(n)的高电平。上拉维持模块500包含第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13及第二电容C2。第十晶体管T10的漏极电性连接第六晶体管T6的漏极，其栅极电性连接第三晶体管T3的漏极以及第四晶体管T4的漏极，其源极电性连接第二固定电压VGL。第十一晶体管T11的漏极电性连接第一固定电压VGH，其栅极电性连接第十晶体管T10的漏极，其源极电性连接第七晶体管T7的漏极。第十二晶体管T12的漏极电性连接第一固定电压VGH，其栅极电性连接第十晶体管T10的漏极，其源极电性连接第八晶体管T8的漏极。第十三晶体管T13的漏极电性连接第一固定电压VGH，其栅极电性连接第七晶体管T7的漏极，其源极电性连接第十晶体管T10的漏极。第二电容C2的两端电性连接第一固定电压VGH和第十晶体管T10的漏极。

上拉辅助模块600电性连接上拉维持模块500，用来控制输入控制模块200在控制节点Q(n)充电期间的漏电。上拉辅助模块500包含第十四晶体管T14，其漏极电性连接第一固定电压VGH，其栅极电性连接第七晶体管T7的源极，其源极电性连接第十晶体管T10的漏极。

作用模块700电性连接上拉维持模块500，用来依据栅极启动信号GAS控制GOA电路单元(n)是否输出扫描信号G(n)。作用模块700包含第十五晶体管15和第十六晶体管16。第十五晶体管15的漏极电性连接第一固定电压VGH，其栅极电性连接栅极启动信号GAS，其源极电性连接第十晶体管T10的漏极。第十六晶体管T16的漏极和栅极皆电性连接栅极启动信号GAS，其源极电性连接输出端以输出扫描信号G(n)。

依据图2所示的实施例，每一晶体管皆为P型金氧半导体(P-typemetaloxidesemiconductor，PMOS)晶体管，第一固定电压VGH为高电平，第二固定电压VGL为低电平。

请一并参阅图3，图3是图2所示各种输入信号、输出信号和节点电压的时序图。当每一级GOA电路单元SR(n)收到栅极开启信号GAS后，所有GOA电路单元SR(n)对应的栅极线都会开始传递扫描信号G(n)至像素单元20。当第二开启信号U2D为低电平时，第二晶体管T2开启。此时，如果扫描信号G(n)和G(n+1)均为低电平，则晶体管T5和T6均会开启，使得控制节点Q(n)与第一固定电压VGH之间形成通路。当时钟信号CK3为低电平时，晶体管T7开启，使得控制节点Q(n)与扫描信号(n-1)之间形成通路。如此一来，扫描信号(n-1)原先由负载电容Cload维持的低电平将会被第一固定电压VGH充电至高电平。这样，扫描信号的电平将不会影响GOA电路单元的正常级传，降低输出冗余扫描信号脉冲的问题。

请参阅图4，图4是本发明第二实施例的GOA电路单元SR(n)的电路图。不同于图2的扫描控制模块100，图4的GOA电路单元SR(n)的扫描控制模块800的第五晶体管T5的栅极电性连接前一级GOA电路单元SR(n-1)输出的扫描信号G(n-1)，第六晶体管T6的栅极电性连接后一级GOA电路单元SR(n+1)输出的扫描信号G(n+1)。其余组件的连接与运作模式皆与图2相同，在此不另赘述。

请参阅图5，图5是本发明第三实施例的GOA电路单元SR(n)的电路图。不同于图2的扫描控制模块100，图5的GOA电路单元SR(n)的所有晶体管皆为N型金氧半导体(N-typemetaloxidesemiconductor，NMOS)晶体管，第一固定电压VGL为低电平，第二固定电压VGH为高电平。组件的连接与运作模式皆与图2相同，在此不另赘述。

请参阅图6，图6是本发明第四实施例的GOA电路单元SR(n)的电路图。不同于图5的扫描控制模块100，图6的GOA电路单元SR(n)的扫描控制模块800的第五晶体管T5的栅极电性连接前一级GOA电路单元SR(n-1)输出的扫描信号G(n-1)，第六晶体管T6的栅极电性连接后一级GOA电路单元SR(n+1)输出的扫描信号G(n+1)。其余组件的连接与运作模式皆与图5相同，在此不另赘述。

相较于现有技术，本发明的栅极驱动电路的每一级GOA电路单元的扫描控制模块包含第五晶体管和第六晶体管。当前一级GOA电路单元输出的扫描信号和后一级GOA电路单元输出的扫描信号均为低电平时，由前一级GOA电路单元输出的扫描信号控制所述第五晶体管以及由后一级GOA电路单元输出的扫描信号控制的第六晶体管皆导通，使得本级GOA电路单元电路开始工作并使得控制节点的电压变成第一固定电压的电平。当第三时钟信号触发时，控制节点与前一级GOA电路单元之间的通路会将前一级GOA电路单元的扫描信号由原先维持的低电平充电至第一固定电压。这样，每一级GOA电路单元的扫描信号的电平将不会影响其它GOA电路单元的正常级传，降低输出冗余扫描信号脉冲的问题。

综上所述，虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种栅极驱动电路，其包含：

数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一开启信号以及第二开启信号，在输出端输出扫描信号，其特征在于，每一级GOA电路单元包含：

扫描控制模块，其包含：

第一晶体管，其栅极电性连接所述第一开启信号，其源极电性连接所述后一级GOA电路单元输出的扫描信号；

第二晶体管，其栅极电性连接所述第二开启信号，其源极电性连接所述前一级GOA电路单元输出的扫描信号；

第三晶体管，其栅极电性连接所述第一开启信号，其源极电性连接所述第四时钟信号；

第四晶体管，其栅极电性连接所述第二开启信号，其源极电性连接所述第二时钟信号；

第五晶体管，其栅极电性连接所述后一级GOA电路单元输出的扫描信号或所述前一级GOA电路单元输出的扫描信号，其源极电性连接第一固定电压；及

第六晶体管，其栅极电性连接所述前一级GOA电路单元输出的扫描信号或所述后一级GOA电路单元输出的扫描信号，其源极电性连接所述第五晶体管的漏极；

输入控制模块，电性连接所述第一晶体管的漏极和所述第二晶体管的漏极，用来依据所述第三时钟信号，导通所述前一级GOA电路单元输出的扫描信号或是所述后一级GOA电路单元输出的扫描信号；

输出控制模块，电性连接一控制节点，用来依据施加于所述控制节点的电压，控制输出所述扫描信号；

稳压模块，电性连接所述输出控制模块，用来稳定所述控制节点的电压，并防止漏电；

上拉维持模块，电性连接所述输入控制模块、所述扫描控制模块、所述输出控制模块和所述稳压模块，用来维持所述控制节点在非扫描期间的高电平，以及维持所述扫描信号的高电平；以及

上拉辅助模块，电性连接所述上拉维持模块，用来控制所述输入控制模块在所述控制节点充电期间的漏电。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述输入控制模块包含第七晶体管，其栅极电性连接所述第三时钟信号，其源极电性连接所述第一晶体管的漏极和所述第二晶体管的漏极。

3.如权利要求2所述的栅极驱动电路，其特征在于，所述输出控制模块包含：

第八晶体管，其栅极电性连接所述控制节点，其源极电性连接所述第一时钟信号；及

第一电容，其两端分别连接所述第八晶体管的漏极和栅极。

4.如权利要求3所述的栅极驱动电路，其特征在于，所述稳压模块包含第九晶体管，其漏极电性连接所述第六晶体管的漏极，其栅极电性连接第二固定电压，其源极电性连接所述第八晶体管的栅极。

5.如权利要求4所述的栅极驱动电路，其特征在于，所述上拉维持模块包含：

第十晶体管，其漏极电性连接所述第六晶体管的漏极，其栅极电性连接所述第三晶体管的漏极以及所述第四晶体管的漏极，其源极电性连接第二固定电压；

第十一晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第十晶体管的漏极，其源极电性连接所述第七晶体管的漏极；

第十二晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第十晶体管的漏极，其源极电性连接所述第八晶体管的漏极；

第十三晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第七晶体管的漏极，其源极电性连接所述第十晶体管的漏极；及

第二电容，其两端电性连接所述第一固定电压和所述第十晶体管的漏极。

6.如权利要求5所述的栅极驱动电路，其特征在于，所述上拉辅助模块包含：

第十四晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接所述第七晶体管的源极，其源极电性连接所述第十晶体管的漏极。

7.如权利要求5所述的栅极驱动电路，其特征在于，每一级GOA电路单元另包含：

作用模块，其包含：

第十五晶体管，其漏极电性连接所述第一固定电压，其栅极电性连接栅极启动信号，其源极电性连接所述第十晶体管的漏极；及

第十六晶体管，其漏极和栅极皆电性连接所述栅极启动信号，其源极电性连接所述输出端。

8.如权利要求7所述的栅极驱动电路，其特征在于，每一晶体管皆为P型金氧半导体晶体管，所述第一固定电压为高电平，所述第二固定电压为低电平。

9.如权利要求7所述的栅极驱动电路，其特征在于，每一晶体管皆为N型金氧半导体晶体管，所述第一固定电压为低电平，所述第二固定电压为高电平。

10.一种液晶显示器，其包含源极驱动器以及如权利要求1-9任一项所述的栅极驱动电路，所述栅极驱动电路输出扫描信号使得数个所述晶体管开启，同时所述源极驱动器输出对应的数据信号至数个所述像素单元使其显示灰阶。