CN104900665B - 半导体装置、半导体装置的制造方法以及电子设备 - Google Patents

半导体装置、半导体装置的制造方法以及电子设备 Download PDF

Info

Publication number
CN104900665B
CN104900665B CN201510069812.6A CN201510069812A CN104900665B CN 104900665 B CN104900665 B CN 104900665B CN 201510069812 A CN201510069812 A CN 201510069812A CN 104900665 B CN104900665 B CN 104900665B
Authority
CN
China
Prior art keywords
semiconductor substrate
hydrogen
atom
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510069812.6A
Other languages
English (en)
Other versions
CN104900665A (zh
Inventor
马场公一
场色正昭
江尻洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104900665A publication Critical patent/CN104900665A/zh
Application granted granted Critical
Publication of CN104900665B publication Critical patent/CN104900665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种可以针对各区域控制半导体基板的表面上的具有悬空键终端效应的原子的浓度并可以抑制半导体基板尺寸增大的半导体装置、半导体装置的制造方法和电子设备，所述半导体装置包括：第一半导体基板和第一原子扩散防止部，第一原子扩散防止部配置在第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。

Description

半导体装置、半导体装置的制造方法以及电子设备
相关申请的交叉参考
本申请要求享有于2014年3月3日提交的日本在先专利申请JP2014-040388的权益，其全部内容以引用的方式并入本文。
技术领域
本公开涉及一种半导体装置、半导体装置的制造方法以及电子设备，具体地，涉及一种在针对各区域控制半导体基板的表面上具有悬空键终端效应的原子的浓度的情况下能够抑制半导体基板尺寸增大的半导体装置、半导体装置的制造方法以及电子设备。
背景技术
在诸如CCD(电荷藕合器件)或CMOS(互补金属氧化物半导体)图像传感器等固态图像拾取元件中，重要的是减少导致图像质量劣化的半导体基板的表面上的暗电流。
暗电流的产生原因在于，由于在固态图像拾取元件的制造过程中通过诸如CVD(化学气相沉积)和干法刻蚀等等离子体处理而受到诸如充电和UV照射等等离子体损伤，从而使半导体基板的界面能级增大。
据此，已设计出一种通过利用在器件界面上具有悬空键终端效应的诸如氢和氟等原子来降低界面能级以减少暗电流的方法。
例如，已设计出一种将氢从钝化膜(SiN膜)脱离并使其与光电二极管(即，半导体基板的光接收元件)的表面上的悬空键结合以减少表面上的暗电流的方法。
然而，根据该方法，氢被供给到具有像素部和周边电路部的半导体基板的整个表面上。因此，当确保像素部中的氢供给量时，供给到周边电路部的微细晶体管的氢量变得过量。这导致在半导体基板的表面(器件界面)侧的氢剩余以及HCI(热载流子注入)和NBTI(负偏压温度不稳定性)耐性的劣化。
为了解决这个问题，已提出一种使像素部和周边电路部中的作为氢供给源的钝化膜的剩余氢量不同而能够独立控制供给到半导体基板的表面的氢量的方法(例如，参照日本专利申请特开No.2009-188068)。
然而，根据日本专利申请特开No.2009-188068的方法，很难控制在离像素部和周边电路部之间的边界不是很远的区域中钝化膜的剩余氢量。因此，不能配置氢供给量被理想控制的有源元件等，这导致半导体基板尺寸的增大。
发明内容
鉴于以上情况完成了本公开，因此希望在针对各区域控制半导体基板的表面上的具有悬空键终端效应的原子的浓度的情况下抑制半导体基板尺寸的增大。
根据本公开的实施方案，提供了一种半导体装置。所述半导体装置包括第一半导体基板和第一原子扩散防止部，第一原子扩散防止部配置在第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。
在本公开的上述实施方案中，设置了第一半导体基板和配置在第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散的第一原子扩散防止部。
根据本公开的另一个实施方案，提供了一种半导体装置的制造方法。所述方法包括形成半导体基板和形成原子扩散防止部，所述原子扩散防止部配置在所述半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。
在本公开的上述实施方案中，形成了半导体基板和配置在半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散的原子扩散防止部。
根据本公开的另一个实施方案，提供了一种电子设备。所述电子设备包括半导体基板和原子扩散防止部，所述原子扩散防止部配置在所述半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。
在本公开的上述实施方案中，设置了半导体基板和配置在半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散的原子扩散防止部。
根据本公开，可以针对各区域控制半导体基板的表面上的具有悬空键终端效应的原子的浓度。另外，根据本公开，在针对各区域控制半导体基板的表面上的具有悬空键终端效应的原子的浓度的情况下能够抑制半导体基板尺寸的增大。
需要指出的是，上述效果仅仅是说明性的，可以产生本公开中所述的任意效果。
附图说明
从附图中所示出的以下具体实施方式将更明显地看出本公开的这些和其他目的、特征和优点。
图1是示出作为本公开适用的半导体装置的CMOS图像传感器的实施方案的构成例的图；
图2A～2C是示出图1中所示的CMOS图像传感器的配置例的图；
图3是说明在CMOS图像传感器的配置是图2A中所示的第一配置的情况下的CMOS图像传感器的第一构成例的断面图；
图4A～4F是示出图3中所示的CMOS图像传感器的制造方法的第一个例子的图；
图5A～5F是示出图3中所示的CMOS图像传感器的制造方法的第二个例子的图；
图6是说明在CMOS图像传感器的配置是图2A中所示的第一配置的情况下的CMOS图像传感器的第二构成例的断面图；
图7是说明在CMOS图像传感器的配置是图2B中所示的第二配置的情况下的CMOS图像传感器的第一构成例的断面图；
图8是说明在CMOS图像传感器的配置是图2B中所示的第二配置的情况下的CMOS图像传感器的第二构成例的断面图；
图9是说明在CMOS图像传感器的配置是图2B中所示的第二配置的情况下的CMOS图像传感器的第三构成例的断面图；
图10是说明在CMOS图像传感器的配置是图2B中所示的第二配置的情况下的CMOS图像传感器的第四构成例的断面图；
图11是说明在CMOS图像传感器的配置是图2B中所示的第二配置的情况下的CMOS图像传感器的第五构成例的断面图；
图12是说明在CMOS图像传感器的配置是图2B中所示的第二配置的情况下的CMOS图像传感器的第六构成例的断面图；
图13是示出在半导体基板的层数是3的情况下CMOS图像传感器的配置例的图；
图14是示出作为本公开适用的半导体装置的CMOS图像传感器的第二实施方案的构成例的图；
图15是示出构成图14中所示的像素阵列单元的像素的构成例的图；
图16是示出图14中所示的CMOS图像传感器的氢供给区域和氢抑制区域的例子的图；
图17是示出图14中所示的CMOS图像传感器的氢供给区域和氢抑制区域的例子的图；
图18是示出图14中所示的CMOS图像传感器的氢供给区域和氢抑制区域的例子的图；
图19是示出图14中所示的CMOS图像传感器的氢供给区域和氢抑制区域的例子的图；
图20是示出比较器的构成例的图；
图21是示出图14中所示的CMOS图像传感器的氢供给区域和氢抑制区域的例子的图；
图22示出了氢供给区域和氢抑制区域的结构例的断面图和下面图；
图23是图22中所示的断面图的部分放大图；
图24A和图24B分别是氢抑制区域的另一个断面图和侧壁面图；
图25是示出接触件的另一种形状的例子的图；
图26是示出接触件的另一种形状的例子的图；
图27是示出氢抑制区域的另一个结构例的断面图；
图28是示出氢抑制区域的另一个结构例的断面图；
图29是示出作为本公开适用的半导体装置的CMOS图像传感器的第三实施方案的氢抑制区域的结构例的图；
图30是示出图29中所示的氢抑制区域的另一个结构例的图；
图31是示出图29中所示的氢抑制区域的另一个结构例的图；
图32是示出图29中所示的氢抑制区域的另一个结构例的图；
图33是示出作为本公开适用的半导体装置的CMOS图像传感器的第四实施方案的构成例的图；
图34是示出图33中所示的传感器部和周边电路部的结构例的图；
图35是示出图33中所示的传感器部和周边电路部的另一个结构例的图；
图36是示出作为本公开适用的半导体装置的无线装置的构成例的图；
图37是示出作为本公开适用的半导体装置的CMOS图像传感器的第五实施方案的像素阵列单元和信号处理电路的第一结构例的图；
图38是示出氢供给材料的另一个结构例的图；
图39是示出氢供给材料的另一个结构例的图；
图40是示出图37中所示的氢供给材料和金属材料的配置例的示意性上面图；
图41是示出图37中所示的氢供给材料和金属材料的配置例的示意性上面图；
图42是示出作为本公开适用的半导体装置的CMOS图像传感器的第五实施方案的像素阵列单元和信号处理电路的第二结构例的图；
图43是示出图42中所示的TCV和氢供给材料的配置例的示意性上面图；以及
图44是示出作为本公开适用的电子设备的图像拾取装置的构成例的框图。
具体实施方式
接着，说明本公开的前提条件和实现本公开的方式(以下被称作实施方案)。需要指出的是，按以下顺序进行说明。
1.第一实施方案：CMOS图像传感器(图1～13)
2.第二实施方案：CMOS图像传感器(图14～28)
3.第三实施方案：CMOS图像传感器(图29～32)
4.第四实施方案：CMOS图像传感器(图33～35)
5.第五实施方案：无线装置(图36)
6.第六实施方案：CMOS图像传感器(图37～43)
7.第七实施方案：图像拾取装置(图44)
1.第一实施方案
(CMOS图像传感器的第一实施方案的构成例)
图1是示出作为本公开适用的半导体装置的CMOS图像传感器的第一实施方案的构成例的图。
CMOS图像传感器10以在诸如硅基板等半导体基板(芯片)(未示出)上形成像素区域11、控制电路12、逻辑电路13、像素驱动线14和垂直信号线15的这种方式来获得。CMOS图像传感器10拾取被写体的图像并输出各像素的像素信号。
具体地，像素区域11具有以矩阵模式二维配置的像素并且拾取图像，各像素具有产生与入射光的光量对应的电荷量的电荷并在其中蓄积电荷的光电转换元件。另外，对于矩阵模式的像素来说，像素区域11在图1的水平方向(行方向)上具有针对各行的像素驱动线14并且在垂直方向(列方向)上具有针对各列的垂直信号线15。
另外，控制电路12具有垂直驱动单元21、列处理单元22、水平驱动单元23和系统控制单元24并控制像素信号的读出。
具体地，垂直驱动单元21具有移位寄存器和地址解码器等并以行为单位等驱动像素区域11的各像素。垂直驱动单元21具有与像素驱动线14的一端连接的输出端(未示出)，该输出端与各行对应。虽然未示出垂直驱动单元21的具体构成，但是垂直驱动单元21具有两个扫描系统，即，读出扫描系统和复位扫描系统。
读出扫描系统按顺序选择各行而以行为单位按顺序读出来自各像素的像素信号并从与所选择的行的像素驱动线14连接的输出端输出选择脉冲等。
为了使光电转换元件的不需要的电荷复位，复位扫描系统在读出扫描系统的扫描先于快门速度的时间从与各行的像素驱动线14连接的输出端输出控制脉冲。通过复位扫描系统的扫描，对各行按顺序进行所谓的电子快门操作。这里，电子快门操作表示其中将光电转换元件的电荷丢弃以开始新的曝光(开始电荷的蓄积)的操作。
从由垂直驱动单元21的读出扫描系统所选择行的各像素输出的像素信号经由各垂直信号线15供给到列处理单元22。
列处理单元22具有用于像素区域11的各列的信号处理电路。列处理单元22的各信号处理电路对从所选择行的各像素经由垂直信号线15输出的像素信号进行诸如CDS(相关双采样)处理等降噪处理和诸如A/D(模拟/数字)转换处理等信号处理。通过CDS处理，去除诸如复位噪声和放大晶体管的阈值波动等像素固有的固定图形噪声。列处理单元22暂时保持进行信号处理后的像素信号。
水平驱动单元23具有移位寄存器和地址解码器等并按顺序选择列处理单元22的信号处理电路。通过水平驱动单元23的选择性扫描，将由列处理单元22的各信号处理电路处理的像素信号按顺序输出到逻辑电路13。
系统控制单元24具有产生各种定时信号的定时发生器等，并且基于由定时发生器产生的各种定时信号来控制垂直驱动单元21、列处理单元22和水平驱动单元23。
逻辑电路13具有信号处理单元31和存储单元32并对从控制电路12供给的像素信号进行规定的信号处理。
具体地，信号处理单元31至少具有加法处理功能。信号处理单元31对从列处理单元22输出的像素信号进行诸如加法处理等各种信号处理。此时，信号处理单元31必要时在存储单元32中存储信号处理的中间结果等并且在适当的时机参照该中间结果。信号处理单元31输出进行信号处理后的像素信号。
存储单元32具有DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)等。
具有上述构成的CMOS图像传感器10的像素区域11的各像素、控制电路12和逻辑电路13由各种有源元件制成。例如，像素区域的各像素由光电二极管和晶体管等制成。
(CMOS图像传感器的配置例)
图2A～2C是示出图1中所示的CMOS图像传感器10的配置例的图。
例如，CMOS图像传感器10的像素区域11、控制电路12和逻辑电路13的配置可以是图2A～2C所示的第一至第三配置中的任一种。
即，CMOS图像传感器10的像素区域11、控制电路12和逻辑电路13的配置可以是如图2A所示的其中像素区域11、控制电路12和逻辑电路13配置在半导体基板51上的第一配置。
另外，CMOS图像传感器10的像素区域11、控制电路12和逻辑电路13的配置可以是如图2B所示的其中在两个层叠的半导体基板52和53中的一个上配置像素区域11和控制电路12而在另一个上配置逻辑电路13的第二配置。在图2B所示的例子中，像素区域11和控制电路12配置在半导体基板52上，逻辑电路13配置在半导体基板53上。
另外，CMOS图像传感器10的像素区域11、控制电路12和逻辑电路13的配置可以是如图2C所示的其中在两个层叠的半导体基板54和55中的一个上配置像素区域11而在另一个上配置控制电路12和逻辑电路13的第三配置。在图2C所示的例子中，像素区域11配置在半导体基板54上，控制电路12和逻辑电路13配置在半导体基板55上。
(CMOS图像传感器的有源元件周围的第一构成例)
图3是说明在CMOS图像传感器10的配置是图2A中所示的第一配置的情况下的CMOS图像传感器10的有源元件周围的第一构成例的断面图。
图3示出了在CMOS图像传感器10的有源元件中被供给高浓度的氢以终止悬空键的晶体管和抑制氢供给的晶体管。需要指出的是，图3没有示出半导体基板51的内部构成。对于后述的图6也是如此。
如图3所示，在半导体基板51上配置晶体管70-1的栅电极71-1和晶体管70-2的栅电极71-2。晶体管70-1是抑制氢的供给并确保NBTI(负偏压温度不稳定性)耐性等的有源元件，例如，当半导体基板51的表面的氢浓度低时元件可靠性高的有源元件。晶体管70-1的例子包括控制电路12的p型MOS(金属氧化物半导体)晶体管。
另一方面，晶体管70-2是被供给高浓度的氢以终止悬空键的有源元件，例如，当半导体基板51的表面的氢浓度高时诸如1/f噪声等噪声特性优异的有源元件。晶体管70-2的例子包括像素的放大晶体管、控制电路12的比较器和输入/输出电路用的晶体管。
栅电极71-1具有接触插头72-1并经由接触插头72-1与电源和其他有源元件等(未示出)连接。类似地，栅电极71-2具有接触插头72-2并经由接触插头72-2与电源和其他有源元件等(未示出)连接。
抑制氢供给的晶体管70-1侧的半导体基板51的表面覆盖有防止氢扩散的氢扩散防止膜73。因此，可以抑制向晶体管70-1供给氢。另外，由于抑制向晶体管70-1供给氢，所以更多的氢被供给到希望向其供给高浓度的氢的晶体管70-2。即，与其中没有配置氢扩散防止膜73的情况相比，可以增大晶体管70-2侧的半导体基板51的表面的氢浓度。
在覆盖有氢扩散防止膜73的晶体管70-1和晶体管70-2的周围形成层间绝缘膜74。另外，作为层间绝缘膜74的上层，形成设置有将接触插头72-1和72-2与电源和其他有源元件等(未示出)连接的配线的配线层75。需要指出的是，在本说明书中，上层指的是在远离半导体基板的方向上的层，下层指的是在靠近半导体基板的方向上的层。
作为配线层75的上层，在半导体基板51的整个表面上形成氢供给膜76。氢供给膜76由钝化膜(SiN膜)等制成并向半导体基板51的表面释放和供给氢。
(CMOS图像传感器的制造方法的第一个例子)
图4A～4F是示出图3中所示的CMOS图像传感器10的晶体管70-1和70-2的周边部的制造方法的第一个例子。
如图4A所示，在半导体基板51上形成晶体管70-1和70-2之后，通过图案化在晶体管70-2上涂布抗蚀剂91。
接着，如图4B所示，沉积膜密度高的氢扩散防止膜92。作为氢扩散防止膜92，可以使用LP-SiN和膜密度较高的ALD-SiN与UV-SiN(UV-透明氮化硅)等。LP-SiN指的是通过伴有高温处理的LP-CVD(低压化学气相沉积)形成的SiN，ALD-SiN指的是通过ALD-CVD(原子层沉积化学气相沉积)形成的SiN。可选择地，氢扩散防止膜92可以是通过等离子体CVD沉积的SiN。例如，氢扩散防止膜92具有2.7g/cm～3.5g/cm的膜密度。
然后，如图4C所示，在沉积氢扩散防止膜92之后，将抗蚀剂91去除以仅在晶体管70-1上形成氢扩散防止膜73。接着，如图4D所示，形成层间绝缘膜74。
然后，如图4E所示，在氢扩散防止膜73和层间绝缘膜74中钻出连接孔93，并且形成由Cu等制成的接触插头(连接导体)72-1。另外，在层间绝缘膜74中钻出连接孔94，并且形成由Cu等制成的接触插头72-2。另外，形成将接触插头72-1和72-2与电源和其他有源元件(未示出)连接的配线层75。
作为接触插头72-1的阻挡层金属，可以使用存储氢的Ti系金属。在这种情况下，可以进一步防止氢的扩散。
最后，如图4F所示，在形成接触插头72-1和72-2以及配线层75之后形成氢供给膜76。如此，处理步骤结束。
(CMOS图像传感器的制造方法的第二个例子)
图5A～5F是示出图3中所示的CMOS图像传感器10的晶体管70-1和70-2的周边部的制造方法的第二个例子。
如图5A所示，在半导体基板51上形成晶体管70-1和70-2之后，与图4B中一样沉积氢扩散防止膜111。接着，如图5B所示，通过图案化在沉积有氢扩散防止膜111的晶体管70-1上涂布抗蚀剂112。
然后，如图5C所示，去除没有涂布抗蚀剂112的氢扩散防止膜111以仅在晶体管70-1上形成氢扩散防止膜73。接着，如图5D～5F所示，进行与图4D～4F中相同的处理步骤。如此，处理步骤结束。
(CMOS图像传感器的有源元件周围的第二构成例)
图6是说明在CMOS图像传感器10的配置是图2A中所示的第一配置的情况下的CMOS图像传感器10的有源元件周围的第二构成例的断面图。
在图6中，与图3中所示的相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图6中所示的CMOS图像传感器10的有源元件周围的构成与图3中所示的构成的不同之处在于：代替氢供给膜76而设置了氢供给膜121以及代替配线层75而设置了配线层122。在图6中，氢供给膜121作为下层配置在配线层122的下方。
虽然未示出，但是进行与图4A～4D或图5A～5D中所示的相同的处理步骤以制造图6中所示的CMOS图像传感器10的晶体管70-1和70-2的周边部。接着，与图4F或图5F中一样形成氢供给膜121。然后，与图4E或图5E中一样形成接触插头72-1和72-2。如此，处理步骤结束。
(CMOS图像传感器的有源元件周围的第三构成例)
图7是说明在CMOS图像传感器10的配置是图2B中所示的第二配置的情况下的CMOS图像传感器10的有源元件周围的第一构成例的断面图。
图7示出了在像素区域11和控制电路12的有源元件中被供给高浓度的氢以终止悬空键的晶体管、抑制氢供给的晶体管以及在逻辑电路13的有源元件中被供给高浓度的氢以终止悬空键的两个晶体管。需要指出的是，图7没有示出半导体基板52和53的内部构成。对于图8～12来说也是如此。
如图7所示，在半导体基板52上配置晶体管130-1的栅电极131-1和晶体管130-2的栅电极131-2。图7中所示的晶体管130-1是像图3中所示的晶体管70-1一样抑制氢供给的有源元件。另一方面，晶体管130-2是像晶体管70-2一样向其供给高浓度的氢以终止悬空键的有源元件。
由于在半导体基板52上形成的栅电极131-1和131-2、接触插头132-1和132-2、氢扩散防止膜133、层间绝缘膜134、配线层135以及氢供给膜136分别与图3中所示的栅电极71-1和71-2、接触插头72-1和72-2、氢扩散防止膜73、层间绝缘膜74、配线层75以及氢供给膜76相同，所以省略了对它们的说明。
另外，如图7所示，在半导体基板53上配置晶体管140-1的栅电极141-1和晶体管140-2的栅电极141-2。图7中所示的晶体管140-1和140-2是像晶体管70-2一样向其供给高浓度的氢以终止悬空键的有源元件。
由于在半导体基板53上形成的栅电极141-1和141-2、接触插头142-1和142-2、层间绝缘膜143以及配线层144分别与图3中所示的栅电极71-2、接触插头72-2、层间绝缘膜74以及配线层75相同，所以省略了对它们的说明。
图7中所示的半导体基板52和53以使配线层135和144经由氢供给膜136彼此对向的方式层叠在一起并彼此电连接。氢供给膜136在半导体基板52和53之间共用。
虽然未示出，但是在半导体基板52和53上进行与图4A～4E或图5A～5E中所示的相同的处理步骤以制造图7中所示的CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部。接着，在半导体基板52上进行与图4F或5F中所示的相同的处理步骤以形成氢供给膜136。然后，半导体基板52和53以使配线层135和144经由氢供给膜136彼此对向的方式接合在一起。如此，处理步骤结束。
这里，虽然在半导体基板52上形成氢供给膜136，但是其可以在半导体基板53上形成。
(CMOS图像传感器的有源元件周围的第四构成例)
图8是说明在CMOS图像传感器10的配置是图2B中所示的第二配置的情况下的CMOS图像传感器10的有源元件周围的第二构成例的断面图。
在图8中，与图7中所示的构成相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图8中所示的CMOS图像传感器10的有源元件周围的构成与图7中所示的构成的不同之处在于：代替配线层135、氢供给膜136以及配线层144而设置了配线层162、氢供给膜161和171以及配线层172。在图8中，氢供给膜161和171作为下层分别配置在配线层162和172的下方。
具体地，在半导体基板52和53之间未共用氢供给膜，但是半导体基板52用的氢供给膜161作为下层设置在配线层162的下方半导体基板52的整个表面上。另外，半导体基板53用的氢供给膜171作为下层设置在配线层172的下方半导体基板53的整个表面上。图8中所示的半导体基板52和53以使配线层162和172彼此对向的方式经由氢供给膜161和171以及配线层162和172层叠在一起并且彼此电连接。
虽然未示出，但是首先在半导体基板52和53上进行与图4A～4D或图5A～5D中所示的相同的处理步骤以制造图8中所示的CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部。接着，在半导体基板52和53上进行与图4F或5F中所示的相同的处理步骤以形成氢供给膜161和171。然后，在半导体基板52和53上进行与图4E或5E中所示的相同的处理步骤以形成配线层162和172。最后，半导体基板52和53以使配线层162和172彼此对向的方式接合在一起。如此，处理步骤结束。
(CMOS图像传感器的有源元件周围的第五构成例)
图9是说明在CMOS图像传感器10的配置是图2B中所示的第二配置的情况下的CMOS图像传感器10的有源元件周围的第三构成例的断面图。
在图9中，与图7中所示的构成相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图9中所示的CMOS图像传感器10的有源元件周围的构成与图7中所示的构成的不同之处在于：另外设置了氢扩散防止膜191。在图9中，包括晶体管140-1和140-2的逻辑电路13的全部有源元件都是像图3中所示的晶体管70-1一样抑制氢供给的有源元件，并且半导体基板53的整个表面都覆盖有氢扩散防止膜191。
具体地，在配线层144和氢供给膜136之间在半导体基板53的整个表面上配置氢扩散防止膜191。因此，可以防止从氢供给膜136释放的氢被供给到半导体基板53的表面。图9中所示的半导体基板52和53以使配线层135和144经由氢供给膜136和氢扩散防止膜191彼此对向的方式层叠在一起并且彼此电连接。
虽然未示出，但是首先在半导体基板52和53上进行与图4A～4E或图5A～5E中所示的相同的处理步骤以制造图9中所示的CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部。接着，例如，在半导体基板52上进行与图4F或图5F中所示的相同的处理步骤以形成氢供给膜136。然后，沉积氢扩散防止膜191。最后，半导体基板52和53以使配线层135和144经由氢供给膜136和氢扩散防止膜191彼此对向的方式接合在一起。如此，处理步骤结束。
需要指出的是，氢扩散防止膜191可以作为下层配置在配线层144的下方。另外，氢供给膜136可以作为下层配置在配线层135的下方。
(CMOS图像传感器的有源元件周围的第六构成例)
图10是说明在CMOS图像传感器10的配置是图2B中所示的第二配置的情况下的CMOS图像传感器10的有源元件周围的第四构成例的断面图。
在图10中，与图7中所示的构成相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图10中所示的CMOS图像传感器10的有源元件周围的构成与图7中所示的构成的不同之处在于：另外设置了氢扩散防止膜211。在图10中，包括晶体管130-1和130-2的像素区域11以及控制电路12的全部有源元件都是像图3中所示的晶体管70-1一样抑制氢供给的有源元件，并且半导体基板52的整个表面都覆盖有氢扩散防止膜211。
具体地，在配线层135和氢供给膜136之间在半导体基板52的整个表面上配置氢扩散防止膜211。因此，可以防止从氢供给膜136释放的氢被供给到半导体基板52的表面。图10中所示的半导体基板52和53以使配线层135和144经由氢供给膜136和氢扩散防止膜211彼此对向的方式层叠在一起并且彼此电连接。
虽然未示出，但是首先在半导体基板52和53上进行与图4A～4E或图5A～5E中所示的相同的处理步骤以制造图10中所示的CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部。接着，例如，在半导体基板52上形成氢扩散防止膜211。然后，进行与图4F或图5F中所示的相同的处理步骤以形成氢供给膜136。最后，半导体基板52和53以使配线层135和144经由氢供给膜136和氢扩散防止膜211彼此对向的方式接合在一起。如此，处理步骤结束。
需要指出的是，氢扩散防止膜211可以作为下层配置在配线层135的下方。另外，氢供给膜136可以作为下层配置在配线层144的下方。另外，在图10所示的例子中，晶体管130-1覆盖有氢扩散防止膜133，但是可以不设置氢扩散防止膜133。
(CMOS图像传感器的有源元件周围的第七构成例)
图11是说明在CMOS图像传感器10的配置是图2B中所示的第二配置的情况下的CMOS图像传感器10的有源元件周围的第五构成例的断面图。
在图11中，与图7中所示的构成相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图11中所示的CMOS图像传感器10的有源元件周围的构成与图7中所示的构成的不同之处在于：代替氢供给膜136而设置了氢供给膜221和223以及另外设置了氢扩散防止膜222。在图11中，在半导体基板52和53之间独立地设置氢供给膜221和223。
具体地，半导体基板52用的氢供给膜221作为上层配置在配线层135上。另外，半导体基板53用的氢供给膜223作为上层配置在配线层144上。另外，在氢供给膜221和223之间配置氢扩散防止膜222。
在图11中，由于在半导体基板52和53之间独立地设置氢供给膜221和223，所以可以使供给到半导体基板52和53的氢的量不同。因此，可以使晶体管130-2与晶体管140-1和140-2之间的界面处的氢浓度不同。
虽然未示出，但是首先在半导体基板52和53上进行与图4A～4F或图5A～5F中所示的相同的处理步骤以制造图11中所示的CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部。接着，例如，在半导体基板52上形成氢扩散防止膜222。最后，半导体基板52和53以使配线层135和144经由氢供给膜221和223以及氢扩散防止膜222彼此对向的方式接合在一起。如此，处理步骤结束。
需要指出的是，氢供给膜221可以作为下层配置在配线层135的下方。另外，氢供给膜223可以作为下层配置在配线层144的下方。
(CMOS图像传感器的有源元件周围的第八构成例)
图12是说明在CMOS图像传感器10的配置是图2B中所示的第二配置的情况下的CMOS图像传感器10的有源元件周围的第六构成例的断面图。
在图12中，与图7中所示的构成相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图12中所示的CMOS图像传感器10的有源元件周围的构成与图7中所示的构成的不同之处在于：代替氢供给膜136而设置了氢供给膜241和242。在图12中，半导体基板52和53以使配线层135朝向半导体基板52的方向与配线层144朝向半导体基板53的方向一致的方式层叠在一起。
具体地，半导体基板52用的氢供给膜241作为上层配置在配线层135上。另外，半导体基板53用的氢供给膜242作为上层配置在配线层144上。半导体基板53以接触氢供给膜241的方式层叠在半导体基板52上并且与半导体基板52电连接。
虽然未示出，但是首先在半导体基板52和53上进行与图4A～4F或图5A～5F中所示的相同的处理步骤以制造图12中所示的CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部。接着，半导体基板52和53以使半导体基板53接触氢供给膜241的方式接合在一起。如此，处理步骤结束。
需要指出的是，氢供给膜241可以作为下层配置在配线层135的下方。另外，氢供给膜242可以作为下层配置在配线层144的下方。
另外，虽然未示出，但是即使在CMOS图像传感器10的晶体管130-1、130-2、140-1和140-2的周边部的构成是图8中所示的构成的情况下，半导体基板52和53也可以在与图12中所示的相同的方向上层叠在一起。
另外，虽然未示出，但是在CMOS图像传感器10的配置是图2C中所示的第三配置的情况下CMOS图像传感器10的有源元件的周边部的构成与参照图7～12所述的那些周边部的构成相同。
如上所述，CMOS图像传感器10在半导体基板51(52，53)的整个表面上具有氢供给膜76(121，136，161，171，221，223，241，242)并且在半导体基板51(52，53)的一部分上具有氢扩散防止膜73(133)。因此，可以针对各区域控制半导体基板51(52，53)的表面上的氢浓度。因此，其中由高浓度的氢终止悬空键以确保诸如1/f噪声等噪声的特性的区域和其中抑制氢的供给以由于NBTI等而确保晶体管的使用寿命的区域可以设置在相同的半导体基板51(52，53)上。即，可以使同一半导体基板51(52，53)上针对各区域的界面能级不同。
另外，由于不是针对各区域都需要不同的氢供给膜，所以可以抑制CMOS图像传感器10的尺寸增大。另外，由于抑制了向覆盖有氢扩散防止膜73(133)的区域供给氢，所以可以增大在未覆盖氢扩散防止膜73(133)的区域的氢浓度。
需要指出的是，在上述说明中，虽然CMOS图像传感器10的半导体基板的层数是1或2，但是可以是2以上。例如，在半导体基板的层数是3的情况下，CMOS图像传感器10的配置是图13中所示的那种。
即，如图13所示，代替其上配置有逻辑电路13的半导体基板53而设置了其上配置有信号处理单元31的半导体基板261和其上配置有存储单元32的半导体基板262。半导体基板261除了不具有存储单元32之外与半导体基板53相同。在半导体基板262上，像半导体基板52和53一样，相对于规定的有源元件形成氢扩散防止膜。另外，氢供给膜作为上层在氢扩散防止膜上在半导体基板的整个表面262上形成。半导体基板261和262经由氢供给膜层叠在一起。
另外，在第一实施方案中在半导体基板的表面形成氢供给膜以供给氢。然而，氢可以在没有氢供给膜的情况下直接供给到半导体基板的表面。
2.第二实施方案
(CMOS图像传感器的第二实施方案的构成例)
图14是示出作为本公开适用的半导体装置的CMOS图像传感器的第二实施方案的构成例的图。
图14中所示的CMOS图像传感器300具有像素阵列单元310、行选择电路320、水平传输扫描电路330和定时控制电路340。另外，CMOS图像传感器300具有ADC(模拟数字转换器)组350、DAC(数字模拟转换器)360、放大电路(S/A)370、信号处理电路380和水平传输线390。
以上电路在CMOS图像传感器300的半导体基板(未示出)上形成，并且氢被供给到半导体基板的表面。因此，降低了构成CMOS图像传感器300的有源元件的噪声。
在CMOS图像传感器300的像素阵列单元310中，具有光电转换元件(光电二极管)和像素内放大器的各像素以M行和N列的矩阵模式配置。另外，在CMOS图像传感器300中，作为按顺序读出像素阵列单元310的信号的控制电路而配置以下电路。
即，在CMOS图像传感器300中配置控制行地址和行扫描的行选择电路320、控制列地址和列扫描的水平传输扫描电路330以及作为控制电路产生内部时钟的定时控制电路340。
在ADC组350中，具有比较器351、计数器352和锁存器353的单斜坡型ADC排成多列。ADC组350具有转换n位数字信号的功能，针对各垂直信号线(列线)配置，并且构成列平行ADC块。
具体地，比较器351将通过阶段性改变由DAC 360产生的参考电压获得的作为斜坡波形(RAMP)的参考电压Vslop与从各行的像素经由垂直信号线LSGN获得的模拟信号进行比较。计数器352算出比较器351的比较时间。例如，各锁存器353经由具有2n位宽度的水平传输线390与2n个放大电路370连接。
在ADC组350中，由垂直信号线LSGN读出的模拟信号(电位VSL)通过针对各列配置的比较器351与参考电压Vslop(具有一定斜度的线性变化的斜坡波形)进行比较。此时，像比较器351一样针对各列配置的计数器352操作。当斜坡波形RAMP的特定电位Vslop与计数器值一一对应地变化时，垂直信号线的电位(模拟信号)VSL被转换成数字信号。参考电压Vslop按以下方式进行改变：电压变化被转换成时间变化并且用特定的(周期)时钟计算时间以转换成数字值。然后，当模拟电信号VSL与参考电压Vslop相交时，比较器351的输出反转以使计数器352的输入时钟停止。因此，AD转换完成。
在完成上述AD转换之后，水平传输扫描电路330将由锁存器353保持的数据经由水平传输线390和放大电路370输入到信号处理电路380以产生二维图像。
(像素的构成例)
图15是示出构成图14中所示的像素阵列单元310的像素的构成例的图。
图15中所示的像素400具有光电二极管401、由MOSFET(金属氧化物半导体场效应晶体管)制成的传输晶体管402、复位晶体管403、放大晶体管404和选择晶体管405。
光电二极管401将入射光光电转换成与光量对应的量的电荷(这里，电子)。作为传输元件的传输晶体管402连接在光电二极管401和作为输入节点的浮动扩散FD之间，并且经由传输控制线LTRG向传输晶体管402的栅极(传输栅极)供给作为控制信号的传输信号TRG。因此，传输晶体管402将由光电二极管401光电转换的电子传输到浮动扩散FD。
复位晶体管403连接在被供给电源电压VDD的电源线LVDD和浮动扩散FD之间，并且经由复位控制线LRST向复位晶体管403的栅极供给作为控制信号的复位信号RST。因此，作为复位元件的复位晶体管403将浮动扩散FD的电位复位成电源线LVDD的电位。
作为放大元件的放大晶体管404的栅极与浮动扩散FD连接。即，浮动扩散FD起到作为放大元件的放大晶体管404的输入节点的作用。放大晶体管404和选择晶体管405串联连接在被供给电源电压VDD的电源线LVDD和信号线LSGN之间。如上所述，放大晶体管404经由选择晶体管405与信号线LSGN连接并与像素400外部的恒定电流源IS构成源极跟随器。当经由选择控制线LSEL将作为与地址信号对应的控制信号的选择信号SEL供给到选择晶体管405的栅极时，选择晶体管405被接通。
当选择晶体管405被接通时，放大晶体管404使浮动扩散FD的电位放大并将与电位对应的电压输出到信号线LSGN。经由信号线LSGN将从各像素输出的电压输出到比较器351。
这里，在像素400中用配线连接的复位控制线LRST、传输控制线LTRG和选择控制线LSEL作为一组以像素阵列中的行为单位配线连接。即，各个控制线LRST、LTRG和LSEL设置为M根。复位控制线LRST、传输控制线LTRG和选择控制线LSEL由行选择电路320逐行驱动。因此，来自像素400的电压的输出操作对一行的各像素同时进行。
诸如具有上述构成的像素400的传输晶体管402等MOSFET和在CMOS图像传感器300的模拟电路中使用的其他MOSFET是具有厚的栅极绝缘膜的高电压驱动的IO系晶体管。另一方面，在诸如行选择电路320、水平传输扫描电路330和信号处理电路380等高速和低耗电电路中使用的MOSFET是具有薄的栅极绝缘膜的低电压驱动的芯晶体管。
通常，如果MOSFET的栅极绝缘膜较薄，那么它们的HCT(热载流子注入)和NBTI耐性较低并且具有较短的使用寿命。因此，在通过供给氢不容许在诸如行选择电路320、水平传输扫描电路330和信号处理电路380等高速和低耗电电路中使用的MOSFET的使用寿命的情况下，需要抑制向MOSFET的氢供给并且优先确保元件可靠性。
(向有源元件供给氢的区域和抑制向有源元件供给氢的区域的例子)
图16～19是示出在图14所示的CMOS图像传感器300中向有源元件供给氢的区域(以下被称作氢供给区域)和抑制向有源元件供给氢的区域(以下被称作氢抑制区域)的例子的图。
氢抑制区域具有从操作的角度来说最好优先确保元件可靠性的电路，并且氢供给区域是除了氢抑制区域之外的区域。
在图16所示的例子中，氢供给区域421具有像素阵列单元310，氢抑制区域422具有外围电路(即，除了像素阵列单元310之外的电路)。即，在图16所示的例子中，由于通过氢供给不容许诸如行选择电路320、水平传输扫描电路330和信号处理电路380等高速和低耗电电路中使用的MOSFET的使用寿命，所以包括这些电路的外围电路包含在氢抑制区域422中。
在图17所示的例子中，氢供给区域421具有像素阵列单元310和除了作为外围电路的信号处理电路380之外的部分，氢抑制区域422具有信号处理电路380。即，在图17所示的例子中，由于通过氢供给仅不容许在信号处理电路380中使用的MOSFET的使用寿命，所以信号处理电路380包含在氢抑制区域422中。
在图18所示的例子中，氢供给区域421具有像素阵列单元310、ADC组350、放大电路370和水平传输线390。氢抑制区域422的氢抑制区域422a具有行选择电路320、定时控制电路340和DAC 360，氢抑制区域422的氢抑制区域422b具有水平传输扫描电路330，并且氢抑制区域422的氢抑制区域422c具有信号处理电路380。
即，在图18所示的例子中，由于通过氢供给不容许诸如行选择电路320、水平传输扫描电路330和信号处理电路380等高速和低耗电电路中使用的MOSFET的使用寿命，所以这些电路包含在氢抑制区域422中。
在图19所示的例子中，氢供给区域421具有像素阵列单元310和比较器351的一些，氢抑制区域422具有比较器351的另一些和除了作为外围电路的比较器351以外的电路。即，比较器351存在于其中氢供给区域421和氢抑制区域422混合在一起的混合区域423中。
这里，各比较器351具有如图20所示的构成。即，图20中所示的比较器351具有作为MOSFET的p沟道MOS(PMOS)晶体管PT511和PT512与n沟道MOS(NMOS)晶体管NT511和NT512以及起到隔离器的作用的NMOS晶体管NT514。另外，比较器351具有第一和第二电容器C511和C512、自动归零开关(初始化开关)AZS511和AZS512以及电流源I511。
PMOS晶体管PT511和PT512的源极与电源电位源VDD连接。PMOS晶体管PT511的漏极与NMOS晶体管NT511的漏极连接，并且PMOS晶体管PT511的漏极和NMOS晶体管NT511的漏极之间的连接点形成节点ND511。另外，PMOS晶体管PT511的漏极和栅极彼此连接，并且PMOS晶体管PT511的漏极和栅极之间的连接点与PMOS晶体管PT512的栅极连接。
PMOS晶体管PT512的漏极与NMOS晶体管NT512的漏极连接，并且PMOS晶体管PT512的漏极和NMOS晶体管NT512的漏极之间的连接点形成输出节点ND512。NMOS晶体管NT511和NT512的源极彼此连接，并且NMOS晶体管NT511和NT512的源极之间的连接点与电流源I511连接。
NMOS晶体管NT511的栅极与电容器C511的第一电极连接，并且NMOS晶体管NT511的栅极和电容器C511的第一电极之间的连接点形成节点ND513。另外，电容器C511的第二电极与斜坡信号RAMP的输入端子TRAMP连接。NMOS晶体管NT512的栅极与电容器C512的第一电极连接，并且NMOS晶体管NT512的栅极和电容器C512的第一电极之间的连接点形成节点ND514。另外，电容器C512的第二电极与模拟信号VSL的输入端子TVSL连接。
自动归零开关AZS511的源极与节点ND511连接，并且其漏极与节点ND513连接。自动归零开关AZS512的源极与节点ND512连接，并且其漏极与ND514连接。
NMOS晶体管NT514的漏极与比较器351的输出节点ND512(d)和NMOS晶体管NT512的漏极(节点c)连接。另外，NMOS晶体管NT514的栅极与偏压VBIAS的供给线连接。因此，可以经由NMOS晶体管NT514供给恒定电流。因此，即使在NMOS晶体管NT512的栅极(输入节点b)和漏极(输出节点c)之间存在寄生电容，也可以减少电压波动并降低低频噪声。
在具有上述构成的比较器351中，PMOS晶体管PT511和PT512构成电流反射镜电路。另外，NMOS晶体管NT511和NT512构成差动比较单元(跨导放大器(Gm放大器))。另外，电容器C511和C512起到AZ级采样电容(输入电容)的作用。另外，比较器351的输出信号1st Amp从输出节点ND512输出到计数器352。
参照图19所示的例子，在具有上述构成的比较器351中，如图20所示，NMOS晶体管NT511和NT512包含在氢供给区域421中。另外，除了NMOS晶体管NT511和NT512之外的电路包含在氢抑制区域422中。
需要指出的是，如图21所示，除了PMOS晶体管PT511和PT512之外的电路可以包含在氢供给区域421中，并且PMOS晶体管PT511和PT512可以包含在氢抑制区域422中。另外，设定氢供给区域和氢抑制区域的方法不限于图16～21所示的例子。
(氢供给区域和氢抑制区域的结构例)
图22分别示出了氢供给区域421和氢抑制区域422的结构例的断面图和下面图，图23是图22中所示的断面图的部分放大图。另外，图24A和图24B分别是与图22中所示的断面图不同的断面图和侧壁面图。
需要指出的是，对于与氢供给区域421和氢抑制区域422中诸如像STI(浅沟槽隔离)一样的元件分离层、n沟道区域、p沟道区域、MOSFET、双极晶体管和电阻元件等一般CMOS图像传感器相同的半导体装置，省略对其的图形表示和说明。
图22的上部是示出氢供给区域421和氢抑制区域422的结构例的断面图，其下部是当氢抑制区域422从半导体基板553的表面向上看时的下面图。
如图22所示，在氢供给区域421中的半导体基板553的上面按顺序配置1层顶层金属561和3层配线562。顶层金属561和配线562的外围覆盖有层间绝缘膜554。
此外，在氢抑制区域422中的半导体基板553上，以覆盖半导体基板553的方式设置氢吸附层570。氢吸附层570具有顶层金属571、顶部通孔572、配线573、通孔574和接触件575。
具体地，在氢吸附层570的最上部配置1层顶层金属571，并且在顶层金属571的下面配置3层配线573。配线573具有格子状闭壳结构并通过通孔574彼此连接。然而，如图24A和图24B所示，其中一些配线573不通过通孔574与另一些配线573连接，而是与氢抑制区域422外部的驱动电源和电路等连接。需要指出的是，图24B是当从图24A的右侧看时侧壁面的图。
顶层金属571以覆盖配线573的顶板的方式经由顶部通孔572与配线573连接。最下部的配线573经由在氢抑制区域422的外围周围的拉伸形接触件575与半导体基板553连接。具体地，图23表示图22中所示的矩形P，并且接触件575与半导体基板553的p沟道区域591连接。
即，如果氢吸附层570处于浮动状态，那么由于氢吸附层570的浮动电容在氢吸附层570内部形成的有源元件很可能发生故障。因此，在CMOS图像传感器300中，最下部的配线573与半导体基板553连接以将氢吸附层570的电位固定为半导体基板553的电位。图23示出了其中将氢吸附层570的电位固定为半导体基板553的PSUB的电位的情况的例子。然而，可以以使得代替PW而设置具有固定的电位的NWL以及代替p沟道区域591而设置n+扩散层的方式将氢吸附层570的电位固定为半导体基板553的NWL的电位。
氢吸附层570的金属膜含有存储氢的储氢合金。例如，顶层金属571和接触件575的储氢合金具有TiN/W层叠金属结构，顶部通孔572的储氢合金具有TiN/AL层叠金属结构，并且配线573和通孔574的储氢合金具有TiN/Cu层叠金属结构。
作为储氢合金，除了钛系合金之外还可以使用含有镍、锰、钒、镁、钯、钙和稀土化合物的合金。TiN是通常用作插头、通孔、金属配线的阻挡层金属的半导体材料。因此，在将TiN用作储氢合金的情况下，可以降低CMOS图像传感器300的制造成本。
如上所述，氢吸附层570的金属膜含有储氢合金。因此，氢吸附层570(氢扩散防止单元)能够在制造CMOS图像传感器300时防止氢扩散到氢抑制区域422中的半导体基板553的表面。
这里，需要指出的是，虽然氢吸附层570的整个金属膜都含有储氢合金，但是可以是顶层金属571等的其中一些金属膜含有储氢合金。
接着，对CMOS图像传感器300的制造步骤中氢的供给进行说明。例如，在半导体基板553上形成半导体装置然后形成顶层金属561、配线573、氢吸附层570和层间绝缘膜554之后供给氢。作为氢的供给方法，在含有氢和氮的气流中在350～400℃下进行约30分钟至2小时的烧结退火。根据该方法，供给满足退火条件的氢。
因此，在氢供给区域421中的半导体基板553的表面供给氢。因此，通过氢降低了诸如MOSFET等有源元件的噪声。
即，MOSFET中闪变噪声或随机电报噪声的发生机制可归因于其中当MOSFEET在操作时，在构成MOSFET的栅极氧化膜中的半导体基板的表面附近存在的陷阱能级(悬空键)下对通过在栅极绝缘膜的正下方的沟道表面的载流子进行重复捕捉和释放以使MOSFET的阈值电压随着时间波动的现象。
另一方面，当氢被供给到MOSFET时，在陷阱能级下其被终止和失活，这导致作为载流子的捕捉源的栅极氧化膜中的陷阱能级的密度的降低。因此，当在氢供给区域421中的半导体基板553的表面供给氢时，降低了MOSFET的闪变噪声或随机电报噪声。
与此相反，作为降低MOSFET的闪变噪声或随机电报噪声的方法，考虑到当通过栅极氧化膜中的陷阱捕捉载流子时阈值电压的波动大小与MOSFET的栅极面积成反比的事实而增大MOSFET的栅极面积。然而，在CMOS图像传感器具有几兆像素等的情况下，由于MOSFET的栅极面积的增大而使芯片面积的大小超出允许值。
另一方面，由于在氢抑制区域422中的半导体基板553的表面覆盖有氢吸附层570，所以抑制了向半导体基板553的表面供给氢。因此，在氢抑制区域422中，可以防止由于过量的氢而导致的诸如MOSFET等有源元件的HCT和NBTI耐性的劣化并增大CMOS图像传感器300的操作寿命。
(接触件的其他形状的例子)
图25和图26是示出接触件575的其他形状的例子的图。
需要指出的是，图25和图26是当从氢抑制区域422中的半导体基板553的表面看时层间绝缘膜554的下面图。
图25和图26中所示的接触件575具有接触形状。在这种情况下，接触件575可以如图25中所示配置在沿着矩形顶层金属571的各边的一条线上或可以如图26中所示配置在两条线上。在接触件575具有接触形状的情况下，由于氢吸附能力提高了，所以接触件575最好配置在两条或更多条线上而不是配置在一条线上。
需要指出的是，顶部通孔572和通孔574可以具有与接触件575相同的形状。
在上述说明中，顶层金属571是1层。然而，如图27所示，在氢抑制区域422的面积大并且氢抑制区域422的宽度比顶层金属571的允许宽度大的情况下，顶层金属571可以分成作为顶层金属651和652的多层(图27所示的例子中为2层)。顶层金属651和顶层金属652通过顶部通孔653彼此连接。
另外，在上述说明中，氢吸附层570包括顶层金属571。然而，例如，在配线573的层数为4层以上的情况下，氢吸附层570可以不包括顶层金属571。在这种情况下，代替图27中所示的顶层金属651和652而使用配线573。
另外，在上述说明中，氢被供给到半导体基板553的表面。然而，如图28所示，可以在层间绝缘膜554上形成氢含量高的氢供给膜661。
在这种情况下，例如，在半导体基板553上形成半导体装置然后形成顶层金属561、配线562、氢吸附层570和层间绝缘膜554之后形成氢供给膜661。作为氢供给膜661的形成方法，根据使用SiH4或NH3、N2和H2作为气体的等离子体CVD方法形成作为氢供给膜661的具有规定厚度的等离子体氮化膜。由于氢供给膜661含有大量的氢，所以根据成膜条件就像当在含有氢的气流中进行烧结退火时一样其具有将氢供给到半导体基板553的表面的能力。
因此，在这种情况下，在氢供给区域421中的半导体基板553的表面供给氢。然而，由于氢抑制区域422中的半导体基板553的表面覆盖有氢吸附层570，所以抑制了向氢抑制区域422中的半导体基板553的表面供给氢。
3.第三实施方案
(CMOS图像传感器的第三实施方案的氢抑制区域的结构例)
作为本公开适用的半导体装置的CMOS图像传感器300的第三实施方案的构成与图14中所示的相同，但是氢抑制区域422的结构与第二实施方案的不同。因此，下面仅对CMOS图像传感器300的氢抑制区域422的结构进行说明。
图29是示出作为本公开适用的半导体装置的CMOS图像传感器300的第三实施方案的氢抑制区域的结构例的图。
图29示出了作为CMOS图像传感器300的氢抑制区域422内的有源元件的PMOSFET的外围结构。PMOSFET的例子包括比较器351的p沟道MOS(PMOS)晶体管PT511和PT512。需要指出的是，图29的上部是PMOSFET的周边断面图，其下部是当从最下层的配线看时的上面图。在图29的上部中，为了便于说明的目的，示出了指定单元的透明状态。对于后述的图30和32来说也是如此。
在CMOS图像传感器300的第三实施方案中，氢吸附层未针对各氢抑制区域422设置，而是针对各有源元件设置。
具体地，如图29所示，氢抑制区域422中的PMOSFET 671具有栅电极681、p沟道区域682和683、接触件684、漏电极685、接触件686和源电极687。漏电极685经由接触件684与p沟道区域682连接，源电极687经由接触件686与p沟道区域683连接。
PMOSFET 671的氢吸附层672与栅电极681连接。氢吸附层672具有3层配线691～693、通孔694a、通孔694b和接触件695。
具体地，在氢吸附层672的上面以覆盖栅电极681的方式按顺序配置配线691、配线692和配线693。通孔694a将配线691和692彼此连接，通孔694b将配线692和693彼此连接。接触件695将配线693和栅电极681彼此连接。因此，将氢吸附层672的电位固定为栅电极681的电位。
具有上述构成的氢吸附层672作为金属膜像氢吸附层570一样含有储氢合金。因此，在制造CMOS图像传感器300时，氢吸附层672可以防止氢扩散到PMOSFET 671的表面。
这里，需要指出的是，虽然氢吸附层672的整个金属膜都含有储氢合金，但是可以是只有其中一些金属膜含有储氢合金。
接着，对在PMOSFET 671的制造步骤中供给氢进行说明。例如，在半导体基板553上形成PMOSFET 671然后形成氢吸附层672和层间绝缘膜554之后，供给氢。氢的供给方法与第二实施方案的相同。
即使当供给氢时，氢抑制区域422内的PMOSFET 671也覆盖有氢吸附层672。因此，抑制了向PMOSFET 671的表面供给氢。因此，防止了由于过量的氢而导致的PMOSFET 671的HCT和NBTI耐性的劣化，并且增大了操作寿命。
以上参照图29对PMOSFET 671的结构进行了说明。然而，NMOSFET的结构除了用n沟道替换了p沟道之外与PMOSFET 671的结构相同。
需要指出的是，虽然在图29所示的例子中配线691和692与栅电极681连接，但是它们可以如图30中所示的与漏电极685连接。在这种情况下，代替将配线692和693彼此连接的通孔694b而设置了将配线692和漏电极685彼此连接的通孔701。需要指出的是，图30的上部是PMOSFET的周边断面图，其下部是当从通孔701上面看时的上面图。配线691和692可以与源电极687连接。
另外，虽然在图29所示的例子中配线的层数是3，但是其可以是4层以上。例如，如图31所示，在配线691上从上往下按顺序设置配线721和722。配线721和722通过通孔723a彼此连接，配线722和691通过通孔723b彼此连接。需要指出的是，图31是PMOSFET的周边断面图。
另外，配线的层数可以是2层以下。另外，可以在配线691上设置顶层金属。
此外，如图32所示，可以在栅电极681和配线693之间以覆盖栅电极681的方式设置局部互连配线741。需要指出的是，图32的上部是PMOSFET的周边断面图，其下部是当从最下层的配线看时的上面图。
4.第四实施方案
(CMOS图像传感器的第四实施方案的构成例)
图33是示出作为本公开适用的半导体装置的CMOS图像传感器的第四实施方案的构成例的图。
在图33中，与图14中所示的相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
图33中所示的CMOS图像传感器800的构成与图14中所示的CMOS图像传感器300的构成的不同之处在于：在层叠芯片上形成CMOS图像传感器800的电路以及在层之间设置TCV(通过芯片通孔)801。
具体地，除了CMOS图像传感器800的放大电路370和信号处理电路380之外的电路被分成传感器部811和周边电路部812并配置在层叠芯片的不同的层上。
传感器部811具有像素阵列单元310和比较器351。周边电路部812具有行选择电路320、水平传输扫描电路330、定时控制电路340、计数器352、锁存器353、DAC 360和水平传输线390。传感器部811和周边电路部812通过TCV 801彼此电连接。
在CMOS图像传感器800中，氢供给区域421具有传感器部811和除了周边电路部812的水平传输扫描电路330之外的电路，并且氢抑制区域422仅具有水平传输扫描电路330。即，在CMOS图像传感器800中，由于通过供给氢仅不容许用于水平传输扫描电路330的MOSFET的使用寿命，所以水平传输扫描电路330包含在氢抑制区域422中。
需要指出的是，放大电路370和信号处理电路380可以配置在传感器部811的层或周边电路部812的层中或者可以配置在除了传感器部811和周边电路部812的层之外的层中。
(传感器部和周边电路部的结构例)
图34是示出图33中所示的传感器部811和周边电路部812的结构例的图。
在图34中，与图22中所示的相同的构成由相同的附图标记表示。另外，必要时省略重复说明。
如图34所示，在传感器部811中，在半导体基板830内设置的各光电二极管401的上部从上往下按顺序配置片上透镜831和滤色器832。各个光电二极管401通过元件分离层833彼此分隔开。在半导体基板830的下面，配置在外围覆盖有层间绝缘膜834的配线835。由于传感器部811作为氢供给区域421，所以其不具有氢吸附层。
周边电路部812具有与图22中所示的相同的构成。即，在周边电路部812中，在氢供给区域421中的半导体基板836的上部从上往下按顺序配置1层顶层金属561和3层配线562。顶层金属561和配线562在外围覆盖有层间绝缘膜837。另外，在氢抑制区域422中的半导体基板836上以覆盖半导体基板836的方式设置氢吸附层570。
传感器部811的半导体基板830和周边电路部812的层间绝缘膜837经由绝缘膜838接合在一起。
接着，对在CMOS图像传感器800的制造步骤中向周边电路部812供给氢进行说明。例如，在半导体基板836上形成半导体装置然后形成顶层金属561、配线562、氢吸附层570和层间绝缘膜837之后向周边电路部812供给氢。氢的供给方法与第二实施方案的相同。
当向周边电路部812供给氢时，将其供给到氢供给区域421中的半导体基板836的表面。然而，由于氢抑制区域422中的半导体基板836的表面覆盖有氢吸附层570，所以抑制了向半导体基板836的表面供给氢。因此，在氢供给区域421中通过氢而降低了诸如MOSFET等有源元件的噪声。另外，在氢抑制区域422中，可以防止由于过量的氢而导致的诸如MOSFET等有源元件的HCT和NBTI耐性的劣化并增大了CMOS图像传感器800的操作寿命。
在向其供给氢的周边电路部812的层间绝缘膜837的上部形成绝缘膜838，并且向其供给氢的传感器部811与周边电路部812接合。
需要指出的是，如图35所示，代替向半导体基板836的表面供给氢，可以在层间绝缘膜837和绝缘膜838之间形成氢含量高的氢供给膜841。
在这种情况下，例如，在半导体基板836上形成半导体装置然后形成顶层金属561、配线562、氢吸附层570和层间绝缘膜837之后，形成氢供给膜841。氢供给膜841的形成方法与图28中所示的氢供给膜661的形成方法相同。在形成氢供给膜841之后，在氢供给膜841上形成绝缘膜838。经由绝缘膜838，向其供给氢的传感器部811与周边电路部812接合。
由于氢供给膜841含有大量的氢，所以根据成膜条件就像当进行烧结退火时一样其具有将氢供给到半导体基板836的表面的能力。因此，在传感器部811和周边电路部812接合在一起之后的热处理工艺中，氢从氢供给区域421扩散到传感器部811和周边电路部812。因此，向半导体基板830和氢供给区域421中的半导体基板836的表面供给氢。然而，由于氢抑制区域422中的半导体基板836的表面覆盖有氢吸附层570，所以抑制了向氢抑制区域422中的半导体区域836的表面供给氢。
5.第五实施方案
(无线装置的实施方案的构成例)
图36是示出作为本公开适用的半导体装置的无线装置的构成例的图。
图36中所示的无线装置850具有天线851、开关852、RF(射频)单元853、模拟单元854和数字单元855。无线装置850是同时具有数字电路和模拟电路并包含在GPS(全球定位系统)和移动电话等中的ASIC(专用集成电路)。
RF单元853具有LNA(低噪声放大器)861、正交解调器862、LO(局部振荡器)863、正交调制器864和PA(功率放大器)865。
通过开关852向RF单元853的LNA 861供给RF信号，即，经由天线851作为无线电波接收的模拟信号。LNA 861将RF信号放大并将放大的RF信号供给到正交解调器862。
正交解调器862基于从局部振荡器863供给的具有规定频率的信号使从LNA 861供给的RF信号解调成IF(中频)信号并将IF信号供给到模拟单元854。
局部振荡器863产生具有规定频率的信号和并将产生的信号供给到正交解调器862和正交调制器864。正交调制器864基于从局部振荡器863供给的具有规定频率的信号将从模拟单元854供给的IF信号调制成RF信号并将RF信号供给到功率放大器865。
功率放大器865将从正交调制器864供给的RF信号放大并经由开关852将放大的RF信号供给到天线851。供给到天线851的RF信号作为无线电波传输。
模拟单元854具有LPF(低通滤波器)871、AGC(自动增益控制)872、ADC 873、DAC874和LPF 875。
模拟单元854的LPF 871对从正交解调器862供给的IF信号进行低通滤波处理并将处理的IF信号供给到AGC 872。AGC 872控制从LPF 871供给的IF信号的能级并将控制的IF信号供给到ADC 873。ADC 873将从AGC 872供给的IF信号转换成数字数据并将数字数据供给到数字单元855。
DAC 874将从数字单元855供给的作为传输对象的数字数据转换成作为模拟信号的IF信号并将IF信号供给到LPF 875。LPF 875对IF信号进行低通滤波处理并将处理的IF信号供给到正交调制器864。
数字单元855具有基带LSI(大规模集成)881。基带LSI 881将从ADC 873供给的数字数据处理为接收数据并对其进行各种数字处理。数字单元855对作为传输对象的数字数据进行各种数字处理并将处理的数字数据供给到模拟单元854。
例如，为了确保具有上述构成的无线装置850的较高的性能，希望的是，RF单元853和模拟单元854具有绝缘膜厚的MOSFET以及数字单元855具有绝缘膜薄的MOSFET。
因此，无线装置850以将RF单元853和模拟单元854作为氢供给区域并将数字单元855作为氢抑制区域而进行CMOS处理的方式来制造。因此，可以在不造成数字单元855的操作寿命劣化的情况下实现RF单元853和模拟单元854的噪声降低。
6.第六实施方案
(CMOS图像传感器的第五实施方案的第一结构例)
由于作为本公开适用的半导体装置的CMOS图像传感器的第五实施方案的构成与图14中所示的构成相同，所以省略对其的说明。
图37是示出作为本公开适用的半导体装置的CMOS图像传感器的第五实施方案的像素阵列单元和信号处理电路的结构例的图。
图37中所示的CMOS图像传感器900的像素阵列单元901和信号处理电路902分别具有与图14中所示的像素阵列单元310和信号处理电路380相同的构成。这里，如图17所示，氢供给区域具有像素阵列单元901和包括除了作为外围电路的信号处理电路902之外的单元的控制电路，氢抑制区域具有信号处理电路902。
CMOS图像传感器900是背面照射型CMOS图像传感器。因此，如图37所示，像素阵列单元901和信号处理电路902具有在其表面设置有配线部903并在其后面设置有聚光部904的半导体基板905。在配线部903中设置有各种配线903A并用层间绝缘膜903B覆盖。
聚光部904是在像素阵列单元901中的各像素处聚集规定颜色的光的部分。具体地，聚光部904具有各像素的片上透镜904A和滤色器904B。例如，半导体基板905由硅基板制成，并且在半导体基板905上形成各种元件。
另外，在构成半导体基板901内的氢供给区域的像素阵列单元901附近，以贯穿半导体基板905的方式形成作为氢供给材料906的SiN(PE-SiN)等。因此，可以供给大量的氢。因此，可以充分降低氢供给区域内的有源元件的噪声。
与此相反，配线903A由诸如Ti和Ta等具有储氢性能的金属制成，并且氢与扩散到Si内相比很难扩散到由SiO2等制成的层间绝缘膜903内。因此，在其中在配线部903上形成氢供给膜并且经由配线部903向半导体基板905供给氢的情况下，很难向半导体基板905供给大量的氢。
在半导体基板905内的氢供给材料906的氢抑制区域侧(即，在信号处理电路902侧)设置防止氢扩散的金属材料907(氢扩散防止部)。因此，在氢抑制区域中，可以防止由于过量的氢而引起的有源元件的HCT和NBTI耐性的劣化并增大了CMOS图像传感器900的操作寿命。例如，作为金属材料907，可以采用Cu、W、AL、Ti和Ta等。
需要指出的是，虽然在图37所示的例子中以贯穿半导体基板905的方式形成氢供给材料906，但是其可以如图38中所示的形成为不贯穿该半导体基板。另外，如图39所示，氢供给材料906可以不仅在像素阵列单元901附近形成，而且可以在像素之间的地方形成。如图39所示，例如，在像素阵列单元901附近以及在像素之间形成的氢供给材料906形成为贯穿半导体基板905并形成为使得半导体层保留在配线部903侧。需要指出的是，虽然未示出，但是在像素阵列单元901附近以及在像素之间形成的氢供给材料906可以形成为贯穿半导体基板905或可以形成为使得半导体层保留在聚光部904侧。
(氢供给材料和金属材料的配置例)
图40和图41是示出氢供给材料906和金属材料907的配置例的示意性上面图。
例如，如图40所示，氢供给材料906配置成包围构成水平供给区域的像素阵列单元901和控制电路911的各个。在这种情况下，金属材料907可以如图40中所示的线性地配置在氢供给材料906的信号处理电路902侧或可以如图41中所示的配置成包围氢供给材料906的外侧(信号处理电路902侧)。
需要指出的是，控制电路911可以配置在与像素阵列单元901和信号处理电路902相同的基板上或可以配置在与像素阵列单元901和信号处理电路902不同的基板上。在控制电路911配置在与像素阵列单元901和信号处理电路902不同的基板上的情况下，CMOS图像传感器900是层叠CMOS图像传感器。
(CMOS图像传感器的第五实施方案的第二结构例)
图42是示出在控制电路911配置在与像素阵列单元901和信号处理电路902不同的基板上的情况下CMOS图像传感器900的结构例的图。
图42中所示的控制电路911具有设置有配线部921的半导体基板922，并且半导体基板922和905彼此连接以使配线部903和921彼此对向。在配线部921中设置有各种配线921A并用层间绝缘膜921B覆盖。半导体基板922由硅基板制成，并且在半导体基板922上形成各种元件。
配线部903的配线903A和配线部921的配线921A通过由诸如Ti和Ta等具有储氢性能的金属制成的TCV(通过芯片通孔)931彼此电连接。在TCV 931的像素阵列单元901侧，以贯穿半导体基板905的方式形成氢供给材料932。
因此，可以防止从氢供给材料932供给到氢供给区域内的像素阵列单元901的氢被TCV931存储。另外，可以抑制从氢供给材料932向氢抑制区域内的信号处理电路902供给氢。
(氢供给材料和TCV的配置例)
图43是示出图42中所示的TCV 931和氢供给材料932的配置例的示意性上面图。
例如，如图43所示，氢供给材料932形成为包围构成氢供给区域的像素阵列单元901和控制电路911，并且TCV 931形成为包围氢供给材料932的外侧。
需要指出的是，虽然CMOS图像传感器900的氢供给区域和氢抑制区域具有如图17中所示的构成，但是氢供给区域和氢抑制区域的构成不限于这些。即，氢供给区域和氢抑制区域可以具有如图16、图18或图19中所示的构成。
7.第七实施方案
(电子设备的实施方案的构成例)
图44是示出作为本公开适用的电子设备的图像拾取装置的构成例的框图。
图44中所示的图像拾取装置1000是摄像机和数位相机等。图像拾取装置1000具有透镜组1001、固态图像拾取元件1002、DSP电路1003、帧存储器1004、显示单元1005、记录单元1006、操作单元1007和电源单元1008。DSP电路1003、帧存储器1004、显示单元1005、记录单元1006、操作单元1007和电源单元1008经由总线1009彼此连接。
透镜组1001捕捉来自被写体的入射光(图像光)并在固态图像拾取元件1002的图像拾取面上形成图像。固态图像拾取元件1002由上述CMOS图像传感器10、300、800或900制成。固态图像拾取元件1002通过透镜组1001将形成为图像拾取面上的图像的入射光的光量转换成各像素的电信号并将电信号作为像素信号供给到DSP电路1003。
DSP电路1003对从固态图像拾取元件1002供给的像素信号进行规定的图像处理并将处理的图像信号供给到各帧的帧存储器1004以临时存储在那。
显示单元1005由诸如液晶面板和有机EL(电致发光)面板等面板显示装置制成并基于临时存储在帧存储器1004中的各帧的像素信号显示图像。
记录单元1006由DVD(数字多功能光盘)和闪速存储器等制成并读出和记录临时存储在帧存储器1004中的各帧的像素信号。
操作单元1007在使用者的操作下发出与图像拾取装置1000的各种功能相关的操作指令。电源单元1008必要时将电源供给到DSP电路1003、帧存储器1004、显示单元1005、记录单元1006和操作单元1007。
本技术适用的电子设备可以仅是使用固态图像拾取装置作为图像捕捉单元(光电转换单元)的电子设备。除了图像拾取装置1000之外，也可以是具有图像拾取功能的移动终端设备和使用固态图像拾取装置作为图像捕捉单元的复印机等。
需要指出的是，CMOS图像传感器10(300，800，900)可以形成为一个芯片或者具有图像捕捉功能并包含有光学单元等的模块。
另外，在说明书中所述的效果仅仅是为了说明的目的，也可以产生其他效果。
另外，本公开的实施方案不限于以上实施方案，而是可以在本公开的精神范围内以各种方式进行修改。
例如，在本公开的第五实施方案中，氢抑制区域和氢供给区域可以针对各有源元件设定。
另外，本公开也适用于除了CCD(电荷藕合器件)图像传感器和无线装置之外还具有多个数字ASIC、模拟ASIC、数字/模拟ASIC等的半导体装置。
此外，在本公开的第一至第七实施方案中，将氢用作具有悬空键终端效应(界面能级终端效应)的原子。然而，可以代替氢而使用氟或氮。此外，在本公开的第一至第五实施方案中，可以代替氢供给膜而形成本公开第六实施方案中的氢供给材料。
此外，本技术同时适用于表面型CMOS图像传感器和背面型CMOS图像传感器。
此外，例如，本技术可以采用以下构成。
(1)一种半导体装置，包括：
第一半导体基板；和
第一原子扩散防止部，第一原子扩散防止部配置在第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。
(2)根据(1)所述的半导体装置，其中
第一原子扩散防止部构造成覆盖在第一半导体基板上形成的有源元件。
(3)根据(2)所述的半导体装置，其中
第一原子扩散防止部配置在所述有源元件的栅电极上。
(4)根据(1)所述的半导体装置，其中
第一原子扩散防止部构造成覆盖具有在第一半导体基板上形成的有源元件的电路。
(5)根据(1)～(4)中任一项所述的半导体装置，其中
第一原子扩散防止部具有通孔、配线和接触件，以及
所述通孔、所述配线和所述接触件中的至少一个具有由构造成存储原子的原子存储合金制成的金属膜。
(6)根据(5)所述的半导体装置，其中
第一原子扩散防止部与第一半导体基板连接。
(7)根据(1)所述的半导体装置，其中
第一原子扩散防止部配置在第一半导体基板内。
(8)根据(7)所述的半导体装置，还包括：
配置在第一半导体基板内并构造成供给原子的第一原子供给膜。
(9)根据(1)或(2)所述的半导体装置，还包括：
配置在第一半导体基板的整个表面上并构造成供给原子的第一原子供给膜。
(10)根据(9)所述的半导体装置，还包括：
构造成提供与第一半导体基板的功能不同的功能的第二半导体基板，其中
第一半导体基板和第二半导体基板经由第一原子供给膜层叠在一起。
(11)根据(10)所述的半导体装置，还包括：
配置在第二半导体基板的整个表面上并构造成供给原子的第二原子供给膜，其中
第一半导体基板和第二半导体基板经由第一原子供给膜和第二原子供给膜层叠在一起。
(12)根据(10)所述的半导体装置，还包括：
配置在第一半导体基板和第二半导体基板中的一个的整个表面上并构造成防止原子扩散的第二原子扩散防止部，其中
第一半导体基板和第二半导体基板经由第一原子供给膜和第二原子扩散防止部层叠在一起。
(13)根据(10)所述的半导体装置，其中
第一半导体基板具有构造成拾取图像的像素区域，以及
第二半导体基板具有构造成对通过图像拾取产生的信号进行信号处理的逻辑电路。
(14)根据(10)所述的半导体装置，还包括：
构造成提供与第一半导体基板和第二半导体基板的功能不同的功能的第三半导体基板；以及
配置在第三半导体基板的整个表面上并构造成供给原子的第二原子供给膜，其中
第二半导体基板和第三半导体基板经由第二原子供给膜层叠在一起。
(15)根据(14)所述的半导体装置，其中
第一半导体基板具有构造成拾取图像的像素区域，
第二半导体基板具有构造成对通过图像拾取产生的信号进行信号处理的信号处理单元，以及
第三半导体基板具有构造成存储所述信号的存储单元。
(16)根据(10)所述的半导体装置，还包括：
在第一半导体基板上形成的第一配线层；和
在第二半导体基板上形成的第二配线层，其中
第一半导体基板和第二半导体基板以使第一配线层和第二配线层彼此对向的方式层叠在一起。
(17)根据(10)所述的半导体装置，还包括：
在第一半导体基板上形成的第一配线层；和
在第二半导体基板上形成的第二配线层，其中
第一半导体基板和第二半导体基板以使第一配线层朝向第一半导体基板的方向与第二配线层朝向第二半导体基板的方向一致的方式层叠在一起。
(18)根据(1)～(17)中任一项所述的半导体装置，其中
所述原子包括氢。
(19)一种半导体装置的制造方法，所述方法包括：
形成半导体基板，以及
形成原子扩散防止部，所述原子扩散防止部配置在所述半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。
(20)一种电子设备，包括：
半导体基板；和
原子扩散防止部，所述原子扩散防止部配置在所述半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散。

Claims (16)

1.一种半导体装置，包括：
第一半导体基板；
第一原子扩散防止部，第一原子扩散防止部配置在第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散，
第一原子供给膜，第一原子供给膜配置在第一半导体基板的整个表面上并构造成供给原子，和
第二半导体基板，第二半导体基板构造成提供与第一半导体基板的功能不同的功能，其中
第一半导体基板和第二半导体基板经由第一原子供给膜层叠在一起。
2.根据权利要求1所述的半导体装置，其中
第一原子扩散防止部构造成覆盖在第一半导体基板上形成的有源元件。
3.根据权利要求2所述的半导体装置，其中
第一原子扩散防止部配置在所述有源元件的栅电极上。
4.根据权利要求1所述的半导体装置，其中
第一原子扩散防止部构造成覆盖具有在第一半导体基板上形成的有源元件的电路。
5.根据权利要求1所述的半导体装置，其中
第一原子扩散防止部具有通孔、配线和接触件，以及
所述通孔、所述配线和所述接触件中的至少一个具有由构造成存储原子的原子存储合金制成的金属膜。
6.根据权利要求5所述的半导体装置，其中
第一原子扩散防止部与第一半导体基板连接。
7.根据权利要求1所述的半导体装置，还包括：
配置在第二半导体基板的整个表面上并构造成供给原子的第二原子供给膜，其中
第一半导体基板和第二半导体基板经由第一原子供给膜和第二原子供给膜层叠在一起。
8.根据权利要求1所述的半导体装置，还包括：
配置在第一半导体基板和第二半导体基板中的一个的整个表面上并构造成防止原子扩散的第二原子扩散防止部，其中
第一半导体基板和第二半导体基板经由第一原子供给膜和第二原子扩散防止部层叠在一起。
9.根据权利要求1所述的半导体装置，其中
第一半导体基板具有构造成拾取图像的像素区域，以及
第二半导体基板具有构造成对通过图像拾取产生的信号进行信号处理的逻辑电路。
10.根据权利要求1所述的半导体装置，还包括：
构造成提供与第一半导体基板和第二半导体基板的功能不同的功能的第三半导体基板；以及
配置在第三半导体基板的整个表面上并构造成供给原子的第二原子供给膜，其中
第二半导体基板和第三半导体基板经由第二原子供给膜层叠在一起。
11.根据权利要求10所述的半导体装置，其中
第一半导体基板具有构造成拾取图像的像素区域，
第二半导体基板具有构造成对通过图像拾取产生的信号进行信号处理的信号处理单元，以及
第三半导体基板具有构造成存储所述信号的存储单元。
12.根据权利要求1所述的半导体装置，还包括：
在第一半导体基板上形成的第一配线层；和
在第二半导体基板上形成的第二配线层，其中
第一半导体基板和第二半导体基板以使第一配线层和第二配线层彼此对向的方式层叠在一起。
13.根据权利要求1所述的半导体装置，还包括：
在第一半导体基板上形成的第一配线层；和
在第二半导体基板上形成的第二配线层，其中
第一半导体基板和第二半导体基板以使第一配线层朝向第一半导体基板的方向与第二配线层朝向第二半导体基板的方向一致的方式层叠在一起。
14.根据权利要求1所述的半导体装置，其中
所述原子包括氢。
15.一种半导体装置的制造方法，所述方法包括：
形成第一半导体基板，
形成原子扩散防止部，所述原子扩散防止部配置在所述第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散，
形成原子供给膜，所述原子供给膜配置在所述第一半导体基板的整个表面上并构造成供给原子，以及
形成第二半导体基板，第二半导体基板构造成提供与第一半导体基板的功能不同的功能，其中
第一半导体基板和第二半导体基板经由所述原子供给膜层叠在一起。
16.一种电子设备，包括：
第一半导体基板；
原子扩散防止部，所述原子扩散防止部配置在所述第一半导体基板的一部分上并构造成防止具有悬空键终端效应的原子扩散，
原子供给膜，所述原子供给膜配置在所述第一半导体基板的整个表面上并构造成供给原子，和
第二半导体基板，第二半导体基板构造成提供与第一半导体基板的功能不同的功能，其中
第一半导体基板和第二半导体基板经由所述原子供给膜层叠在一起。
CN201510069812.6A 2014-03-03 2015-02-10 半导体装置、半导体装置的制造方法以及电子设备 Active CN104900665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-040388 2014-03-03
JP2014040388A JP6217458B2 (ja) 2014-03-03 2014-03-03 半導体装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
CN104900665A CN104900665A (zh) 2015-09-09
CN104900665B true CN104900665B (zh) 2019-10-22

Family

ID=54007132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510069812.6A Active CN104900665B (zh) 2014-03-03 2015-02-10 半导体装置、半导体装置的制造方法以及电子设备

Country Status (5)

Country Link
US (1) US9368539B2 (zh)
JP (1) JP6217458B2 (zh)
KR (1) KR102383178B1 (zh)
CN (1) CN104900665B (zh)
TW (1) TWI677080B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056126B2 (ja) 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
USD794050S1 (en) 2014-08-19 2017-08-08 Fujifilm Corporation Display screen for digital camera with transitional graphical user interface
JP2016219550A (ja) * 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
KR101914039B1 (ko) * 2017-02-03 2018-11-01 주식회사 에이치피에스피 반도체 열처리방법
US10529818B1 (en) * 2018-07-26 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with reduced flicker noise
KR102563922B1 (ko) * 2018-09-10 2023-08-04 삼성전자 주식회사 메모리 소자의 제조 방법
US20210375966A1 (en) * 2018-12-20 2021-12-02 Sony Semiconductor Solutions Corporation Imaging device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
CN101425524A (zh) * 2002-12-13 2009-05-06 索尼株式会社 固态成像装置及其制造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240713A (en) * 1978-11-08 1980-12-23 Timex Corporation Electrode barrier layer for hydrogen-colored electrochromic displays
JPH03150876A (ja) * 1989-11-08 1991-06-27 Fujitsu Ltd フォト・ダイオード
JPH07202160A (ja) * 1993-12-27 1995-08-04 Sony Corp 固体撮像装置及びその製造方法、並びに半導体装置
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US5825068A (en) * 1997-03-17 1998-10-20 Integrated Device Technology, Inc. Integrated circuits that include a barrier layer reducing hydrogen diffusion into a polysilicon resistor
KR19990030660A (ko) * 1997-10-02 1999-05-06 윤종용 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
KR100277888B1 (ko) * 1997-12-31 2001-02-01 김영환 플래쉬메모리및그의제조방법
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6373117B1 (en) * 1999-05-03 2002-04-16 Agilent Technologies, Inc. Stacked multiple photosensor structure including independent electrical connections to each photosensor
TW518446B (en) * 2000-09-28 2003-01-21 Koninkl Philips Electronics Nv Switching display device having a large aperture
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
KR100752646B1 (ko) * 2005-10-01 2007-08-29 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR100731064B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
EP1930950B1 (en) * 2006-12-08 2012-11-07 Sony Corporation Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
JP4479734B2 (ja) * 2007-02-27 2010-06-09 ソニー株式会社 固体撮像装置及び撮像装置
JP2008153500A (ja) * 2006-12-19 2008-07-03 Sony Corp 固体撮像装置及びカメラ
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009065161A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
KR20090034428A (ko) * 2007-10-04 2009-04-08 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4900228B2 (ja) * 2007-12-18 2012-03-21 ソニー株式会社 固体撮像素子の製造方法
JP2009188068A (ja) 2008-02-04 2009-08-20 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP2010016128A (ja) * 2008-07-02 2010-01-21 Canon Inc 固体撮像装置及びその製造方法
JP5376883B2 (ja) * 2008-09-26 2013-12-25 パナソニック株式会社 固体撮像装置
JP2010135695A (ja) * 2008-12-08 2010-06-17 Canon Inc 撮像装置、及び撮像システム
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP2010267748A (ja) * 2009-05-13 2010-11-25 Canon Inc 撮像装置、撮像システム、及び撮像装置の製造方法
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
JP5538807B2 (ja) * 2009-10-13 2014-07-02 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5693924B2 (ja) * 2010-11-10 2015-04-01 株式会社東芝 半導体撮像装置
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP6265120B2 (ja) * 2012-06-08 2018-01-24 株式会社ニコン 撮像素子および撮像装置
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
KR20140112793A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
JP6265709B2 (ja) * 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015109343A (ja) * 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
KR102177702B1 (ko) * 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
CN101425524A (zh) * 2002-12-13 2009-05-06 索尼株式会社 固态成像装置及其制造方法

Also Published As

Publication number Publication date
JP2015165539A (ja) 2015-09-17
CN104900665A (zh) 2015-09-09
TWI677080B (zh) 2019-11-11
KR20150103628A (ko) 2015-09-11
US20150249107A1 (en) 2015-09-03
US9368539B2 (en) 2016-06-14
TW201535700A (zh) 2015-09-16
JP6217458B2 (ja) 2017-10-25
KR102383178B1 (ko) 2022-04-06

Similar Documents

Publication Publication Date Title
CN104900665B (zh) 半导体装置、半导体装置的制造方法以及电子设备
JP7268231B2 (ja) 撮像装置
JP5369779B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP6754994B2 (ja) 撮像装置
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
CN103227182B (zh) 固态成像装置及其制造方法
US8520105B2 (en) Solid-state image pickup device and camera system
CN102214671B (zh) 固体摄像装置制造方法
JP5257176B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US20130341491A1 (en) Solid-state imaging device
CN106057840A (zh) 摄像装置
WO2011067878A1 (ja) 固体撮像装置および駆動方法
WO2012176390A1 (ja) 固体撮像装置
JP2010206095A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2011204797A (ja) 固体撮像装置とその製造方法、及び電子機器
US20050017245A1 (en) CMOS image sensor formed on an N-type substrate
JP2015056700A (ja) 撮像素子、撮像装置および半導体装置
TW201507123A (zh) 成像裝置
US10340298B2 (en) Semiconductor device having negative fixed charge, positive fixed charge and electronic apparatus capable of reducing a leaking current of a PN junction region
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
CN113924649A (zh) 摄像装置及电子设备
JP2010226679A (ja) 固体撮像装置
WO2021048676A1 (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant