JPH03150876A - フォト・ダイオード - Google Patents
フォト・ダイオードInfo
- Publication number
- JPH03150876A JPH03150876A JP1288624A JP28862489A JPH03150876A JP H03150876 A JPH03150876 A JP H03150876A JP 1288624 A JP1288624 A JP 1288624A JP 28862489 A JP28862489 A JP 28862489A JP H03150876 A JPH03150876 A JP H03150876A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- photoelectric conversion
- lower electrode
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 40
- 230000005684 electric field Effects 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 7
- 206010047571 Visual impairment Diseases 0.000 description 15
- 239000007789 gas Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
アモルファス半導体を用いたフォト・ダイオードの改良
に関し、 下部電極及び光電変換部分であるアモルファスSi膜の
間に界面特性を向上する為のアモルファスSiC膜を介
挿した場合にも、光電変換部分であるアモルファスSi
膜に充分な電界が加わって大きな光電流が得られるよう
に、また、残像が低減されるようにすることを目的とし
、 光電変換部分である第一のアモルファス半導体膜と光電
変換で生起する電荷を収集する電極との間に介挿した界
面特性向上の為の第二のアモルファス半導体膜を備え、
該界面特性向上の為の第二のアモルファス半導体膜は、 ρtic≦ρ、l・ (VM / 4 d −t)
/ d −=cρsi:第一のアモルファス半導体膜に
於ける抵抗率 ρ1.:第二のアモルファス半導体膜に1ける抵抗率 VK:全電圧 d、ム:第一のアモルファス半導体膜の膜rd sac
:第二のアモルファス半導体JIiのn厚 及びρ1≦ρsfc 、なる式を満足するものであシよ
う構成する。
に関し、 下部電極及び光電変換部分であるアモルファスSi膜の
間に界面特性を向上する為のアモルファスSiC膜を介
挿した場合にも、光電変換部分であるアモルファスSi
膜に充分な電界が加わって大きな光電流が得られるよう
に、また、残像が低減されるようにすることを目的とし
、 光電変換部分である第一のアモルファス半導体膜と光電
変換で生起する電荷を収集する電極との間に介挿した界
面特性向上の為の第二のアモルファス半導体膜を備え、
該界面特性向上の為の第二のアモルファス半導体膜は、 ρtic≦ρ、l・ (VM / 4 d −t)
/ d −=cρsi:第一のアモルファス半導体膜に
於ける抵抗率 ρ1.:第二のアモルファス半導体膜に1ける抵抗率 VK:全電圧 d、ム:第一のアモルファス半導体膜の膜rd sac
:第二のアモルファス半導体JIiのn厚 及びρ1≦ρsfc 、なる式を満足するものであシよ
う構成する。
本発明は、アモルファス半導体を用いたフォ・ダイオー
ドの改良に関する。
ドの改良に関する。
現在、フォト・ダイオードを受光部分とする・メージ・
センサの開発が盛んであるが、残像がプきいので、それ
を減少させなければならない。
センサの開発が盛んであるが、残像がプきいので、それ
を減少させなければならない。
第5図は非晶質半導体を用いて構成されたフプト・ダイ
オードの従来例を説明する為の要部切は側面図を表して
いる。
オードの従来例を説明する為の要部切は側面図を表して
いる。
図に於いて、1はシリコン半導体基板、2は二酸化シリ
コンからなる絶縁膜、3は下部電極、3Aは下部電極3
の一部であるAj!St膜、3Bは下′部電極3の一部
であるTiN膜、4は燐珪酸ガラス(phosphos
ilicate glas s : PSG)からな
る絶縁膜、5はノン・ドープ・アモルファスSiC膜、
6はアモルファスSi膜、7はp型アモルファス5iC
II!、8は酸化インジウム(ITO)からなる上部電
極をそれぞれ示している。
コンからなる絶縁膜、3は下部電極、3Aは下部電極3
の一部であるAj!St膜、3Bは下′部電極3の一部
であるTiN膜、4は燐珪酸ガラス(phosphos
ilicate glas s : PSG)からな
る絶縁膜、5はノン・ドープ・アモルファスSiC膜、
6はアモルファスSi膜、7はp型アモルファス5iC
II!、8は酸化インジウム(ITO)からなる上部電
極をそれぞれ示している。
このフォト・ダイオードに於いては、光電変換部分とし
てアモルファスSil!6を用い、また、下部電極4の
界面特性を向上する為、アモルファス5ilfi6と下
部電極3との間にはアモルファスSiC膜5を介在させ
である。
てアモルファスSil!6を用い、また、下部電極4の
界面特性を向上する為、アモルファス5ilfi6と下
部電極3との間にはアモルファスSiC膜5を介在させ
である。
第5図に見られるフォト・ダイオードでは、下部電極4
とアモルファスSi膜6との間に介在させたアモルファ
スSiC膜5は導電率がひくいので、かなりな高抵抗膜
となっていて、−船釣には、10−”(Ω−’Cl11
−’)以下である。
とアモルファスSi膜6との間に介在させたアモルファ
スSiC膜5は導電率がひくいので、かなりな高抵抗膜
となっていて、−船釣には、10−”(Ω−’Cl11
−’)以下である。
従って、フォト・ダイオードに電圧を印加した場合には
、アモルファス5iCtl!5に電界が集中することに
なって、光電変換部分であるアモルファスSi膜6に加
わる電界強度は小さくなってしまい、光が入射したこと
に依って発生した電荷を有効に収集することができず、
光電流が減少するばかりでなく、残像が大幅に増加する
旨の問題を生ずる。
、アモルファス5iCtl!5に電界が集中することに
なって、光電変換部分であるアモルファスSi膜6に加
わる電界強度は小さくなってしまい、光が入射したこと
に依って発生した電荷を有効に収集することができず、
光電流が減少するばかりでなく、残像が大幅に増加する
旨の問題を生ずる。
第6図は第5図に見られるフォト・ダイオードのエネル
ギ・バンド・ダイヤグラムを表し、第5図に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
ギ・バンド・ダイヤグラムを表し、第5図に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
図に於いて、Ecは伝導帯の底、Evは価電子帯の頂を
それぞれ示している。尚、このエネルギ・バンド・ダイ
ヤグラムでは、上部電極8と下部電極4との間に5〔V
〕の電源電圧が印加されているものとする。
それぞれ示している。尚、このエネルギ・バンド・ダイ
ヤグラムでは、上部電極8と下部電極4との間に5〔V
〕の電源電圧が印加されているものとする。
図から明らかなように、アモルファスSiC膜5に於け
るエネルギ・バンドは強い傾斜を示していて、ここに電
界が集中していることを看取できる。
るエネルギ・バンドは強い傾斜を示していて、ここに電
界が集中していることを看取できる。
本発明は、下部電極と光電変換部分であるアモルファス
Si膜との間に界面特性を向上する為のアモルファスS
iC膜を介挿した場合にも、光電変換部分であるアモル
ファスSi膜に充分な電界が加わって、大きな光電流が
得られるように、また、残像が低減されるようにしよう
とする。
Si膜との間に界面特性を向上する為のアモルファスS
iC膜を介挿した場合にも、光電変換部分であるアモル
ファスSi膜に充分な電界が加わって、大きな光電流が
得られるように、また、残像が低減されるようにしよう
とする。
(課題を解決するための手段〕
第1図は本発明の詳細な説明する為のフォト・ダイオー
ドの要部切断側面図を表し、第5図及び第6図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
ドの要部切断側面図を表し、第5図及び第6図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
図に於いて、5′はn−型アモルファスSiC膜を示し
ている。
ている。
図から明らかなように、本発明では、下部電極4と光電
変換部分であるアモルファスSi膜6との界面特性を向
上させる為に僅かn型にドーピングしたアモルファスS
iC膜5′を介挿しであることが特徴になっている。尚
、この不純物濃度としては、n−型アモルファスSiC
膜5′の導電率が、例えばアモルファスSi膜6のそれ
と同程度になるように選択される。
変換部分であるアモルファスSi膜6との界面特性を向
上させる為に僅かn型にドーピングしたアモルファスS
iC膜5′を介挿しであることが特徴になっている。尚
、この不純物濃度としては、n−型アモルファスSiC
膜5′の導電率が、例えばアモルファスSi膜6のそれ
と同程度になるように選択される。
このようにすると、フォト・ダイオードに於ける光電変
換部分であるアモルファスSi膜6には充分な電界が加
わることになる。
換部分であるアモルファスSi膜6には充分な電界が加
わることになる。
第2図は第1図に見られるフォト・ダイオードのエネル
ギ・バンド・ダイヤグラムを表し、第1図に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
ギ・バンド・ダイヤグラムを表し、第1図に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
図から明らかなように、アモルファスSiC膜5′に於
けるエネルギ・バンドの傾斜とアモルファスSi膜6に
於けるそれとは略同じ程度であり、しかも、第6図に見
られるアモルファスSi膜6に於ける傾斜と比較すると
、強くなっていることが明らかである。従って、本発明
に依る構成を採った場合、アモルファスSi膜6に大き
な電界が加わっていることが認識されよう。
けるエネルギ・バンドの傾斜とアモルファスSi膜6に
於けるそれとは略同じ程度であり、しかも、第6図に見
られるアモルファスSi膜6に於ける傾斜と比較すると
、強くなっていることが明らかである。従って、本発明
に依る構成を採った場合、アモルファスSi膜6に大き
な電界が加わっていることが認識されよう。
さて、本発明に依るフォト・ダイオードが、従来技術に
依るそれと比較した場合の顕著な差異は、アモルファス
SiC膜5′に僅かにドーピングし、光電変換部分であ
るアモルファスSi膜6と同程度の暗導電率、例えば〜
10す0 〔Ω相C1’)程度とすることで、アモルフ
ァスSi膜6に充分な電界が加わるようにし、それに依
って、光電流の減少を防止すると共に残像の低減を図っ
ているのであるが、この場合、光電変換部分であるアモ
ルファスSi膜6には、少なくとも4(■/μm〕以上
の電界を印加しないと残像が増大することが判っている
。即ち、 E、i=V、!/d、、≧4 (V/μm)Esi :
S i膜6に加わる電界 (単位(V/μm〕) Vsi : S i膜6に加わる電圧(単位〔V])d
、1:St膜6の膜厚(単位〔μm〕)であり、また、 V、、=V、−ρ1、・d−t/(ρti’dsi+ρ
sic ’ dtic ) VH:全電圧 ρ、、:St膜6の抵抗率 ρ□。:SiC膜5′の抵抗率 dste:SxC膜5′の膜厚 であるから、n−型アモルファス5iC)fi5’の抵
抗率ρ・1・は・ ρarc≦ρ、t −(Vll /4−ctsi) /
ctstc単位は VH: (v) 4:[V/μm〕 d: [μm] なる式を満足する必要がある。
依るそれと比較した場合の顕著な差異は、アモルファス
SiC膜5′に僅かにドーピングし、光電変換部分であ
るアモルファスSi膜6と同程度の暗導電率、例えば〜
10す0 〔Ω相C1’)程度とすることで、アモルフ
ァスSi膜6に充分な電界が加わるようにし、それに依
って、光電流の減少を防止すると共に残像の低減を図っ
ているのであるが、この場合、光電変換部分であるアモ
ルファスSi膜6には、少なくとも4(■/μm〕以上
の電界を印加しないと残像が増大することが判っている
。即ち、 E、i=V、!/d、、≧4 (V/μm)Esi :
S i膜6に加わる電界 (単位(V/μm〕) Vsi : S i膜6に加わる電圧(単位〔V])d
、1:St膜6の膜厚(単位〔μm〕)であり、また、 V、、=V、−ρ1、・d−t/(ρti’dsi+ρ
sic ’ dtic ) VH:全電圧 ρ、、:St膜6の抵抗率 ρ□。:SiC膜5′の抵抗率 dste:SxC膜5′の膜厚 であるから、n−型アモルファス5iC)fi5’の抵
抗率ρ・1・は・ ρarc≦ρ、t −(Vll /4−ctsi) /
ctstc単位は VH: (v) 4:[V/μm〕 d: [μm] なる式を満足する必要がある。
また、フォト・ダイオード・アレイを構成する場合には
、隣接画素との絶縁を維持する為、ρ1≦ρS!。
、隣接画素との絶縁を維持する為、ρ1≦ρS!。
であることも必要である。
第3図はアモルファスSiC膜に於ける暗導電率〔Ω−
’C11−’)と残像〔%〕との関係を表す線図であり
、このデータに依って、本発明に依った場合には、残像
が低減されることが明らかである。
’C11−’)と残像〔%〕との関係を表す線図であり
、このデータに依って、本発明に依った場合には、残像
が低減されることが明らかである。
図では、横軸に暗導電率を、そして、縦軸に残像をそれ
ぞれ採ってあり、このデータを得た条件は、残像は3フ
イールド(1フイールドは1760〔秒〕)後、また、
アモルファスSi膜の暗導電率が10−”(Ω−’Cf
f1−’)である。
ぞれ採ってあり、このデータを得た条件は、残像は3フ
イールド(1フイールドは1760〔秒〕)後、また、
アモルファスSi膜の暗導電率が10−”(Ω−’Cf
f1−’)である。
図から明らかなように、アモルファスSiC膜の暗導電
率が10−”(Ω−1cm −1)では、残像が1〔%
〕以下になり、その影響は無視することができる。
率が10−”(Ω−1cm −1)では、残像が1〔%
〕以下になり、その影響は無視することができる。
前記したところを考慮して、本発明に依るフォト・ダイ
オードに於いては、光電変換部分である第一のアモルフ
ァス半導体膜と光電変換で生起する電荷を収集する電極
との間に介挿した界面特性向上の為の第二のアモルファ
ス半導体膜を備え、該界面特性向上の為の第二のアモル
ファス半導体膜は、 ρ1c≦ρ1・ (VW /4−a、t) /dsic
ρs+=第一のアモルファス半導体11Wに於ケる抵抗
率 ρs=c ’第二のアモルファス半導体膜に於ける抵
抗率 VH:全電圧 dsi:第一のアモルファス半導体膜の膜厚d□C:第
二のアモルファス半導体膜の膜厚及びρS、≦ρ□、を
満足するようにしである。
オードに於いては、光電変換部分である第一のアモルフ
ァス半導体膜と光電変換で生起する電荷を収集する電極
との間に介挿した界面特性向上の為の第二のアモルファ
ス半導体膜を備え、該界面特性向上の為の第二のアモル
ファス半導体膜は、 ρ1c≦ρ1・ (VW /4−a、t) /dsic
ρs+=第一のアモルファス半導体11Wに於ケる抵抗
率 ρs=c ’第二のアモルファス半導体膜に於ける抵
抗率 VH:全電圧 dsi:第一のアモルファス半導体膜の膜厚d□C:第
二のアモルファス半導体膜の膜厚及びρS、≦ρ□、を
満足するようにしである。
前記手段を採ることに依り、光電変換部分である第一の
アモルファス半導体膜と光電変換で生起する電荷を収集
する電極との間に介挿された界面特性向上の為の第二の
アモルファス半導体膜は第一のアモルファス半導体膜に
於ける導電率と略同程度であって、第一のアモルファス
半導体膜には充分な電界が印加されることになり、従っ
て、第二のアモルファス半導体膜を介挿しても、光電流
の低下は発生せず、また、残像の増加も発生しない。
アモルファス半導体膜と光電変換で生起する電荷を収集
する電極との間に介挿された界面特性向上の為の第二の
アモルファス半導体膜は第一のアモルファス半導体膜に
於ける導電率と略同程度であって、第一のアモルファス
半導体膜には充分な電界が印加されることになり、従っ
て、第二のアモルファス半導体膜を介挿しても、光電流
の低下は発生せず、また、残像の増加も発生しない。
第4図は本発明一実施例を説明する為の積層型固体撮像
装置の要部切断側面図を表している。
装置の要部切断側面図を表している。
図に於いて、11はSt半導体基板、12は二酸化シリ
コンからなるフィールド絶縁膜、I3は二酸化シリコン
からなるゲート絶縁膜、14は転送用CCD(char
ge coupled device)部分、15
は蓄積ダイオード部分、16A及び16Bはゲート電極
、17はゲート絶縁膜、18は眉間絶縁膜、19は配線
層、20は平坦化層、21はAl−3iからなる下部電
極、22はn型アモルファスSiC膜、23はアモルフ
ァス5iflj、24はp型アモルファスSiC膜、2
5はITO膜をそれぞれ示している。
コンからなるフィールド絶縁膜、I3は二酸化シリコン
からなるゲート絶縁膜、14は転送用CCD(char
ge coupled device)部分、15
は蓄積ダイオード部分、16A及び16Bはゲート電極
、17はゲート絶縁膜、18は眉間絶縁膜、19は配線
層、20は平坦化層、21はAl−3iからなる下部電
極、22はn型アモルファスSiC膜、23はアモルフ
ァス5iflj、24はp型アモルファスSiC膜、2
5はITO膜をそれぞれ示している。
次に、第4図に見られる実施例を製造する場合について
説明する。
説明する。
(1)通常の技法を適用することに依り、Si半導体基
板11にフィールド絶縁膜12、ゲート絶縁膜13を形
成し、転送用CCD部分14、蓄積ダイオード部分15
、ゲート電極16A、ゲート絶縁膜17、ゲート電極1
6B、li間絶絶縁膜18配線層19、平坦化層20な
どを形成する。
板11にフィールド絶縁膜12、ゲート絶縁膜13を形
成し、転送用CCD部分14、蓄積ダイオード部分15
、ゲート電極16A、ゲート絶縁膜17、ゲート電極1
6B、li間絶絶縁膜18配線層19、平坦化層20な
どを形成する。
ここまでの工程は、積層型固体撮像装置を製造する際の
普遍的な技術を用いて良く、構成も図示例に限らない。
普遍的な技術を用いて良く、構成も図示例に限らない。
(2)通常のフォト・リングラフィ技術を適用すること
に依り、平坦化層20の選択的エツチングを行なって、
配線層19の一部を表出させる為の電極コンタクト・ホ
ールを形成する。
に依り、平坦化層20の選択的エツチングを行なって、
配線層19の一部を表出させる為の電極コンタクト・ホ
ールを形成する。
(3)例えば、スパッタリング法を適用することに依り
、厚さ例えば4000 (人〕程度のAl・Si膜を形
成する。
、厚さ例えば4000 (人〕程度のAl・Si膜を形
成する。
この人2・Si膜は、下部電極となるものであり、その
下部電極が上層の非晶質半導体層であるアモルファスS
iC膜などと反応して相互拡散する虞がある場合には、
バリヤ・メタル膜としてTiN膜などを介挿すると良い
。
下部電極が上層の非晶質半導体層であるアモルファスS
iC膜などと反応して相互拡散する虞がある場合には、
バリヤ・メタル膜としてTiN膜などを介挿すると良い
。
(4)通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセス及び反応性イオン・エツチング(reac
tive ion etching:RIE)法を
適用することに依り、Al・Si膜をパターニングして
画素電極である下部電極21を形成する。
ト・プロセス及び反応性イオン・エツチング(reac
tive ion etching:RIE)法を
適用することに依り、Al・Si膜をパターニングして
画素電極である下部電極21を形成する。
(5)例えば、プラズマ化学気相堆積(plasma
chemical vapour deposi
tton)法を通用することに依って、n型アモルファ
スSiC膜22、アモルファスSi膜23、p型アモル
ファスSiC膜24を連続して成長させる。
chemical vapour deposi
tton)法を通用することに依って、n型アモルファ
スSiC膜22、アモルファスSi膜23、p型アモル
ファスSiC膜24を連続して成長させる。
この際の主要なデータを例示すると次の通りである。
(a)nl!アモルファスSiC膜22について成長時
のガス ソース・ガス:5iHa及びCI(。
のガス ソース・ガス:5iHa及びCI(。
キャリヤ・ガス二Hz
ドーパント・ガス:PH=
厚さ:500(人〕
暗導電率:1XIO−10(Ω−”Cl1l−’)尚、
不純物濃度は光電変換部分であるアモルファスSi膜2
3と同程度にすると良い。
不純物濃度は光電変換部分であるアモルファスSi膜2
3と同程度にすると良い。
[有])アモルファスSi膜23について成長時のガス
ソース・ガス:SiH4
キャリヤ・ガス:H2
厚さ:1(μm〕
隣接画素との電気的分離を図りつつ、導電性を持たせる
為、若干の硼素(B)を添加しても良い。その場合、 ドーパント・ガス:E3,1(。
為、若干の硼素(B)を添加しても良い。その場合、 ドーパント・ガス:E3,1(。
とし、これで、アモルファスSi膜23の不純物濃度を
例えばl x l Q−+6(cm−″)程度とする。
例えばl x l Q−+6(cm−″)程度とする。
尚、このようにすると、暗導電率は約10−q〜10−
” (Ω−1cm −+ )程度となる。
” (Ω−1cm −+ )程度となる。
(c) p型アモルファスSiC膜24について成長
時のガス ソース・ガス:前記(a)と同じ キャリヤ・ガス二同上 ドーパント・ガス:BzHb 厚さ:150(人〕 (6) スパッタリング法を適用することに依り、厚
さ例えば1500 (人〕程度のITO膜など透明導電
膜からなる上部電極25を形成する。
時のガス ソース・ガス:前記(a)と同じ キャリヤ・ガス二同上 ドーパント・ガス:BzHb 厚さ:150(人〕 (6) スパッタリング法を適用することに依り、厚
さ例えば1500 (人〕程度のITO膜など透明導電
膜からなる上部電極25を形成する。
第4図とその説明から判るように、前記のようにして製
造した積層型固体撮像装置のフォト・ダイオード部分に
於いて、その光電変換部分であるアモルファスSi膜2
3は、その下部電極21並びに上部電極25との間の界
面特性を良好なものとする為、n型アモルファスSiC
膜22及びp型アモルファスSiC膜24に挟まれてい
る。
造した積層型固体撮像装置のフォト・ダイオード部分に
於いて、その光電変換部分であるアモルファスSi膜2
3は、その下部電極21並びに上部電極25との間の界
面特性を良好なものとする為、n型アモルファスSiC
膜22及びp型アモルファスSiC膜24に挟まれてい
る。
ところで、前記したように、n型アモルファスSiC膜
22の厚さは約500〔入〕程度、また、アモルファス
Si膜23の厚さは約1〔μm〕程度であるから、n型
アモルファスSiC膜22とアモルファスSi膜23と
の導電率の比が約1=5程度と、n型アモルファス5i
Cl!22の方が高抵抗であっても、アモルファスSi
膜23には全電圧の約80〔%〕程度が印加されるので
、残像に対しては、余り大きな影響を与えないが、これ
以上に高抵抗のn型アモルファスSiC膜22を用いた
場合には残像が増加する0反対に、アモルファスSiC
膜22の導電率が大きくて低抵抗になった場合には、隣
接素子間での電荷の移動が容易になり、相隣る画素間で
の信号の漏洩が問題となる。尚、これを防ぐには、アモ
ルファスSiC膜22を下部電極21と同様にバターニ
ングすれば良いが、このようにすると、工程数が増加す
るなどの不利益が大変に大きくなるので、アモルファス
SiC膜22の導電率はアモルファスSi膜23に於け
る導電率よりも小さくすることが望ましい。
22の厚さは約500〔入〕程度、また、アモルファス
Si膜23の厚さは約1〔μm〕程度であるから、n型
アモルファスSiC膜22とアモルファスSi膜23と
の導電率の比が約1=5程度と、n型アモルファス5i
Cl!22の方が高抵抗であっても、アモルファスSi
膜23には全電圧の約80〔%〕程度が印加されるので
、残像に対しては、余り大きな影響を与えないが、これ
以上に高抵抗のn型アモルファスSiC膜22を用いた
場合には残像が増加する0反対に、アモルファスSiC
膜22の導電率が大きくて低抵抗になった場合には、隣
接素子間での電荷の移動が容易になり、相隣る画素間で
の信号の漏洩が問題となる。尚、これを防ぐには、アモ
ルファスSiC膜22を下部電極21と同様にバターニ
ングすれば良いが、このようにすると、工程数が増加す
るなどの不利益が大変に大きくなるので、アモルファス
SiC膜22の導電率はアモルファスSi膜23に於け
る導電率よりも小さくすることが望ましい。
第4図に見られる実施例では、V、=5 (V)、d、
1c=500 C人〕、dst=1 (μm)としてい
るので、本発明に於ける原理の箇所で説明した条件は、 ρs+≦ρsic≦5ρxis 或いは、 σ、ム≧σ、i、≧σ、i15 (σ:暗導電率)、と
なる。
1c=500 C人〕、dst=1 (μm)としてい
るので、本発明に於ける原理の箇所で説明した条件は、 ρs+≦ρsic≦5ρxis 或いは、 σ、ム≧σ、i、≧σ、i15 (σ:暗導電率)、と
なる。
本発明に依るフォト・ダイオードに於いては、光電変換
部分である第一のアモルファス半導体膜と光電変換で生
起する電荷を収集する電極との間に介挿した界面特性向
上の為の第二のアモルファス半導体膜を備え、該界面特
性向上の為の第二のアモルファス半導体膜は、 ρtic≦ρ1・ (Vn /4−dst) /li、
。
部分である第一のアモルファス半導体膜と光電変換で生
起する電荷を収集する電極との間に介挿した界面特性向
上の為の第二のアモルファス半導体膜を備え、該界面特
性向上の為の第二のアモルファス半導体膜は、 ρtic≦ρ1・ (Vn /4−dst) /li、
。
ρ1.:第一のアモルファス半導体膜に於ケる抵抗率
ρ8、C:第二のアモルファス半fi[に於ける抵抗率
VK:全電圧
dsi+第一のアモルファス半導体膜の膜厚d tic
’第二のアモルファス半導体膜の膜厚 及びρ8.≦ρ、五。、なる式を満足する。
’第二のアモルファス半導体膜の膜厚 及びρ8.≦ρ、五。、なる式を満足する。
前記構成を採ることに依り、光電変換部分である第一の
アモルファス半導体膜と光電変換で生起する電荷を収集
する電極との間に介挿された界面特性向上の為の第二の
アモルファス半導体膜ば第一のアモルファス半導体膜に
於ける導電率と略同程度であって、第一のアモルファス
半導体膜には充分な電界が印加されることになり、従っ
て、第二のアモルファス半導体膜を介挿しても、光電流
の低下は発生せず、また、残像の増加も発生しない。
アモルファス半導体膜と光電変換で生起する電荷を収集
する電極との間に介挿された界面特性向上の為の第二の
アモルファス半導体膜ば第一のアモルファス半導体膜に
於ける導電率と略同程度であって、第一のアモルファス
半導体膜には充分な電界が印加されることになり、従っ
て、第二のアモルファス半導体膜を介挿しても、光電流
の低下は発生せず、また、残像の増加も発生しない。
第1図は本発明の詳細な説明する為のフォト・ダイオー
ドの要部切断側面図、第2図は第1図に見られるフォト
・ダイオードのエネルギ・バンド・ダイヤグラム、第3
図はアモルファスSiC膜に於ける暗導電率〔Ω−1c
11−1〕と残像〔%〕との関係を表す線図、第4図は
本発明一実施例を説明する為の積層型固体撮像装置の要
部切断側面図、第5図は非晶質半導体を用いて構成され
たフォト・ダイオードの従来例を説明する為の要部切断
側面図、第6図は第5図に見られるフォト・ダイオード
のエネルギ・バンド・ダイヤグラムをそれぞれ表してい
る。 図に於いて、1はシリコン半導体基板、2は二酸化シリ
コンからなる絶縁膜、3は下部電極、3Aは下部電極3
の一部であるAj!St膜、3Bは下部電極3の一部で
あるTiN膜、4はPSGからなる絶縁膜、5はノン・
ドープ・アモルファスSiC膜、5′はn型アモルファ
スSiC膜、6はアモルファスSi膜、7はp型アモル
ファスSiC膜、8は酸化インジウム(ITO)上部電
極をそれぞれ示している。
ドの要部切断側面図、第2図は第1図に見られるフォト
・ダイオードのエネルギ・バンド・ダイヤグラム、第3
図はアモルファスSiC膜に於ける暗導電率〔Ω−1c
11−1〕と残像〔%〕との関係を表す線図、第4図は
本発明一実施例を説明する為の積層型固体撮像装置の要
部切断側面図、第5図は非晶質半導体を用いて構成され
たフォト・ダイオードの従来例を説明する為の要部切断
側面図、第6図は第5図に見られるフォト・ダイオード
のエネルギ・バンド・ダイヤグラムをそれぞれ表してい
る。 図に於いて、1はシリコン半導体基板、2は二酸化シリ
コンからなる絶縁膜、3は下部電極、3Aは下部電極3
の一部であるAj!St膜、3Bは下部電極3の一部で
あるTiN膜、4はPSGからなる絶縁膜、5はノン・
ドープ・アモルファスSiC膜、5′はn型アモルファ
スSiC膜、6はアモルファスSi膜、7はp型アモル
ファスSiC膜、8は酸化インジウム(ITO)上部電
極をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 光電変換部分である第一のアモルファス半導体膜と光
電変換で生起する電荷を収集する電極との間に介挿した
界面特性向上の為の第二のアモルファス半導体膜を備え
、 該界面特性向上の為の第二のアモルファス半導体膜は、 ρ_s_i_k≦ρ_s_i・(V_K/4−d_s_
i)/d_s_i_cρ_s_i:第一のアモルファス
半導体膜に於ける抵抗率 ρ_s_i_c:第二のアモルファス半導体膜に於ける
抵抗率 V_K:全電圧(単位〔V〕) d_s_i:第一のアモルファス半導体膜の膜厚(単位
〔μm〕) d_s_i_c:第二のアモルファス半導体膜の膜厚(
単位〔μm〕) 及びρ_s_i≦ρ_s_i_c、 なる式を満足するものであることを特徴としてなるフォ
ト・ダイオード。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1288624A JPH03150876A (ja) | 1989-11-08 | 1989-11-08 | フォト・ダイオード |
EP90121297A EP0428050B1 (en) | 1989-11-08 | 1990-11-07 | Photosensor having an amorphous silicon photoabsorption layer |
US07/610,590 US5093564A (en) | 1989-11-08 | 1990-11-08 | Photosensor having an amorphous silicon photoabsorption layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1288624A JPH03150876A (ja) | 1989-11-08 | 1989-11-08 | フォト・ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03150876A true JPH03150876A (ja) | 1991-06-27 |
Family
ID=17732594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1288624A Pending JPH03150876A (ja) | 1989-11-08 | 1989-11-08 | フォト・ダイオード |
Country Status (3)
Country | Link |
---|---|
US (1) | US5093564A (ja) |
EP (1) | EP0428050B1 (ja) |
JP (1) | JPH03150876A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199876A (ja) * | 1990-11-29 | 1992-07-21 | Nec Corp | 固体撮像素子およびその製法 |
DE4227096A1 (de) * | 1992-08-17 | 1994-02-24 | Philips Patentverwaltung | Röntgenbilddetektor |
DE4329665C1 (de) * | 1993-09-02 | 1994-05-11 | Se Scient Electronics Muenchen | Sensor zum Erfassen von elektromagnetischer Strahlung |
US5726440A (en) * | 1995-11-06 | 1998-03-10 | Spire Corporation | Wavelength selective photodetector |
US5671914A (en) * | 1995-11-06 | 1997-09-30 | Spire Corporation | Multi-band spectroscopic photodetector array |
KR19990023221A (ko) | 1997-08-20 | 1999-03-25 | 포만 제프리 엘 | 감광성 소자, 능동 픽셀 센서 소자, 능동 픽셀 센서 감광성 소자 및 능동 픽셀 센서 장치 |
US6373117B1 (en) * | 1999-05-03 | 2002-04-16 | Agilent Technologies, Inc. | Stacked multiple photosensor structure including independent electrical connections to each photosensor |
DE19944731A1 (de) * | 1999-09-17 | 2001-04-12 | Siemens Ag | Flächenhafter Bilddetektor für elektromagnetische Strahlen |
AU2003250051A1 (en) * | 2002-07-16 | 2004-02-02 | Stmicroelectronics Nv | Tfa image sensor with stability-optimized photodiode |
US7385238B2 (en) | 2004-08-16 | 2008-06-10 | Micron Technology, Inc. | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors |
JP6217458B2 (ja) * | 2014-03-03 | 2017-10-25 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693375A (en) * | 1979-12-26 | 1981-07-28 | Shunpei Yamazaki | Photoelectric conversion device |
DE3382695T2 (de) * | 1982-11-24 | 1993-09-23 | Semiconductor Energy Lab | Fotovoltaischer wandler. |
JPS6218755A (ja) * | 1985-07-18 | 1987-01-27 | Toshiba Corp | 固体撮像装置 |
JPH0613568B2 (ja) * | 1986-06-27 | 1994-02-23 | 徳山曹達株式会社 | 反応性重合体粒子の製造方法 |
JP2702131B2 (ja) * | 1987-06-12 | 1998-01-21 | キヤノン株式会社 | 画像読取装置及び該装置を有する画像情報読取装置 |
US6328293B1 (en) * | 1998-09-18 | 2001-12-11 | Lord Corporation | Multi-linkage suspension system including outboard isolators |
-
1989
- 1989-11-08 JP JP1288624A patent/JPH03150876A/ja active Pending
-
1990
- 1990-11-07 EP EP90121297A patent/EP0428050B1/en not_active Expired - Lifetime
- 1990-11-08 US US07/610,590 patent/US5093564A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5093564A (en) | 1992-03-03 |
EP0428050B1 (en) | 1997-05-28 |
EP0428050A1 (en) | 1991-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080825B2 (en) | Image sensor and method for manufacturing the same | |
JP3203078B2 (ja) | 光起電力素子 | |
US10692921B2 (en) | Method of manufacturing an imager and imager device | |
JP2003504856A (ja) | 半導体装置に対する間接的裏面コンタクト | |
JP2010503991A (ja) | 薄膜soiを用いるイメージセンサ | |
US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
US20050145973A1 (en) | Self-aligned rear electrode for diode array element | |
TW201913985A (zh) | 影像感測器及其製造方法 | |
JPH03150876A (ja) | フォト・ダイオード | |
US7378691B2 (en) | Solid-state image sensor | |
US11189740B2 (en) | Photoelectric sensor and manufacturing method thereof | |
JPS59178769A (ja) | 固体撮像装置 | |
JPS6154314B2 (ja) | ||
US20200091353A1 (en) | Solar cell with reduced surface recombination | |
JPH03270177A (ja) | 半導体受光装置及びその製造方法 | |
JP2525780B2 (ja) | 積層型固体撮像装置 | |
JPH08130324A (ja) | 高耐圧プレーナ型受光素子 | |
JP2980993B2 (ja) | 光電変換装置 | |
JPS61251068A (ja) | 固体撮像素子 | |
JPH059948B2 (ja) | ||
JPH0542836B2 (ja) | ||
CN115020504A (zh) | 硅探测器的制造方法 | |
KR100802106B1 (ko) | 해상도가 향상되는 하이브리드형 적외선 검출기 및 그제조방법 | |
JPH0230189A (ja) | 半導体光検出装置 | |
KR101016514B1 (ko) | 이미지센서 및 그 제조방법 |