JPS61251068A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は走査回路が形成された半導体基板上に光電変換
部を積層した構造のいわゆる積層型固体撮像素子に関す
るものである。

〈発明の概要〉 本発明は、各画素毎に光電変換によって得られた電気信
号を蓄積するダイオード及びこのダイオードに蓄積した
電気信号を時系列信号に変換する走査回路の形成された
半導体基板と、上記のダイオードと電気的に接続され、
上記の半導体基板上に形成された光電変換部°とを備え
た固体撮像素子において、上記光電変換部を変換効率の
高いフォトダイオードで構成するように成して、積層型
固体撮像素子を可能にすると共に、バンドギャップが小
さく固有抵抗の低い半導体材料からなる光電変換層の利
用をも可能とし、高感度な可視あるいは赤外域の固体撮
像素子を得るようにしたものである。

〈従来の技術〉 近年、半導体技術の著しい進歩により、非晶質基板、金
属基板等の上に多結晶あるいは非晶質半導体よシなる良
好な光電変換素子を形成することができるようになって
来た。たとえばガラス基板上に形成された水素化非晶質
シリコン（ａ−３ｉ：Ｈ）よシなる太陽電池では約１０
形の変換効率が得られている。その他に多結晶シリコン
、ａ−Ｓｉ＝Ｈ等を用いた各種デバイスの開発が進めら
れている。

一般に、積層型固体撮像素子は光電変換部と信号走査回
路が立体的に配置されていることから、それらが同一半
導体基板に配置された従来の平面型固体撮像素子に比べ
、開口率の向上、ダイナミックレンジの拡大、プルーミ
ング及びスミア特性の改善等優れた特性を備えている。

第４図は従来の積層型固体撮像素子の画素部断面を示す
図である。

第４図において、１は抵抗率５Ωα程度のＰ型Ｓｉ基板
であシ、２１．２２．２３はいずれも選択酸化技術（Ｌ
ＯＧＯ５）によって形成された素子間分離絶縁膜である
。３１．３２．３３は素子間分離絶縁膜下に形成された
チャンネルストップである。４１．４２は基板１に形成
されたＮ＋領領域あシ、基板１との間に形成される接合
容量によって信号電荷の蓄積を行う。５１．５２はＢＣ
ＣＤチャンネルを形成するＮ−型領域である。６１゜６
２は上記Ｎ　領域４１．４２をソース領域とするＭＯＳ
）ランシスタ及びＣＣＤ転送部のゲート絶縁膜である。

７１，７２．７３は上記ＭＯＳトランジスタ及びＣＣＤ
転送部のゲート電極である。

８１．８２．８３は上記ゲート電極？１，７２゜７３を
覆う層間絶縁膜である。１４１，１４２゜１４３は光電
変換部となる光導電膜１２の下部電極であり、９１，９
２．９３は上記金属電極１４１゜１４２．１４３とソー
ヌ領域４１．４２等を結ぶ金属配線、１２は光導電膜、
１７け透明導電膜である。１１１，１１２は上記走査回
路と光電変換部を絶縁するとともに、走査回路上の凹凸
を緩和するための層間絶縁膜である。

〈発明が解決しようとする問題点〉 ところで、従来の積層型固体撮像素子では、第４図に示
されるように、光電変換部となる光導電膜１２を全画素
領域にわたって一体で形成するため、各画素に蓄積され
た電荷の近接画素への拡散を防止する必要上、光導電膜
は非常に高抵抗でなければならない。その結果光電変換
効率の高いフォトダイオードを光電変換部として使用す
ることができなかった。たとえば光導電膜としてａ−５
ｉ：Ｈを用いる場合、低バイアスでの光電変換効率の高
いｐｉｎ構造のフォトダイオードを用いることは、低抵
抗のｎＭｌがあるため不可能であった。また多結晶シリ
コンフォトダイオード、多結晶ゲルマニウムフォトダイ
オード等も多結晶半導体層の抵抗か低いために積層型固
体撮像素子受光部として利用することができなかった。

本発明はこのような点に鑑みて創案されたものであシ、
光電変換層の抵抗に制限されることなく、変換効率の高
いフォトダイオードを光電変換部として用いることが出
来、またバンドギャップが小さく固有抵抗の低い半導体
材料からなる光電変換層の利用をも可能とする高感度な
可視あるいは赤外域の積層型の固体撮像素子を提供する
ことを目的としている。

〈問題点を解決するための手段〉 本発明の固体撮像素子は各画素毎に光電変換によって得
られた電気信号を蓄積するダイオード及びこのダイオー
ドに蓄積した電気信号を時経列信号に変換する走査回路
の形成された半導体基板と、上記のダイオードと電気的
に接続され、上記の半導体基板上に形成された光電変換
部とを備え、上記の光電変換部を各画素毎に区分され、
相互に電気的に絶縁された多結晶あるいは非晶質半導体
によ多形成されたフォトダイオード配列によ多構成する
ように成している。

即ち、本発明は各画素の蓄積ダイオードと接続された電
極を走査回路上に形成し、この電極上に各画素毎に区分
され相互に電気的に絶縁されたフォトダイオード配列を
形成するように構成している。

〈実施例〉 次に本発明を実施例を挙げて詳細に説明する。

第１図は本発明の一実施例としての水素化非晶質シリコ
ンルミｎフォトダイオードを光電変換部に用いた積層型
固体撮像素子の画素部断面を示す図であシ、第４図と同
一部分は同一符号で示している。

第１図において、走査回路部は上記第４図と同様の構造
であり、１は抵抗率５Ω国程度のｐ型シリコン基板であ
り、２１，２２．２３はいずれも選択酸化技術（ＬＯＧ
Ｏ５）によって形成された素子間分離絶縁膜であり、３
“１，３２．３３はそれぞれ素子間分離絶縁膜２１，２
２．２３下に形成されたチャンネルストップであシ、４
１．４２はそれぞれ基板１に形成されたＮ＋領領域あり
、基板１との間に形成される接合容量によって信号電荷
の蓄積を行う。５１．５２はそれぞれＢＣＣＤチャンネ
／Ｌ／を形成するＮ−型領域であシ、６１゜６２はそれ
ぞれ上記のＮ　領域４１．４２をソース領域とするＭＯ
５）ランジヌタ及びＣＣＤ転送部のゲート絶縁膜である
。７１，７２．７３はそれぞれ上記のＭＯ５）ランシス
タ及びＣＣＤ転送部のゲート電極であり、８１，８２．
８３はそれぞれ上記ゲート電極７１．７２．７３を覆う
層間絶縁膜である。走査回路をなす以上の構造は通常の
ＭＯ５ＬＳＩプロセスによって形成した。

１４１．１４２，１４３はそれぞれ各画素の光電変換部
の下部金属電極であシ、９１，９２．９３はそれぞれこ
の金属電極１４１，１４２，１４３とソース領域４１．
４２等を結ぶ金属配線である。

１１１．１１２はそれぞれ上記走査回路と光電変換部を
絶縁するとともに走査回路上の凹凸を緩和するための層
間絶縁膜である。１５１，１５２゜１５３はそれぞれ光
電変換部となる非晶質シリコンよりなるｐｉｎフォトダ
イオードあり、１６１゜１６２はそれぞれ上記フォトダ
イオードを区分し相互に電気的に絶縁するための絶縁膜
であり、１７け全画素に渡って形成された透明導電膜（
ＩＴＯ）である。第２図は本発明における光電変換部を
構成するｐｉｎフォトダイオードの詳細構造を示す断面
図である。第２図において、２００はＮ型の水素化非晶
質シリコン（ａ−５ｉ：Ｈ）膜、３００け真性のａ−５
ｉ：Ｈ膜、４００はＰ型の水素化非晶質炭化シリコン（
ａ−５ｉＣ：Ｈ）膜である。

この光電変換部は上記の走査回路を形成した後、以下の
如きプロセスで形成した。上記の走査回路を形成した後
、Ａ＃Ｓｉ合金により金属配線９１゜９２等を形成し、
ノンタリングの後ポリイミドを用いたプラズマ平坦化法
によって平坦化を行い、層間絶縁膜１１１．１１２等を
形成した。更にモリブデン（ＭＯ）による下部金属電極
をスパッタ法で形成し、これを各画素に分割することな
く、その上にａ−５ｉ：Ｈｐｉｎルミｎフォトダイオー
ドした。その後、画素部についてはＳＦａガスを用いた
反応性イオンエツチング法（ＲＩ　Ｅ　）によって、上
記フォトダイオードを１５１．１５２゜１５３等に分割
し、同一レシストパターンを用いて、０２を添加したＣ
Ｆ、ガヌを用いた反応性イオンエツチング法（ＲＩＥ）
によってモリブデン（ＭＯ）電極を画素毎１４１，１４
２．１４３等に分割した。この後、プラズマＣＶＤ装置
によって窒化シリコン（ＳｉＮｘ）膜を約１．５μｍ堆
積し、さらにＣＨＦ５を用いたＲＩＥによって、フォト
ダイオード上のＳ　ｉＮｘを全てエツチングして分割し
た画素毎にフォトダイオードを相互と電気的に絶縁する
絶縁膜１６１．１６２を形成した。最後に透明導電膜（
］ｊＴＯ）１７をスパッタ法によって形成した。

第１図の如き構造は素子形成プロセスを複雑にし、工程
数を増すことによって歩留りの低下をまねくことが予想
されるが、上述の様な作製プロセスを採ったため、画素
部に関してはフォトリソグラフィープロセスの回数は増
加せず、工程数の増加は最少限におさえられた。

ａ−５ｉ：Ｈｐｉｎ　フォトダイオードは平行平板型電
極を有するプラズマＣＶＤ装置を用いて形成した。電源
周波数は１３．５６ＭＨｚ、基板温度は２５０℃、ガス
圧力はＩＴｏｒｒ、モノシラン（ＳｉＨｓ）流量は４０
５ＣＣＭである。Ｎ型層２００はモノシランに０．１％
から１％のフォスフイン（ＰＨ３）を添加し、３００人
から５００＾の厚さに形成し、次いでノンドープ層３０
０を０．５から２μｍ形成した。Ｐ型層４００としては
メタン（ＣＨ４）を４０ＳＣＣＭから２００ＳＣＣＭ添
加するとともにジボラン１．ｕｓ）をモノシランに対し
て０．１％から０．５％添加し、１　ｏｏｉから３００
Ａの厚さに形成した。成膜速度は２層４００及びＮ層３
００で２Ａ／、ｅｃ程度であシ、ノンドープ層３００で
２Ａ／ＳｅＣから２０＾／ｓｅｃであった。

本実施例に示した固体撮像素子では光電変換部としてｐ
ｉｎフォトダイオードを用いているため従来のものに比
して暗電流を低減することができた。

また内部電界を大きくすることができるため低バイアス
での変換効率を向上させることができた。

第３図は従来のＰ型ブロッキング層を有する光導電膜と
本実施例のｐｉｎフォトダイオードの光１流を比較した
図である。この第３図において光導電膜による従来型の
場合（符号５００で示される破線特性）に比べｐｉｎフ
ォトダイオードの場合（符号６００で示される実線特性
）は１ｖ以下の低バイアスでの変換効率の向上が著しい
。その結果低バイアスで良効なγ特性が得られるように
なった。

なお上記実施例では、ＣＣＤ方式の走査回路を用いてい
るが、ＭＯ５方式、ＢＢＤ方式導を用いても本発明を実
施することができる。またフォトダイオードとして、ａ
−９ｉ：Ｈｐｉｎフォトダイオードを用いたが、本発明
はこれに隅定されるものテモナく、非晶質水素化アモル
ファスシリコン以外に例えば多結晶シリコンをはじめ、
多結晶ゲルマニウム、インジウムヒ素、インジウムアン
チモン、水銀カドミウムテｌＬ／／Ｌ／等の小バンドギ
ャップ半導体を用いることも可能である。

〈発明の効果〉 以上詳細に説明したように本発明の固体撮像素子は光電
変換部として低暗電流、高効率を実現できる。フォトダ
イオードを利用することができるため優れた感度を有す
る。またフォトダイオードとして材料の自由度が大きく
、非晶質水素化アモルファスシリコン、多結晶シリコン
をはじめ、多結晶ゲルマニウム、インジウムヒ素、イン
ジウムアンチモン、水銀カドミウムテｌｖ〜等の小バン
ドギャップ半導体の利用も可能であり、可視域から赤外
域の固体撮像素子に適用することができ、シリコン基板
によるＣＣＤ走査回路あるいはＭＯ３走査回路の特長を
生かした小型で高解像度の可視及び赤外の固体撮像素子
を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例としての積層型固体撮像素子
の画素部断面を示す図、第２図は本発明の光電変換部の
断面を示す図、第３図は従来及び本発明の光電変換部に
よる光電流のＩＴＯ電圧依存性を比較する図、第４図は
従来の積層型固体撮像素子の画素部断面を示す図である
。 ｌ・・・走査回路を形成するＰ型シリコン基板、２１．
２２，２３・・・ＬＯＣＯ５酸化膜、　３１゜３２．３
３・・・チャンネルストップ、　　４１．４２・・・Ｎ
＋型ソース領域、　５１．５２・・・Ｎ−型ＢＣＣＤチ
ャンネル、　６１．６２・・・ゲート絶縁膜、７１．７
２．７３・・・ゲート電極、　　８１．８２゜８３・・
・層間絶縁膜、　９１，９２．９３・・・金属配線、　
１１１．１１２・・・平坦化層間絶縁膜、１４１．１４
２，１４３・・・光電変換部下部金属電極、　１５１，
１５２，１５３・・・非晶質水素化シ（ＩＴＯ）、　２
００・・・Ｎ型非晶質水素化シリコン膜、　３００・・
・真性非晶質水素化シリコン膜、　４００・・・Ｐ型非
晶質水素化炭化シリコン膜。 代理人　弁理士　　福　士　愛　彦（他２名）ｌ　シフ
コン茎オＵ 第７図 光？！＃＃ｆＰ酢置１り 第装図 第３図 咲１ｊＥ１＃）９１賽部尚回

Claims (1)

1. 【特許請求の範囲】 １、各画素毎に光電変換によって得られた電気信号を蓄
   積するダイオード及び該ダイオードに蓄積した電気信号
   を時経列信号に変換する走査回路の形成された半導体基
   板と、 上記ダイオードと電気的に接続され、上記半導体基板上
   に形成された光電変換部と、 を備え、 上記光電変換部を各画素毎に区分され、相互に電気的に
   絶縁された多結晶あるいは非晶質半導体により形成され
   たフォトダイオード配列により構成してなることを特徴
   とする固体撮像素子。