JPH08130324A - 高耐圧プレーナ型受光素子 - Google Patents
高耐圧プレーナ型受光素子Info
- Publication number
- JPH08130324A JPH08130324A JP6267496A JP26749694A JPH08130324A JP H08130324 A JPH08130324 A JP H08130324A JP 6267496 A JP6267496 A JP 6267496A JP 26749694 A JP26749694 A JP 26749694A JP H08130324 A JPH08130324 A JP H08130324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- resistivity
- semiconductor substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 簡単な工程の追加により感度の高い高耐圧プ
レーナ型受光素子を得る。 【構成】 Ｎ型シリコン基板表面のＳｉＯ2 膜上方の抵
抗膜を高比抵抗膜６とこれに不純物を拡散した低比抵抗
膜８で形成する。Ｎ型シリコン基板１表面のＰＮ接合は
アノード電極９によって覆われておらず、低比抵抗膜８
を通過した光により光電変換効率が改善される。
レーナ型受光素子を得る。 【構成】 Ｎ型シリコン基板表面のＳｉＯ2 膜上方の抵
抗膜を高比抵抗膜６とこれに不純物を拡散した低比抵抗
膜８で形成する。Ｎ型シリコン基板１表面のＰＮ接合は
アノード電極９によって覆われておらず、低比抵抗膜８
を通過した光により光電変換効率が改善される。
Description
【０００１】
【産業上の利用分野】本発明は、高耐圧のプレーナ型受
光素子に関するものである。
光素子に関するものである。
【０００２】
【従来の技術】図４は、比較的浅い拡散のプレーナ型受
光素子を高耐圧にしたものの一例の略断面図である。図
はその素子の左半分を示したもので、これと対称のもの
が右半分にも存在する。
光素子を高耐圧にしたものの一例の略断面図である。図
はその素子の左半分を示したもので、これと対称のもの
が右半分にも存在する。
【０００３】図４において、第１導電型の半導体基板、
たとえば、Ｎ型シリコン基板１の表面の周縁部にはチャ
ネルストッパとなるＮ+ 型拡散層３が形成され、その内
側にはある間隔を隔てて第２導電型の拡散層、たとえ
ば、ｐ型拡散層２が選択的拡散により形成されており、
その表面はＳｉＯ2 膜５で覆われている。Ｎ型シリコン
基板１の周辺表面のＮ型層とＮ+ 型拡散層３との境界部
から、Ｎ型シリコン基板１の表面のＮ型層とＰ型拡散層
２との境界のＰＮ接合部までを覆う絶縁膜として、Ｓｉ
Ｏ2 膜５が形成されており、その表面は半絶縁性の透光
性の、たとえば、多結晶シリコンのような高比抵抗膜６
で覆われている。高比抵抗膜６の表面はＳｉＯ2 膜７で
覆われている。これらの両端に設けたアノード電極９お
よびチャネルストッパ電極１０をそれぞれＰ型拡散層２
およびＮ+ 型拡散層３とオーミックコンタクトさせてい
る。
たとえば、Ｎ型シリコン基板１の表面の周縁部にはチャ
ネルストッパとなるＮ+ 型拡散層３が形成され、その内
側にはある間隔を隔てて第２導電型の拡散層、たとえ
ば、ｐ型拡散層２が選択的拡散により形成されており、
その表面はＳｉＯ2 膜５で覆われている。Ｎ型シリコン
基板１の周辺表面のＮ型層とＮ+ 型拡散層３との境界部
から、Ｎ型シリコン基板１の表面のＮ型層とＰ型拡散層
２との境界のＰＮ接合部までを覆う絶縁膜として、Ｓｉ
Ｏ2 膜５が形成されており、その表面は半絶縁性の透光
性の、たとえば、多結晶シリコンのような高比抵抗膜６
で覆われている。高比抵抗膜６の表面はＳｉＯ2 膜７で
覆われている。これらの両端に設けたアノード電極９お
よびチャネルストッパ電極１０をそれぞれＰ型拡散層２
およびＮ+ 型拡散層３とオーミックコンタクトさせてい
る。
【０００４】Ｎ型シリコン基板１の裏面には、Ｎ+ 型拡
散層４が形成され、さらにその表面にはカソード電極１
１が形成されている。Ｎ+ 型拡散層４は、カソード電極
１１とのオーミックコンタクトを良好にさせるためのも
のである。
散層４が形成され、さらにその表面にはカソード電極１
１が形成されている。Ｎ+ 型拡散層４は、カソード電極
１１とのオーミックコンタクトを良好にさせるためのも
のである。
【０００５】Ｐ型拡散層２には、アノード電極９により
逆バイアスとなる−電位が印加され、Ｎ+ 型拡散層３に
は、チャネルストッパ電極１０により＋電位が印加され
る。
逆バイアスとなる−電位が印加され、Ｎ+ 型拡散層３に
は、チャネルストッパ電極１０により＋電位が印加され
る。
【０００６】このような構造であるから、この両者間の
高比抵抗膜６に微小電流が流れ、素子表面のフィールド
部には、この高比抵抗膜６により固定電位が形成され、
その結果、素子内部の電界集中が緩和され高耐圧とする
ことができる。
高比抵抗膜６に微小電流が流れ、素子表面のフィールド
部には、この高比抵抗膜６により固定電位が形成され、
その結果、素子内部の電界集中が緩和され高耐圧とする
ことができる。
【０００７】図４において、アノード電極９はＮ型シリ
コン基板１の表面のＰＮ接合の境界部分を超えてチャネ
ルストッパの方向に延長されているが、これは下記の理
由によるものである。
コン基板１の表面のＰＮ接合の境界部分を超えてチャネ
ルストッパの方向に延長されているが、これは下記の理
由によるものである。
【０００８】図５（ａ）および（ｂ）は、その説明のた
めのプレーナ型受光素子の略断面図である。（ａ）はア
ノード電極９が狭くＰＮ接合の端部を覆っていない場
合、（ｂ）はアノード電極９が十分広くＰＮ接合の端部
上方を広く覆っている場合である。図面を簡略化するた
め、素子の左半分を示し、図４の高比抵抗膜６，ＳｉＯ
2 膜７および裏面のＮ+ 型拡散層４およびカソード電極
１１は省略してある。
めのプレーナ型受光素子の略断面図である。（ａ）はア
ノード電極９が狭くＰＮ接合の端部を覆っていない場
合、（ｂ）はアノード電極９が十分広くＰＮ接合の端部
上方を広く覆っている場合である。図面を簡略化するた
め、素子の左半分を示し、図４の高比抵抗膜６，ＳｉＯ
2 膜７および裏面のＮ+ 型拡散層４およびカソード電極
１１は省略してある。
【０００９】図５（ａ）において、アノード電極９はＮ
型シリコン基板１の表面のＰＮ接合の端部上方まで延長
していない場合を考える。Ｐ型拡散層２の周辺部以外の
部分（Ａ）のＰＮ接合は平面であり、この部分での電界
は集中しない。しかしＰ型拡散層２の周辺の端部（Ｂ）
は丸く湾曲しているから端部（Ｂ）は電界が集中しやす
い。さらに、ＰＮ接合とＳｉＯ2 膜５との接触部である
コーナー（Ｃ）は、Ｑ SSと呼ばれる正の固定電位や、絶
縁膜中のナトリウムイオンなどの正電荷によりＮ型シリ
コン基板１の表面はさらにＮ型化し、点線２０，２０間
の空乏層はＳｉＯ2 膜５界面近くで湾曲し（Ｃ）付近で
降伏が発生する。
型シリコン基板１の表面のＰＮ接合の端部上方まで延長
していない場合を考える。Ｐ型拡散層２の周辺部以外の
部分（Ａ）のＰＮ接合は平面であり、この部分での電界
は集中しない。しかしＰ型拡散層２の周辺の端部（Ｂ）
は丸く湾曲しているから端部（Ｂ）は電界が集中しやす
い。さらに、ＰＮ接合とＳｉＯ2 膜５との接触部である
コーナー（Ｃ）は、Ｑ SSと呼ばれる正の固定電位や、絶
縁膜中のナトリウムイオンなどの正電荷によりＮ型シリ
コン基板１の表面はさらにＮ型化し、点線２０，２０間
の空乏層はＳｉＯ2 膜５界面近くで湾曲し（Ｃ）付近で
降伏が発生する。
【００１０】図４（ｂ）は前記の欠点に対する対策を施
したもので、図４（ａ）と異なるところは、アノード電
極９を延長し、ＰＮ接合のＳｉＯ2 膜５との接触部を十
分広く覆うようにしたものである。このようにフィール
ドプレートと呼ばれる、アノード電極９の延長された電
極９ａをＰＮ接合の端部よりも外側に延ばすことによ
り、アノード電極部の基板表面のＮ層はＰ型となる傾向
を持つため、接合部の表面近傍における空乏層は図５
（ｂ）の点線２０，２０で挟まれる領域のようにＮ型基
板表面の左方に延びるので、ＰＮ接合の周辺部（Ｂ）お
よび（Ｃ）における電界集中が緩和され耐圧の向上が図
られる。
したもので、図４（ａ）と異なるところは、アノード電
極９を延長し、ＰＮ接合のＳｉＯ2 膜５との接触部を十
分広く覆うようにしたものである。このようにフィール
ドプレートと呼ばれる、アノード電極９の延長された電
極９ａをＰＮ接合の端部よりも外側に延ばすことによ
り、アノード電極部の基板表面のＮ層はＰ型となる傾向
を持つため、接合部の表面近傍における空乏層は図５
（ｂ）の点線２０，２０で挟まれる領域のようにＮ型基
板表面の左方に延びるので、ＰＮ接合の周辺部（Ｂ）お
よび（Ｃ）における電界集中が緩和され耐圧の向上が図
られる。
【００１１】図５（ａ）および（ｂ）は、図４に示され
る半絶縁性膜である高比抵抗膜６を用いない、酸化膜た
とえばＳｉＯ2 膜５のみのパッシベーション方式を用い
て説明したが、半絶縁性の高比抵抗膜を用いた場合で
も、その比抵抗が高く、正電荷の影響が大きい場合は全
く同様で、フィールドプレート用の電極９ａが必要とな
る。図４はこのフィールドプレートおよび高比抵抗膜の
双方を備えた一例である。
る半絶縁性膜である高比抵抗膜６を用いない、酸化膜た
とえばＳｉＯ2 膜５のみのパッシベーション方式を用い
て説明したが、半絶縁性の高比抵抗膜を用いた場合で
も、その比抵抗が高く、正電荷の影響が大きい場合は全
く同様で、フィールドプレート用の電極９ａが必要とな
る。図４はこのフィールドプレートおよび高比抵抗膜の
双方を備えた一例である。
【００１２】ところで、前記の高比抵抗膜６の比抵抗
は、効果を得るためには１０8 〜１０ 12Ω・ｃｍの範囲
であることが望ましい。理由は１０12Ω・ｃｍ以上とな
るとほぼ完全な絶縁体になってしまい、高比抵抗膜の効
果がなくなり、一方、１０8 Ωｃｍ以下ではリーク電流
が増大してしまい高耐圧素子として実用上好ましくな
い。以上のように高耐圧化を図るためには、１０8 〜１
０12Ω・ｃｍの比抵抗である高比抵抗膜の採用と、Ａｌ
電極等によるフィールドプレート電極が必要である。
は、効果を得るためには１０8 〜１０ 12Ω・ｃｍの範囲
であることが望ましい。理由は１０12Ω・ｃｍ以上とな
るとほぼ完全な絶縁体になってしまい、高比抵抗膜の効
果がなくなり、一方、１０8 Ωｃｍ以下ではリーク電流
が増大してしまい高耐圧素子として実用上好ましくな
い。以上のように高耐圧化を図るためには、１０8 〜１
０12Ω・ｃｍの比抵抗である高比抵抗膜の採用と、Ａｌ
電極等によるフィールドプレート電極が必要である。
【００１３】
【発明が解決しようとする課題】光電素子、たとえば、
フォトダイオード，フォトトランジスタ，フォトサイリ
スタ等では、入射光による感度が高いことが重要であ
り、可能な限り小さいチップで光信号を電気信号に変換
することが必要となる。しかしながら、高耐圧を得るた
めには、前述のようにＡｌ等によるフィールドプレート
電極により、チップ周辺の最も感度が高く面積の大きい
基板表面のＰＮ接合の端部を覆う必要があり、そのため
光感度は大幅に低下している。
フォトダイオード，フォトトランジスタ，フォトサイリ
スタ等では、入射光による感度が高いことが重要であ
り、可能な限り小さいチップで光信号を電気信号に変換
することが必要となる。しかしながら、高耐圧を得るた
めには、前述のようにＡｌ等によるフィールドプレート
電極により、チップ周辺の最も感度が高く面積の大きい
基板表面のＰＮ接合の端部を覆う必要があり、そのため
光感度は大幅に低下している。
【００１４】本発明の目的は簡単な工程の追加により感
度の高い高耐圧プレーナ型受光素子を得ることにある。
度の高い高耐圧プレーナ型受光素子を得ることにある。
【００１５】
【課題を解決するための手段】フィールド部に固定電位
を形成するための高比抵抗膜のアノード電極側の部分に
不純物を拡散して低比抵抗膜とし、アノード電極がＮ型
半導体基板表面のＰ型拡散層との境界の上部を覆わない
ようにし、透光性の低比抵抗膜をフィールドプレートと
した。
を形成するための高比抵抗膜のアノード電極側の部分に
不純物を拡散して低比抵抗膜とし、アノード電極がＮ型
半導体基板表面のＰ型拡散層との境界の上部を覆わない
ようにし、透光性の低比抵抗膜をフィールドプレートと
した。
【００１６】
【作用】このような構造とすることにより、フィールド
部に固定電位を得るための高比抵抗膜のＰＮ接合の端部
上方を覆う部分は、不純物拡散によりフィールドプレー
ト電極として十分使用できる低比抵抗の膜となる。低比
抵抗膜として、たとえば透光性の半絶縁性多結晶シリコ
ン膜を用いることにより、受光面積が増加するから耐圧
に影響を与えずに高感度化が図られる。
部に固定電位を得るための高比抵抗膜のＰＮ接合の端部
上方を覆う部分は、不純物拡散によりフィールドプレー
ト電極として十分使用できる低比抵抗の膜となる。低比
抵抗膜として、たとえば透光性の半絶縁性多結晶シリコ
ン膜を用いることにより、受光面積が増加するから耐圧
に影響を与えずに高感度化が図られる。
【００１７】
【実施例】図１は本発明の一実施例の略断面図である。
図４の従来例と異なるところは、アノード電極９が短く
されＰＮ接合の端部を覆っていないことと、高比抵抗膜
６のＰＮ接合の端部を覆う部分が後述のように、低比抵
抗膜８とされていることである。その他同一の部分は同
一の符号で表示される。
図４の従来例と異なるところは、アノード電極９が短く
されＰＮ接合の端部を覆っていないことと、高比抵抗膜
６のＰＮ接合の端部を覆う部分が後述のように、低比抵
抗膜８とされていることである。その他同一の部分は同
一の符号で表示される。
【００１８】図２（ａ）〜（ｅ）は前記の構造を得るた
めの製法の一例の各工程の略断面図である。
めの製法の一例の各工程の略断面図である。
【００１９】まず、図２（ａ）に示すように、ＳｉＯ2
膜５によって覆われた高比抵抗のＮ型シリコン基板１の
内側にアノードとなる高不純物濃度のＰ型拡散層２を選
択的に形成する。
膜５によって覆われた高比抵抗のＮ型シリコン基板１の
内側にアノードとなる高不純物濃度のＰ型拡散層２を選
択的に形成する。
【００２０】次に、図２（ｂ）に示すように、基板表面
には、Ｐ型拡散層２より所定距離離れた素子周辺に、チ
ャネルストッパとなるＮ+ 型拡散層３を形成し、基板裏
面には、裏面電極とのオーミックコンタクトを良好なら
しめるためのＮ+ 型拡散層４を同時に形成する。各拡散
のたびにＳｉＯ2 膜５は孔あけされ、拡散層の表面は再
びＳｉＯ2 膜で覆われその厚さは変化するが、以下の図
面においてＳｉＯ2 膜各部の厚さの変化は省略して図示
される。
には、Ｐ型拡散層２より所定距離離れた素子周辺に、チ
ャネルストッパとなるＮ+ 型拡散層３を形成し、基板裏
面には、裏面電極とのオーミックコンタクトを良好なら
しめるためのＮ+ 型拡散層４を同時に形成する。各拡散
のたびにＳｉＯ2 膜５は孔あけされ、拡散層の表面は再
びＳｉＯ2 膜で覆われその厚さは変化するが、以下の図
面においてＳｉＯ2 膜各部の厚さの変化は省略して図示
される。
【００２１】次に、図２（ｃ）に示されるように、Ｐ型
拡散層２の周辺部とＮ+ 型拡散層３の内縁部にまたがる
ようにＳｉＯ2 膜５の表面に、半絶縁性の多結晶シリコ
ン膜よりなる高比抵抗膜６を形成する。
拡散層２の周辺部とＮ+ 型拡散層３の内縁部にまたがる
ようにＳｉＯ2 膜５の表面に、半絶縁性の多結晶シリコ
ン膜よりなる高比抵抗膜６を形成する。
【００２２】次に、図２（ｄ）に示すように、高比抵抗
膜６の表面のＰ型拡散層２側のアノード電極予定領域，
フィールドプレート予定領域およびＮ+ 型拡散層側のチ
ャネルストッパ電極予定領域を除いた部分に、ＳｉＯ2
膜７を形成する。この図２（ｄ）の状態でアノード電極
予定領域，フィールドプレート予定領域およびチャネル
ストッパ電極予定領域に、たとえばリン等の不純物を拡
散する。
膜６の表面のＰ型拡散層２側のアノード電極予定領域，
フィールドプレート予定領域およびＮ+ 型拡散層側のチ
ャネルストッパ電極予定領域を除いた部分に、ＳｉＯ2
膜７を形成する。この図２（ｄ）の状態でアノード電極
予定領域，フィールドプレート予定領域およびチャネル
ストッパ電極予定領域に、たとえばリン等の不純物を拡
散する。
【００２３】図２（ｅ）は拡散後の状態で、高比抵抗膜
６上のＳｉＯ2 膜７は不純物拡散時のカバーとなり、Ｓ
ｉＯ2 膜７直下の高比抵抗膜には不純物は拡散されず、
フィールドプレート予定領域とアノードおよびチャネル
ストッパ両電極予定領域のコンタクト部のみに不純物が
拡散される。その結果、固定電荷が必要でかつリーク電
流を小さくしたいフィールド部は高比抵抗膜６のままで
あり、抵抗率が低い方が望ましいフィールドプレート部
と電極コンタクト部は低比抵抗膜８となる。本実施例で
は、高比抵抗膜６に成長時の酸素濃度が３０％の酸素ド
ープの多結晶シリコン膜を使用し、不純物拡散はリンを
９００℃で拡散し、アニールは９５０℃で行なった。そ
の結果高比抵抗膜６の部分の比抵抗は約１０9 Ω・ｃ
ｍ、低比抵抗膜８の部分の比抵抗は約１０Ω・ｃｍとな
り、それぞれの目的に適した値となった。
６上のＳｉＯ2 膜７は不純物拡散時のカバーとなり、Ｓ
ｉＯ2 膜７直下の高比抵抗膜には不純物は拡散されず、
フィールドプレート予定領域とアノードおよびチャネル
ストッパ両電極予定領域のコンタクト部のみに不純物が
拡散される。その結果、固定電荷が必要でかつリーク電
流を小さくしたいフィールド部は高比抵抗膜６のままで
あり、抵抗率が低い方が望ましいフィールドプレート部
と電極コンタクト部は低比抵抗膜８となる。本実施例で
は、高比抵抗膜６に成長時の酸素濃度が３０％の酸素ド
ープの多結晶シリコン膜を使用し、不純物拡散はリンを
９００℃で拡散し、アニールは９５０℃で行なった。そ
の結果高比抵抗膜６の部分の比抵抗は約１０9 Ω・ｃ
ｍ、低比抵抗膜８の部分の比抵抗は約１０Ω・ｃｍとな
り、それぞれの目的に適した値となった。
【００２４】本実施例では不純物にリンを使用したが、
他の不純物でも同じ効果を得られる。
他の不純物でも同じ効果を得られる。
【００２５】次に図２（ｆ）に示すように、アノード電
極およびチャネルストッパ電極用のコンタクトホール１
２，１３をＳｉＯ2 膜５に形成する。最後に図２（ｇ）
に示すように、素子表面には、アノード電極９とチャネ
ルストッパ電極１０をＡｌ等で蒸着して形成し、裏面に
は、カソード電極１１をＡｕ等の金属で蒸着して形成す
る。
極およびチャネルストッパ電極用のコンタクトホール１
２，１３をＳｉＯ2 膜５に形成する。最後に図２（ｇ）
に示すように、素子表面には、アノード電極９とチャネ
ルストッパ電極１０をＡｌ等で蒸着して形成し、裏面に
は、カソード電極１１をＡｕ等の金属で蒸着して形成す
る。
【００２６】なお前述の構造では多結晶シリコン膜が素
子表面で露出している部分がある。この部分の吸湿によ
る比抵抗の変動等、信頼性を考えると緻密な膜で覆った
方が望ましく、図３の実施例に示すように、多結晶シリ
コン膜への不純物拡散後、多結晶シリコン膜の表面をＳ
ｉＮ等の保護膜１４で被覆した方がよい。
子表面で露出している部分がある。この部分の吸湿によ
る比抵抗の変動等、信頼性を考えると緻密な膜で覆った
方が望ましく、図３の実施例に示すように、多結晶シリ
コン膜への不純物拡散後、多結晶シリコン膜の表面をＳ
ｉＮ等の保護膜１４で被覆した方がよい。
【００２７】図６は受光素子の各部の相対感度の関係を
示すグラフの一例である。グラフの左端の座標は、図
１，図４の素子の左端に相当し、ａ，ｂ，ｃ，ｄはそれ
ぞれ図１および図４のａ，ｂ，ｃ，ｄに対応する。一点
鎖線の曲線Ａは従来例，実線の曲線Ｂは本発明に対応す
る。実線ＣはＡｌ電極がない場合のレベルである。斜線
を施した部分が本発明により改善された部分である。
示すグラフの一例である。グラフの左端の座標は、図
１，図４の素子の左端に相当し、ａ，ｂ，ｃ，ｄはそれ
ぞれ図１および図４のａ，ｂ，ｃ，ｄに対応する。一点
鎖線の曲線Ａは従来例，実線の曲線Ｂは本発明に対応す
る。実線ＣはＡｌ電極がない場合のレベルである。斜線
を施した部分が本発明により改善された部分である。
【００２８】本発明の構造を耐圧７５０Ｖのラテラル型
フォトトライアックに採用し、フィールド部分のＡｌ電
極を従来チップに比べ、３５μｍ内側に後退させること
により、最小トリガ電流は約３０％向上した。
フォトトライアックに採用し、フィールド部分のＡｌ電
極を従来チップに比べ、３５μｍ内側に後退させること
により、最小トリガ電流は約３０％向上した。
【００２９】
【発明の効果】以上のように、本発明によれば、不純物
拡散工程を１回追加するだけで、高比抵抗の半絶縁性多
結晶シリコン膜を選択的に透光性の低比抵抗膜とするこ
とが可能になり、従来Ａｌ電極により行なっていたフィ
ールドプレートを透明の導電膜で形成することが可能と
なり、受光面積を増大し耐圧を低下させずに光感度化が
図られる。
拡散工程を１回追加するだけで、高比抵抗の半絶縁性多
結晶シリコン膜を選択的に透光性の低比抵抗膜とするこ
とが可能になり、従来Ａｌ電極により行なっていたフィ
ールドプレートを透明の導電膜で形成することが可能と
なり、受光面積を増大し耐圧を低下させずに光感度化が
図られる。
【図１】本発明の一実施例の略断面図である。
【図２】（ａ）〜（ｇ）はそれぞれ本発明の一実施例の
製造工程の略断面図である。
製造工程の略断面図である。
【図３】本発明の他の実施例の略断面図である。
【図４】従来の受光素子の一例の略断面図である。
【図５】（ａ）および（ｂ）はそれぞれフィールドプレ
ートの効果を説明するための図面である。
ートの効果を説明するための図面である。
【図６】素子の各位置に対する相対光感度の関係を示す
グラフである。
グラフである。
１ Ｎ型シリコン基板 ２ Ｐ型拡散層 ３，４ Ｎ+ 型拡散層 ５，７ ＳｉＯ2 膜 ６ 高比抵抗膜 ８ 低比抵抗膜 ９ アノード電極 １０ チャネルストッパ電極 １１ カソード電極 １２，１３ コンタクトホール １４ 保護膜
Claims (2)
- 【請求項１】 受光面となる表面に選択的に形成された
第２導電型の拡散層を有する第１導電型の半導体基板
と、 該半導体基板の表面に、前記の拡散層との境界を含む半
導体基板の周辺にわたる表面を覆うように形成された絶
縁膜と、 絶縁膜の表面に形成され、両端に電極により電圧を印加
される、透光性の比抵抗の異なる部分を有する抵抗膜と
を有し、 該抵抗膜の半導体基板の周辺側の上方の部分は高比抵抗
膜であり、その拡散層側の半導体基板表面の拡散層との
境界の上方の部分は高比抵抗膜に選択的に不純物を拡散
して形成した低比抵抗膜であり、 前記低比抵抗膜に電圧を印加する電極は半導体基板の表
面の前記拡散層との境界の上方を覆わないようにされて
いることを特徴とする高耐圧プレーナ型受光素子。 - 【請求項２】 高比抵抗膜は、比抵抗が１０8 〜１０12
Ω・ｃｍ以上の半絶縁性多結晶シリコン膜で、この高比
抵抗膜に選択的に不純物を拡散した低比抵抗膜は比抵抗
が１０6 Ω・ｃｍ以下である請求項１記載の高耐圧プレ
ーナ型受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26749694A JP3681190B2 (ja) | 1994-10-31 | 1994-10-31 | 高耐圧プレーナ型受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26749694A JP3681190B2 (ja) | 1994-10-31 | 1994-10-31 | 高耐圧プレーナ型受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08130324A true JPH08130324A (ja) | 1996-05-21 |
| JP3681190B2 JP3681190B2 (ja) | 2005-08-10 |
Family
ID=17445664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26749694A Expired - Fee Related JP3681190B2 (ja) | 1994-10-31 | 1994-10-31 | 高耐圧プレーナ型受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3681190B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362669C (zh) * | 2003-09-02 | 2008-01-16 | 夏普株式会社 | 光控晶闸管器件、双向光控晶闸管器件和电子设备 |
| US7423298B2 (en) | 2004-03-17 | 2008-09-09 | Sharp Kabushiki Kaisha | Bidirectional photothyristor chip, optical lighting coupler, and solid state relay |
| WO2014181665A1 (ja) * | 2013-05-09 | 2014-11-13 | 浜松ホトニクス株式会社 | 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法 |
| CN114512558A (zh) * | 2022-01-18 | 2022-05-17 | 中国电子科技集团公司第十三研究所 | 横向光电探测器 |
-
1994
- 1994-10-31 JP JP26749694A patent/JP3681190B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362669C (zh) * | 2003-09-02 | 2008-01-16 | 夏普株式会社 | 光控晶闸管器件、双向光控晶闸管器件和电子设备 |
| US7378687B2 (en) | 2003-09-02 | 2008-05-27 | Sharp Kabushiki Kaisha | Photothyristor device, bidirectional photothyristor device and electronic apparatus |
| US7423298B2 (en) | 2004-03-17 | 2008-09-09 | Sharp Kabushiki Kaisha | Bidirectional photothyristor chip, optical lighting coupler, and solid state relay |
| WO2014181665A1 (ja) * | 2013-05-09 | 2014-11-13 | 浜松ホトニクス株式会社 | 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法 |
| JP2014220403A (ja) * | 2013-05-09 | 2014-11-20 | 浜松ホトニクス株式会社 | 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法 |
| CN114512558A (zh) * | 2022-01-18 | 2022-05-17 | 中国电子科技集团公司第十三研究所 | 横向光电探测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3681190B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027417B2 (ja) | ||
| JP6524353B2 (ja) | アバランシェ光検出器 | |
| CN101707898A (zh) | 叠层结构的图像传感器及其制造方法 | |
| JP2662062B2 (ja) | 光電変換装置 | |
| JPH0799782B2 (ja) | 半導体光検出装置 | |
| JPS6065565A (ja) | 固体撮像素子 | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| KR100634444B1 (ko) | 수광 소자 및 그 형성 방법 | |
| KR100898621B1 (ko) | 향상된 감도를 가진 광반도체장치 | |
| JP3607385B2 (ja) | シリコンアバランシェフォトダイオード | |
| JPH08130324A (ja) | 高耐圧プレーナ型受光素子 | |
| JPS6286756A (ja) | 光電変換装置 | |
| JP2004179469A (ja) | 光半導体装置 | |
| JPS6154314B2 (ja) | ||
| JPS6089967A (ja) | 光電変換素子 | |
| JPS5914180B2 (ja) | 光検出器セル | |
| JPH01216581A (ja) | 半導体装置 | |
| JPH10190041A (ja) | ホトダイオード | |
| JP2583032B2 (ja) | 受光素子 | |
| JP2000299487A (ja) | 紫外線用受光素子 | |
| JP2002190613A (ja) | 高耐圧プレーナ型受光素子および双方向フォトサイリスタ素子 | |
| JP3967083B2 (ja) | 半導体受光素子 | |
| JPS61105878A (ja) | 半導体受光素子 | |
| JPH01292869A (ja) | フォトダイオードアレイ | |
| JPH0590627A (ja) | 光検知素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |