JP3607385B2 - シリコンアバランシェフォトダイオード - Google Patents
シリコンアバランシェフォトダイオード Download PDFInfo
- Publication number
- JP3607385B2 JP3607385B2 JP30594995A JP30594995A JP3607385B2 JP 3607385 B2 JP3607385 B2 JP 3607385B2 JP 30594995 A JP30594995 A JP 30594995A JP 30594995 A JP30594995 A JP 30594995A JP 3607385 B2 JP3607385 B2 JP 3607385B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- layer
- type buried
- avalanche photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＮ接合界面に高濃度のＮ型埋込層を有するリーチスルー型のシリコンアバランシェフォトダイオード（以下、Ｓｉ−ＡＰＤという）に関するものである。
【０００２】
【従来の技術】
従来のＳｉ−ＡＰＤには、Ｎ＋層の上にＰ型の活性層をエピタキシャル成長させてＰＮ＋接合を形成しているものが存在する。
【０００３】
しかしながら、この構造では空乏層の幅がＰ層の厚さで決定されるため、Ｐ層を薄くすると端子間容量の増加をもたらす。
【０００４】
また、従来のリーチスルー型のＳｉ−ＡＰＤには、アバランシェ領域を制御するためにＰ型埋込層を有するものが存在する。
【０００５】
【発明が解決しようとする課題】
ところで高エネルギー物理学実験においては、Ｓｉ−ＡＰＤがシンチレータ信号光の検出器として使用されている。ここで使用されるＳｉ−ＡＰＤには、シンチレータ光の波長域で高感度であること、端子間の容量が小さいこと、耐放射性が良いこと及び直接入射した放射線に対しては感度が低いこと等が要求される。
【０００６】
しかしながら、従来のＳｉ−ＡＰＤにおいては、ニュートロン照射によりシリコンのドナー濃度が増加した場合には、Ｐ型の埋込層のアクセプタ濃度が実質的に低下し、接合部の電界強度が当初の設計値まで上昇せず増倍率が低下する等の問題が生じていた。
【０００７】
本発明の課題は、ＰＮ接合界面に高濃度のＮ型埋込層を設けることにより、ニュートロン照射に対し特性変動が少なく、直接入射した放射線に対し、感度が低いＳｉ−ＡＰＤを提供することである。
【０００８】
【課題を解決するための手段】
本発明に係るシリコンアバランシェフォトダイオードは、Ｎ＋型基板と、このＮ＋型基板上に形成されたＮ−型エピタキシャル層と、このＮ−型エピタキシャル層の上に形成された、Ｎ−型エピタキシャル層の比抵抗値よりも低い比抵抗値を有するＮ型埋込層と、このＮ型埋込層の上に形成されたＰ型エピタキシャル層と、このＰ型エピタキシャル層の上であって、Ｎ型埋込層に対応する位置に形成されたＰ＋領域とを備え、Ｎ型埋込層の外側にアイソレーション部がＮ型埋込層に接しないように設けられていることを特徴とする。
【０００９】
従って、高濃度のＮ型埋込層を設けたことにより、アクセプタ濃度が低下した場合でもＰ型エピタキシャル層が空乏層化しなくなる傾向を軽減している。更に、ＰＮ接合が、Ｎ型埋込層の上部に形成されていることから、ニュートロン照射によりシリコンのドナー濃度が増加した場合であっても、ＰＮ接合の位置が上下方向にずれることがなく、しかも、空乏層がＰ層側に広がりやすい状況になる。
【００１０】
また、アイソレーション部は、Ｎ＋型シリコン基板に到達する溝により形成されていることが好ましい。従って、このアイソレーション部を設けたことにより表面漏れ電流を防止することができる。
【００１１】
また、アイソレーション部は、Ｎ型の不純物拡散領域により形成されていることが好ましい。
【００１２】
また、Ｐ＋領域は、複数に分割されていることが好ましい。また、Ｎ型埋込層は、分割されたＰ＋領域毎に設けられていることが好ましい。
【００１３】
また、本発明に係るシリコンアバランシェフォトダイオードは、Ｎ＋型の領域と、このＮ＋型の領域上に設けられるＮ−型の領域と、このＮ−型の領域の上に設けられ、Ｎ−型の領域の比抵抗値よりも低い比抵抗値を有するＮ型の埋込領域と、このＮ型の埋込領域の上に設けられるＰ型の領域と、このＰ型の領域の上であって、Ｎ型の埋込領域に対応する位置に設けられるＰ＋領域とを備え、Ｎ型の埋込領域の外側にアイソレーション部がＮ型の埋込領域に接しないように設けられていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して、第１の発明の実施の形態を説明する。
【００１５】
図１は、本発明の第１の実施の形態にかかるＳｉ−ＡＰＤの断面図であり、図２及び図３はその製造工程を説明するための図である。はじめに、図２及び図３を参照して、図１に示すＳｉ−ＡＰＤの製造工程を説明する。
【００１６】
まず、図２（ａ）に示すように比抵抗値が０．０２Ωｃｍ以下であり、約４００μｍの厚さを有するＮ＋型シリコン基板１０を用意し、このシリコン基板１０の表面に、比抵抗値が３〜２０ΩｃｍのＮ−型エピタキシャル層１２を１０〜５０μｍの厚さに成長させる。
【００１７】
その後、Ｎ−型エピタキシャル層１２の表面にＳｉＯ２膜を形成し、これをパターニングしたマスクを用いてリンのイオン注入または熱拡散を行ない、エピタキシャル層１２の比抵抗値よりも低い比抵抗値（０．５〜２Ωｃｍ）を有するＮ型埋込層１４を形成する。その後、Ｎ−型エピタキシャル層１２の表面に残っているＳｉＯ２膜を除去する（図２（ｂ）参照）。
【００１８】
次に、図２（ｃ）に示すように、Ｎ−エピタキシャル層１２の表面に比抵抗値が１〜２０ΩｃｍのＰ型エピタキシャル層１６を３〜２０μｍの厚さに成長させることにより、ＰＮ接合を形成する。このエピタキシャル層１６を成長させる際には、Ｎ＋型シリコン基板１０、その上に形成されたＮ−型エピタキシャル層１２及びＮ型の埋込層１４は、約１１００℃に加熱されることからＮ型埋込層１４は、Ｎ−型エピタキシャル層１２内及びＰ型エピタキシャル層１６内に拡大する。このＮ型埋込層１４は、比抵抗値が０．５〜２Ωｃｍであり３〜７μｍの厚さとすることが望ましい。
【００１９】
次に、電極とのオーミックコンタクトを得るためのＰ＋領域１８の形成を行なう。即ち、Ｐ型エピタキシャル層１６の表面にＳｉＯ２膜を形成し、このＳｉＯ２膜をパターニングしたマスクを用いてボロンのイオン注入又は熱拡散を行ない、Ｎ型埋込層１４に対応する位置に、Ｎ型埋込層１４と略等しい範囲でＰ＋領域１８を形成する（図２（ｄ）参照）。このＰ＋領域１８は、不純物濃度が１＊１０１８〜３＊１０２０ｃｍ−３であり、１μｍ以下の厚さに形成する。
【００２０】
次に、図３（ｅ）に示すように、表面の漏れ電流を防止すべくＮ＋型シリコン基板１０に達するアイソレーション部２０を各Ｎ型埋込層１４の間に設けることにより、ＰＮ接合のアイソレーションを行なう。ここで、アイソレーション部２０は、アルカリ異方性エッチッング液を用いたウエットエッチングにより形成される。上述のＮ型埋込層１４は、アイソレーション部のＰＮ接合エッジの電界を弱めるために形成されるが、このＮ型埋込層１４とアイソレーション部２０が接していると接合エッジでの耐圧がＰ＋層下の領域の耐圧よりも下がりやすいことから、Ｎ型埋込層１４とアイソレーション部２０は、接触しないように設けられている。
【００２１】
次に、図３（ｆ）に示すように、アイソレーションされた表面を保護するためのパッシベーション膜２２を形成すると共に、図３（ｇ）に示すようにこのパッシベーション膜２２にコンタクトホールを形成してＡｌの電極２４を形成する。また、裏面のコンタクトはＡｕの電極２６により形成される。なお、図中符号２８で示すものは、光遮蔽膜としてのＡｌ膜である。
【００２２】
このようにして製造された第１の実施の形態にかかるＳｉ−ＡＰＤは、図１に示す構成を有するものであり、Ｎ＋Ｎ−ＮＰＰ＋構造から成るものである。これを模式的に示したのが図４（ａ）であり、図４（ｂ）は、この構造のＳｉ−ＡＰＤを構成する各領域の電界強度分布を示すものである。
【００２３】
次に、この構成のＳｉ−ＡＰＤの動作を説明する。上述の構成を有するＳｉ−ＡＰＤにおいては、電子のイオン化率αは、ホールのイオン化率βよりも大きい。従って、小数キャリアが電子であるＰ型エピタキシャル層１６及びＰ＋領域１８において光を吸収し、電子が発生するとこの発生した電子をＰＮ接合の高電界アバランシェ領域に注入することで効率の良い増倍を行なうことができる。
【００２４】
このＳｉ−ＡＰＤにおいては、接合をＰＮ型としているため、高バイアスを印加したとき空乏層がＮ層側にも広がる。従って、Ｐ型エピタキシャル層１６を薄くした状態で低容量化を実現できる。また、Ｎ層側にも空乏層が広がるため、ＰＮ接合部における電界強度が低くなり増倍雑音を低減することができる。
【００２５】
一方、空乏層がＮ層側にも広がるため、これらの層内においてもキャリアの発生は起こるが、Ｎ型埋込層１４及びＮ＋型エピタキシャル層１２で発生したキャリアのうちホールが、ＰＮ接合の高電界領域に注入される。上述のようにホールのイオン化率βは、電子のイオン化率αに比べ１桁程度小さいため、ホールの増倍に対する寄与は小さい。従って、放射線が直接入射し、Ｎ型埋込層１４及びＮ−型エピタキシャル層１２において、キャリアが発生しても出力にはほとんど影響を与えることがない。
【００２６】
また、このＳｉ−ＡＰＤにおいては、高濃度のＮ型埋込層１４を設けたことにより、アクセプタ濃度が低下した場合でもＰ型エピタキシャル層１６が空乏層化しなくなる傾向を軽減している。更に、ＰＮ接合は、Ｎ型埋込層１４の上部に形成されていることから、ニュートロン照射によりシリコンのドナー濃度が増加した場合であっても、ＰＮ接合の位置が図１の上下方向にずれることがなく、しかも、空乏層がＰ層側に広がりやすい状況になる。従って、抵抗率変動に伴う素子応答への悪影響を防止することができる。
【００２７】
次に、図５を参照して本願発明の第２の実施の形態のＳｉ−ＡＰＤの構造を説明する。この説明においては、第１の実施の形態のＳｉ−ＡＰＤの構成と同一の構成には同一の符号を用い説明を省略する。
【００２８】
この第２の実施の形態のＳｉ−ＡＰＤは、第１の実施の形態のＳｉ−ＡＰＤのＰ＋領域１８をピクセル化し、Ｐ＋領域１８を分割したものである。このＳｉ−ＡＰＤにおいては、Ｐ型エピタキシャル層１６を空乏層化して動作させているため、この空乏層が表面に達したときにピクセル化したＰ＋領域１８がピンチオフする。従って、Ｐ＋領域１８を分離したＳｉ−ＡＰＤアレーを実現することができる。
【００２９】
また、このＳｉ−ＡＰＤにおいては、Ｎ型埋込層１４は、ピクセル化した全てのＰ＋領域１８にわたるように均一に形成されている。従って、ピクセル間の抵抗が増大し、信号を分離して取り出すことができる。また、この構造のＳｉ−ＡＰＤにおいては、ピクセル化した各Ｐ＋領域１８の間において電位差がないため素子間ギャップをフォトダイオードの素子間ギャップと同等に狭くすることができる。更に、素子上に配線を形成する場合においても、配線下のパッシベーション膜と基板との間の電位差もないため、配線の信頼性を向上させることができる。
【００３０】
更に、Ｎ型埋込層１４をピクセル化した全てのＰ＋領域１８にわたるように均一に形成したことにより、ばらつきが少なく素子間ギャップを狭くした（１０μｍ程度）アレーを実現することができる。
【００３１】
なお、この第２の実施の形態のＳｉ−ＡＰＤにおいては、Ｎ型埋込層１４をピクセル化した全てのＰ＋領域１８にわたるように均一に形成しているが、これに限らず、Ｎ型埋込層１４をピクセル化した各Ｐ＋領域１８毎に設けてもよい。
【００３２】
また、上述の第１及び第２の実施の形態のようにアイソレーションは、溝形成による絶縁層分離とすることが望ましいが、ＰＮ接合分離としてもよい。即ち、図６に示されるように、第１の実施の形態のＳｉ−ＡＰＤのアイソレーション部２０をＮ型の不純物拡散領域２０１により形成してもよい。このＳｉ−ＡＰＤは、第１の実施の形態のＳｉ−ＡＰＤと同様にＰ型エピタキシャル層１６まで製造し、その後Ｐ型エピタキシャル層１６の表面に酸化膜を形成し、アイソレーションのための領域上の酸化膜に開口部を形成し、熱処理を施すことによりリン等を拡散させ、Ｐ型エピタキシャル層１６内にＮ型のアイソレーション部２０１を形成する。その後、電極の引き出し等を行なうことにより製造を行なう。
【００３３】
次に、第１の実施の形態のＳｉ−ＡＰＤを例にとり、放射線検出器４０に用いられる場合について説明する。図７は、放射線検出器４０を模式的に示した図である。この放射線検出器４０は、Ｓｉ−ＡＰＤアレー４２の上面にＳｉ−ＡＰＤアレー４２を保護するための酸化膜４６を形成しその上にシンチレータ４１を設けて構成される。ここで、Ｓｉ−ＡＰＤアレー４２は、Ｓｉ−ＡＰＤにより構成される画素４２ａ、各画素間をアイソレーションするアイソレーション部４２ｂ及び電流を取り出すための電流取出電極４２ｃ等により構成される。
【００３４】
この放射線検出器４０に放射線が入射した場合には、シンチレータ４１により光が放出され、この光に基づきＳｉ−ＡＰＤアレー４２の各画素４２ａにおいて電流が発生する。ここで放射線は、シンチレータ４１を通り抜け、直接Ｓｉ−ＡＰＤアレー４２を構成するＳｉ−ＡＰＤに入射することがあるが、このシンチレータ４１を通り抜ける放射線のうちニュートロンによりシリコンのドナー濃度が増加した場合であってもＳｉ−ＡＰＤのＰＮ接合の位置がずれることがなく、しかも空乏層がＰ層側に広がりやすくなっている。又、直接入射した放射線により、Ｎ型領域でキャリアが発生しても、ホールがアバランシェ層に注入されるため出力への寄与は小さい。従って、直接入射した放射線による影響が少ない放射線検出器を提供することができる。
【００３５】
【発明の効果】
本発明によれば、ＰＮ接合界面に高濃度のＮ型埋込層を設けたことにより、ニュートロン照射によりシリコンがＮ型化した場合であってもＰＮ接合の位置がずれることがなく、しかも空乏層がＰ層側に広がりやすい。従って、抵抗率変動に伴う素子応答への悪影響を防止することができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施の形態のＳｉ−ＡＰＤの構造を示す断面図である。
【図２】第１の実施の形態のＳｉ−ＡＰＤの製造工程（前半）を示す工程断面図である。
【図３】第１の実施の形態のＳｉ−ＡＰＤの製造工程（後半）を示す工程断面図である。
【図４】本願発明のＳｉ−ＡＰＤの構造を示す図及び電界強度分布を示す図である。
【図５】本願発明の第２の実施の形態のＳｉ−ＡＰＤの構造を示す断面図である。
【図６】アイソレーション部をＰＮ接合分離により形成したＳｉ−ＡＰＤの構造を示す断面図である。
【図７】第１の実施の形態のＳｉ−ＡＰＤが放射線検出器に用いられた状態を説明するための図である。
【符号の説明】
１０…Ｎ＋ 型シリコン基板、１２…Ｎ− 型エピタキシャル層、１４…Ｎ型の埋込層、１６…Ｐ型エピタキシャル層、１８…Ｐ＋ 領域、２０…アイソレーション部、２２…パッシベーション膜、２４…電極、４０…放射線検出器、４１…シンチレータ、４２…Ｓｉ−ＡＰＤアレー、４２ｃ…電流取出電極。
【発明の属する技術分野】
本発明は、ＰＮ接合界面に高濃度のＮ型埋込層を有するリーチスルー型のシリコンアバランシェフォトダイオード（以下、Ｓｉ−ＡＰＤという）に関するものである。
【０００２】
【従来の技術】
従来のＳｉ−ＡＰＤには、Ｎ＋層の上にＰ型の活性層をエピタキシャル成長させてＰＮ＋接合を形成しているものが存在する。
【０００３】
しかしながら、この構造では空乏層の幅がＰ層の厚さで決定されるため、Ｐ層を薄くすると端子間容量の増加をもたらす。
【０００４】
また、従来のリーチスルー型のＳｉ−ＡＰＤには、アバランシェ領域を制御するためにＰ型埋込層を有するものが存在する。
【０００５】
【発明が解決しようとする課題】
ところで高エネルギー物理学実験においては、Ｓｉ−ＡＰＤがシンチレータ信号光の検出器として使用されている。ここで使用されるＳｉ−ＡＰＤには、シンチレータ光の波長域で高感度であること、端子間の容量が小さいこと、耐放射性が良いこと及び直接入射した放射線に対しては感度が低いこと等が要求される。
【０００６】
しかしながら、従来のＳｉ−ＡＰＤにおいては、ニュートロン照射によりシリコンのドナー濃度が増加した場合には、Ｐ型の埋込層のアクセプタ濃度が実質的に低下し、接合部の電界強度が当初の設計値まで上昇せず増倍率が低下する等の問題が生じていた。
【０００７】
本発明の課題は、ＰＮ接合界面に高濃度のＮ型埋込層を設けることにより、ニュートロン照射に対し特性変動が少なく、直接入射した放射線に対し、感度が低いＳｉ−ＡＰＤを提供することである。
【０００８】
【課題を解決するための手段】
本発明に係るシリコンアバランシェフォトダイオードは、Ｎ＋型基板と、このＮ＋型基板上に形成されたＮ−型エピタキシャル層と、このＮ−型エピタキシャル層の上に形成された、Ｎ−型エピタキシャル層の比抵抗値よりも低い比抵抗値を有するＮ型埋込層と、このＮ型埋込層の上に形成されたＰ型エピタキシャル層と、このＰ型エピタキシャル層の上であって、Ｎ型埋込層に対応する位置に形成されたＰ＋領域とを備え、Ｎ型埋込層の外側にアイソレーション部がＮ型埋込層に接しないように設けられていることを特徴とする。
【０００９】
従って、高濃度のＮ型埋込層を設けたことにより、アクセプタ濃度が低下した場合でもＰ型エピタキシャル層が空乏層化しなくなる傾向を軽減している。更に、ＰＮ接合が、Ｎ型埋込層の上部に形成されていることから、ニュートロン照射によりシリコンのドナー濃度が増加した場合であっても、ＰＮ接合の位置が上下方向にずれることがなく、しかも、空乏層がＰ層側に広がりやすい状況になる。
【００１０】
また、アイソレーション部は、Ｎ＋型シリコン基板に到達する溝により形成されていることが好ましい。従って、このアイソレーション部を設けたことにより表面漏れ電流を防止することができる。
【００１１】
また、アイソレーション部は、Ｎ型の不純物拡散領域により形成されていることが好ましい。
【００１２】
また、Ｐ＋領域は、複数に分割されていることが好ましい。また、Ｎ型埋込層は、分割されたＰ＋領域毎に設けられていることが好ましい。
【００１３】
また、本発明に係るシリコンアバランシェフォトダイオードは、Ｎ＋型の領域と、このＮ＋型の領域上に設けられるＮ−型の領域と、このＮ−型の領域の上に設けられ、Ｎ−型の領域の比抵抗値よりも低い比抵抗値を有するＮ型の埋込領域と、このＮ型の埋込領域の上に設けられるＰ型の領域と、このＰ型の領域の上であって、Ｎ型の埋込領域に対応する位置に設けられるＰ＋領域とを備え、Ｎ型の埋込領域の外側にアイソレーション部がＮ型の埋込領域に接しないように設けられていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して、第１の発明の実施の形態を説明する。
【００１５】
図１は、本発明の第１の実施の形態にかかるＳｉ−ＡＰＤの断面図であり、図２及び図３はその製造工程を説明するための図である。はじめに、図２及び図３を参照して、図１に示すＳｉ−ＡＰＤの製造工程を説明する。
【００１６】
まず、図２（ａ）に示すように比抵抗値が０．０２Ωｃｍ以下であり、約４００μｍの厚さを有するＮ＋型シリコン基板１０を用意し、このシリコン基板１０の表面に、比抵抗値が３〜２０ΩｃｍのＮ−型エピタキシャル層１２を１０〜５０μｍの厚さに成長させる。
【００１７】
その後、Ｎ−型エピタキシャル層１２の表面にＳｉＯ２膜を形成し、これをパターニングしたマスクを用いてリンのイオン注入または熱拡散を行ない、エピタキシャル層１２の比抵抗値よりも低い比抵抗値（０．５〜２Ωｃｍ）を有するＮ型埋込層１４を形成する。その後、Ｎ−型エピタキシャル層１２の表面に残っているＳｉＯ２膜を除去する（図２（ｂ）参照）。
【００１８】
次に、図２（ｃ）に示すように、Ｎ−エピタキシャル層１２の表面に比抵抗値が１〜２０ΩｃｍのＰ型エピタキシャル層１６を３〜２０μｍの厚さに成長させることにより、ＰＮ接合を形成する。このエピタキシャル層１６を成長させる際には、Ｎ＋型シリコン基板１０、その上に形成されたＮ−型エピタキシャル層１２及びＮ型の埋込層１４は、約１１００℃に加熱されることからＮ型埋込層１４は、Ｎ−型エピタキシャル層１２内及びＰ型エピタキシャル層１６内に拡大する。このＮ型埋込層１４は、比抵抗値が０．５〜２Ωｃｍであり３〜７μｍの厚さとすることが望ましい。
【００１９】
次に、電極とのオーミックコンタクトを得るためのＰ＋領域１８の形成を行なう。即ち、Ｐ型エピタキシャル層１６の表面にＳｉＯ２膜を形成し、このＳｉＯ２膜をパターニングしたマスクを用いてボロンのイオン注入又は熱拡散を行ない、Ｎ型埋込層１４に対応する位置に、Ｎ型埋込層１４と略等しい範囲でＰ＋領域１８を形成する（図２（ｄ）参照）。このＰ＋領域１８は、不純物濃度が１＊１０１８〜３＊１０２０ｃｍ−３であり、１μｍ以下の厚さに形成する。
【００２０】
次に、図３（ｅ）に示すように、表面の漏れ電流を防止すべくＮ＋型シリコン基板１０に達するアイソレーション部２０を各Ｎ型埋込層１４の間に設けることにより、ＰＮ接合のアイソレーションを行なう。ここで、アイソレーション部２０は、アルカリ異方性エッチッング液を用いたウエットエッチングにより形成される。上述のＮ型埋込層１４は、アイソレーション部のＰＮ接合エッジの電界を弱めるために形成されるが、このＮ型埋込層１４とアイソレーション部２０が接していると接合エッジでの耐圧がＰ＋層下の領域の耐圧よりも下がりやすいことから、Ｎ型埋込層１４とアイソレーション部２０は、接触しないように設けられている。
【００２１】
次に、図３（ｆ）に示すように、アイソレーションされた表面を保護するためのパッシベーション膜２２を形成すると共に、図３（ｇ）に示すようにこのパッシベーション膜２２にコンタクトホールを形成してＡｌの電極２４を形成する。また、裏面のコンタクトはＡｕの電極２６により形成される。なお、図中符号２８で示すものは、光遮蔽膜としてのＡｌ膜である。
【００２２】
このようにして製造された第１の実施の形態にかかるＳｉ−ＡＰＤは、図１に示す構成を有するものであり、Ｎ＋Ｎ−ＮＰＰ＋構造から成るものである。これを模式的に示したのが図４（ａ）であり、図４（ｂ）は、この構造のＳｉ−ＡＰＤを構成する各領域の電界強度分布を示すものである。
【００２３】
次に、この構成のＳｉ−ＡＰＤの動作を説明する。上述の構成を有するＳｉ−ＡＰＤにおいては、電子のイオン化率αは、ホールのイオン化率βよりも大きい。従って、小数キャリアが電子であるＰ型エピタキシャル層１６及びＰ＋領域１８において光を吸収し、電子が発生するとこの発生した電子をＰＮ接合の高電界アバランシェ領域に注入することで効率の良い増倍を行なうことができる。
【００２４】
このＳｉ−ＡＰＤにおいては、接合をＰＮ型としているため、高バイアスを印加したとき空乏層がＮ層側にも広がる。従って、Ｐ型エピタキシャル層１６を薄くした状態で低容量化を実現できる。また、Ｎ層側にも空乏層が広がるため、ＰＮ接合部における電界強度が低くなり増倍雑音を低減することができる。
【００２５】
一方、空乏層がＮ層側にも広がるため、これらの層内においてもキャリアの発生は起こるが、Ｎ型埋込層１４及びＮ＋型エピタキシャル層１２で発生したキャリアのうちホールが、ＰＮ接合の高電界領域に注入される。上述のようにホールのイオン化率βは、電子のイオン化率αに比べ１桁程度小さいため、ホールの増倍に対する寄与は小さい。従って、放射線が直接入射し、Ｎ型埋込層１４及びＮ−型エピタキシャル層１２において、キャリアが発生しても出力にはほとんど影響を与えることがない。
【００２６】
また、このＳｉ−ＡＰＤにおいては、高濃度のＮ型埋込層１４を設けたことにより、アクセプタ濃度が低下した場合でもＰ型エピタキシャル層１６が空乏層化しなくなる傾向を軽減している。更に、ＰＮ接合は、Ｎ型埋込層１４の上部に形成されていることから、ニュートロン照射によりシリコンのドナー濃度が増加した場合であっても、ＰＮ接合の位置が図１の上下方向にずれることがなく、しかも、空乏層がＰ層側に広がりやすい状況になる。従って、抵抗率変動に伴う素子応答への悪影響を防止することができる。
【００２７】
次に、図５を参照して本願発明の第２の実施の形態のＳｉ−ＡＰＤの構造を説明する。この説明においては、第１の実施の形態のＳｉ−ＡＰＤの構成と同一の構成には同一の符号を用い説明を省略する。
【００２８】
この第２の実施の形態のＳｉ−ＡＰＤは、第１の実施の形態のＳｉ−ＡＰＤのＰ＋領域１８をピクセル化し、Ｐ＋領域１８を分割したものである。このＳｉ−ＡＰＤにおいては、Ｐ型エピタキシャル層１６を空乏層化して動作させているため、この空乏層が表面に達したときにピクセル化したＰ＋領域１８がピンチオフする。従って、Ｐ＋領域１８を分離したＳｉ−ＡＰＤアレーを実現することができる。
【００２９】
また、このＳｉ−ＡＰＤにおいては、Ｎ型埋込層１４は、ピクセル化した全てのＰ＋領域１８にわたるように均一に形成されている。従って、ピクセル間の抵抗が増大し、信号を分離して取り出すことができる。また、この構造のＳｉ−ＡＰＤにおいては、ピクセル化した各Ｐ＋領域１８の間において電位差がないため素子間ギャップをフォトダイオードの素子間ギャップと同等に狭くすることができる。更に、素子上に配線を形成する場合においても、配線下のパッシベーション膜と基板との間の電位差もないため、配線の信頼性を向上させることができる。
【００３０】
更に、Ｎ型埋込層１４をピクセル化した全てのＰ＋領域１８にわたるように均一に形成したことにより、ばらつきが少なく素子間ギャップを狭くした（１０μｍ程度）アレーを実現することができる。
【００３１】
なお、この第２の実施の形態のＳｉ−ＡＰＤにおいては、Ｎ型埋込層１４をピクセル化した全てのＰ＋領域１８にわたるように均一に形成しているが、これに限らず、Ｎ型埋込層１４をピクセル化した各Ｐ＋領域１８毎に設けてもよい。
【００３２】
また、上述の第１及び第２の実施の形態のようにアイソレーションは、溝形成による絶縁層分離とすることが望ましいが、ＰＮ接合分離としてもよい。即ち、図６に示されるように、第１の実施の形態のＳｉ−ＡＰＤのアイソレーション部２０をＮ型の不純物拡散領域２０１により形成してもよい。このＳｉ−ＡＰＤは、第１の実施の形態のＳｉ−ＡＰＤと同様にＰ型エピタキシャル層１６まで製造し、その後Ｐ型エピタキシャル層１６の表面に酸化膜を形成し、アイソレーションのための領域上の酸化膜に開口部を形成し、熱処理を施すことによりリン等を拡散させ、Ｐ型エピタキシャル層１６内にＮ型のアイソレーション部２０１を形成する。その後、電極の引き出し等を行なうことにより製造を行なう。
【００３３】
次に、第１の実施の形態のＳｉ−ＡＰＤを例にとり、放射線検出器４０に用いられる場合について説明する。図７は、放射線検出器４０を模式的に示した図である。この放射線検出器４０は、Ｓｉ−ＡＰＤアレー４２の上面にＳｉ−ＡＰＤアレー４２を保護するための酸化膜４６を形成しその上にシンチレータ４１を設けて構成される。ここで、Ｓｉ−ＡＰＤアレー４２は、Ｓｉ−ＡＰＤにより構成される画素４２ａ、各画素間をアイソレーションするアイソレーション部４２ｂ及び電流を取り出すための電流取出電極４２ｃ等により構成される。
【００３４】
この放射線検出器４０に放射線が入射した場合には、シンチレータ４１により光が放出され、この光に基づきＳｉ−ＡＰＤアレー４２の各画素４２ａにおいて電流が発生する。ここで放射線は、シンチレータ４１を通り抜け、直接Ｓｉ−ＡＰＤアレー４２を構成するＳｉ−ＡＰＤに入射することがあるが、このシンチレータ４１を通り抜ける放射線のうちニュートロンによりシリコンのドナー濃度が増加した場合であってもＳｉ−ＡＰＤのＰＮ接合の位置がずれることがなく、しかも空乏層がＰ層側に広がりやすくなっている。又、直接入射した放射線により、Ｎ型領域でキャリアが発生しても、ホールがアバランシェ層に注入されるため出力への寄与は小さい。従って、直接入射した放射線による影響が少ない放射線検出器を提供することができる。
【００３５】
【発明の効果】
本発明によれば、ＰＮ接合界面に高濃度のＮ型埋込層を設けたことにより、ニュートロン照射によりシリコンがＮ型化した場合であってもＰＮ接合の位置がずれることがなく、しかも空乏層がＰ層側に広がりやすい。従って、抵抗率変動に伴う素子応答への悪影響を防止することができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施の形態のＳｉ−ＡＰＤの構造を示す断面図である。
【図２】第１の実施の形態のＳｉ−ＡＰＤの製造工程（前半）を示す工程断面図である。
【図３】第１の実施の形態のＳｉ−ＡＰＤの製造工程（後半）を示す工程断面図である。
【図４】本願発明のＳｉ−ＡＰＤの構造を示す図及び電界強度分布を示す図である。
【図５】本願発明の第２の実施の形態のＳｉ−ＡＰＤの構造を示す断面図である。
【図６】アイソレーション部をＰＮ接合分離により形成したＳｉ−ＡＰＤの構造を示す断面図である。
【図７】第１の実施の形態のＳｉ−ＡＰＤが放射線検出器に用いられた状態を説明するための図である。
【符号の説明】
１０…Ｎ＋ 型シリコン基板、１２…Ｎ− 型エピタキシャル層、１４…Ｎ型の埋込層、１６…Ｐ型エピタキシャル層、１８…Ｐ＋ 領域、２０…アイソレーション部、２２…パッシベーション膜、２４…電極、４０…放射線検出器、４１…シンチレータ、４２…Ｓｉ−ＡＰＤアレー、４２ｃ…電流取出電極。
Claims (10)
- Ｎ＋型基板と、
このＮ＋型基板上に形成されたＮ−型エピタキシャル層と、
このＮ−型エピタキシャル層の上に形成された、Ｎ−型エピタキシャル層の比抵抗値よりも低い比抵抗値を有するＮ型埋込層と、
このＮ型埋込層の上に形成されたＰ型エピタキシャル層と、
このＰ型エピタキシャル層の上であって、前記Ｎ型埋込層に対応する位置に形成されたＰ＋領域とを備え、
前記Ｎ型埋込層の外側にアイソレーション部が前記Ｎ型埋込層に接しないように設けられていることを特徴とするシリコンアバランシェフォトダイオード。 - 前記アイソレーション部は、前記Ｎ＋型シリコン基板に到達する溝により形成されていることを特徴とする請求項１に記載のシリコンアバランシェフォトダイオード。
- 前記アイソレーション部は、Ｎ型の不純物拡散領域により形成されていることを特徴とする請求項１に記載のシリコンアバランシェフォトダイオード。
- 前記Ｐ＋領域は、複数に分割されていることを特徴とする請求項１に記載のシリコンアバランシェフォトダイオード。
- 前記Ｎ型埋込層は、分割された前記Ｐ＋領域毎に設けられていることを特徴とする請求項４に記載のシリコンアバランシェフォトダイオード。
- Ｎ＋型の領域と、
このＮ＋型の領域上に設けられるＮ−型の領域と、
このＮ−型の領域の上に設けられ、Ｎ−型の領域の比抵抗値よりも低い比抵抗値を有するＮ型の埋込領域と、
このＮ型の埋込領域の上に設けられるＰ型の領域と、
このＰ型の領域の上であって、前記Ｎ型の埋込領域に対応する位置に設けられるＰ＋領域とを備え、
前記Ｎ型の埋込領域の外側にアイソレーション部が前記Ｎ型の埋込領域に接しないように設けられていることを特徴とするシリコンアバランシェフォトダイオード。 - 前記アイソレーション部は、前記Ｎ＋型の領域に到達する溝により形成されていることを特徴とする請求項６に記載のシリコンアバランシェフォトダイオード。
- 前記アイソレーション部は、Ｎ型の不純物拡散領域により形成されていることを特徴とする請求項６に記載のシリコンアバランシェフォトダイオード。
- 前記Ｐ＋領域は、複数に分割されていることを特徴とする請求項６に記載のシリコンアバランシェフォトダイオード。
- 前記Ｎ型の埋込領域は、分割された前記Ｐ＋領域毎に設けられていることを特徴とする請求項９に記載のシリコンアバランシェフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594995A JP3607385B2 (ja) | 1995-11-24 | 1995-11-24 | シリコンアバランシェフォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594995A JP3607385B2 (ja) | 1995-11-24 | 1995-11-24 | シリコンアバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148618A JPH09148618A (ja) | 1997-06-06 |
| JP3607385B2 true JP3607385B2 (ja) | 2005-01-05 |
Family
ID=17951241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30594995A Expired - Fee Related JP3607385B2 (ja) | 1995-11-24 | 1995-11-24 | シリコンアバランシェフォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607385B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI615954B (zh) | 2006-07-03 | 2018-02-21 | Hamamatsu Photonics Kk | 光二極體陣列 |
| US8368159B2 (en) * | 2011-07-08 | 2013-02-05 | Excelitas Canada, Inc. | Photon counting UV-APD |
| IT201800004149A1 (it) * | 2018-03-30 | 2019-09-30 | St Microelectronics Srl | Fotorivelatore di luce ultravioletta di carburo di silicio e suo processo di fabbricazione |
| JP7242234B2 (ja) * | 2018-09-28 | 2023-03-20 | キヤノン株式会社 | 光検出装置、光検出システム |
| JP7273545B2 (ja) * | 2019-03-07 | 2023-05-15 | 株式会社東芝 | 受光装置及び距離計測装置 |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
| JP2021027192A (ja) * | 2019-08-06 | 2021-02-22 | 株式会社東芝 | 受光装置、受光装置の製造方法及び距離計測装置 |
| CN114914325B (zh) * | 2022-07-18 | 2022-11-11 | 西安电子科技大学 | 一种多结的近红外单光子雪崩二极管及制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112664A (ja) * | 1982-12-20 | 1984-06-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61225878A (ja) * | 1985-03-30 | 1986-10-07 | Fujitsu Ltd | 半導体受光素子の製造方法 |
| US4700209A (en) * | 1985-10-30 | 1987-10-13 | Rca Inc. | Avalanche photodiode and a method of making same |
| JPH04256376A (ja) * | 1991-02-08 | 1992-09-11 | Hamamatsu Photonics Kk | アバランシェホトダイオード及びその製造方法 |
| JP2957837B2 (ja) * | 1993-04-02 | 1999-10-06 | シャープ株式会社 | 受光素子および回路内蔵受光素子 |
| JPH0738140A (ja) * | 1993-07-19 | 1995-02-07 | Hamamatsu Photonics Kk | アバランシェホトダイオード |
-
1995
- 1995-11-24 JP JP30594995A patent/JP3607385B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148618A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3614184B2 (ja) | フォトダイオード構造体及びフォトダイオードアレイ | |
| KR890004476B1 (ko) | 반도체 광검출기 장치 | |
| KR100670828B1 (ko) | 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법 | |
| JPH0656898B2 (ja) | 半導体装置 | |
| CN107895743B (zh) | 单光子雪崩光电二极管探测器的装置和方法 | |
| US8994138B2 (en) | Hardened photodiode image sensor | |
| US20080277749A1 (en) | Light-Sensitive Component with Increased Blue Sensitivity, Method for the Production Thereof, and Operating Method | |
| JP3607385B2 (ja) | シリコンアバランシェフォトダイオード | |
| JP2662062B2 (ja) | 光電変換装置 | |
| EP3884522B1 (en) | Multi-junction pico-avalanche detector | |
| JPH04256376A (ja) | アバランシェホトダイオード及びその製造方法 | |
| EP0015596B1 (en) | Charge-coupled devices | |
| US10608040B2 (en) | Photodetection device which has an inter-diode array and is overdoped by metal diffusion and manufacturing method | |
| US5179431A (en) | Semiconductor photodetection device | |
| JPH0527997B2 (ja) | ||
| JPS6286756A (ja) | 光電変換装置 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JP3681190B2 (ja) | 高耐圧プレーナ型受光素子 | |
| KR101301897B1 (ko) | 마이크로채널 애벌란시 포토다이오드 | |
| JPS5914180B2 (ja) | 光検出器セル | |
| CN113678267B (zh) | 雪崩光电探测器(变型)及其制造方法(变型) | |
| JPH01216581A (ja) | 半導体装置 | |
| JPH06237005A (ja) | 光検知素子およびその製造方法 | |
| JPH04151874A (ja) | 半導体装置 | |
| EP0434218B1 (en) | Semiconductor photodetection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |