CN104885157A - 包括电平移位器的读出放大器 - Google Patents

包括电平移位器的读出放大器 Download PDF

Info

Publication number
CN104885157A
CN104885157A CN201380065780.1A CN201380065780A CN104885157A CN 104885157 A CN104885157 A CN 104885157A CN 201380065780 A CN201380065780 A CN 201380065780A CN 104885157 A CN104885157 A CN 104885157A
Authority
CN
China
Prior art keywords
transistor
sensor amplifier
output signal
level
level shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380065780.1A
Other languages
English (en)
Other versions
CN104885157B (zh
Inventor
詹特星·林
保罗·D·巴西特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104885157A publication Critical patent/CN104885157A/zh
Application granted granted Critical
Publication of CN104885157B publication Critical patent/CN104885157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

一种设备，其包括具有读出放大器差分输出的读出放大器。所述读出放大器处于第一功率域中。所述设备包括具有电平移位器差分输出的电平移位电路。所述电平移位电路耦合到所述读出放大器差分输出。所述电平移位电路包括第一晶体管及第二晶体管。所述读出放大器差分输出的第一读出放大器输出耦合到所述第一晶体管，且所述读出放大器差分输出的第二读出放大器输出耦合到所述第二晶体管。所述设备进一步包括用以存储数据的锁存器。所述锁存器耦合到所述电平移位器差分输出。所述锁存器处于不同于所述第一功率域的第二功率域中。

Description

包括电平移位器的读出放大器
技术领域
本发明大体上是有关于电压电平移位。
背景技术
技术的进步已产生较小且能力更强大的计算装置。举例来说，当前存在包括无线计算装置的多种便携式个人计算装置，例如，便携式无线电话、个人数字助理(PDA)及传呼装置，所述装置体积小、重量轻且易于由用户携带。更特定言之，例如蜂窝电话及互联网协议(IP)电话的便携式无线电话可通过无线网络传达语音及数据包。另外，许多这些无线电话包括并入于其中的其它类型的装置。举例来说，无线电话还可包括数字静照相机、数字摄像机、数字记录器及音频文件播放器。而且，这些无线电话可处理可执行指令，包括可用以接入互联网的软件应用程序(例如，网页浏览器应用程序)。因而，这些无线电话可包括相当大的计算能力。
计算装置可具有若干功率域。每一功率域可与对应供应电压电平相关联，所述对应供应电压电平不同于与其它功率域相关联的供应电压电平。举例来说，可将在与第一供应电压电平相关联的第一功率域中产生的信号提供到与第二供应电压电平相关联的第二功率域中的电路。如果第一供应电压电平低于第二供应电压电平，那么将在第一功率域中产生的信号提供到第二功率域中的电路可造成短路电流。
发明内容
电平移位器可用以将由在第一功率域中的读出放大器产生的信号的电压电平移位，且将所述电平移位的信号提供到第二功率域中的电路。举例来说，第一功率域可与第一供应电压电平相关联。读出放大器可接收产生于第一功率域中的一或多个输入信号。举例来说，输入信号可由处于第一功率域中的存储器阵列产生。由读出放大器产生的差分输出信号可被提供到电平移位器。举例来说，读出放大器的差分输出信号的第一输出信号可被提供到电平移位器中的一或多个晶体管的栅极端子，且读出放大器的差分输出信号的第二输出信号可被提供到电平移位器中的一或多个其它晶体管的栅极端子。电平移位器可基于读出放大器的差分输出信号而产生电平移位器差分输出信号。电平移位器差分输出信号可被提供到处于第二功率域中的锁存器。
锁存器可存储对应于电平移位器差分输出信号的数据。锁存器可基于存储于锁存器中的数据而产生锁存差分输出信号。基于电平移位器差分输出信号及锁存差分输出信号而产生电平移位的差分输出信号。当关断电平移位器中的产生电平移位器差分输出信号的一或多个晶体管时，电平移位的差分输出信号可主要基于锁存差分输出信号。在替代实施例中，电平移位的差分输出信号可被提供到处于第二功率域中的驱动器。可基于电平移位器差分输出信号及驱动器输出信号而产生电平移位的差分输出信号。
在特定实施例中，一种设备包括具有读出放大器差分输出的读出放大器。所述读出放大器可处于第一功率域中。所述设备还可包括具有电平移位器差分输出的电平移位电路。所述电平移位电路可耦合到所述读出放大器差分输出。所述电平移位电路可包括包含第一晶体管及第二晶体管的第一对晶体管。所述读出放大器差分输出的第一读出放大器输出可耦合到所述第一晶体管，且所述读出放大器差分输出的第二读出放大器输出可耦合到所述第二晶体管。所述设备可进一步包括用以存储数据的锁存器。所述锁存器可耦合到所述电平移位器差分输出。所述锁存器处于不同于所述第一功率域的第二功率域中。
在另一特定实施例中，一种方法包括通过读出放大器产生读出放大器差分输出信号。所述读出放大器可处于第一功率域中。所述方法可包括通过电平移位器响应所述读出放大器差分输出信号而产生电平移位器差分输出信号。所述电平移位器可包括包含第一晶体管及第二晶体管的第一对晶体管。可将所述读出放大器差分输出信号的第一读出放大器输出信号提供到所述第一晶体管，且可将所述读出放大器差分输出信号的第二读出放大器输出信号提供到所述第二晶体管。所述方法可进一步包括响应所述电平移位器差分输出信号而将数据存储于锁存器中。所述锁存器可处于不同于所述第一功率域的第二功率域中。
在另一特定实施例中，一种设备包括具有差分输出的用于产生差分输出信号的装置。用于产生所述差分输出信号的所述装置可处于第一功率域中。所述设备还可包括具有电平移位器差分输出的用于产生电平移位器差分输出信号的装置。用于产生所述电平移位器差分输出信号的所述装置可包括包含第一晶体管及第二晶体管的第一对晶体管。所述差分输出的第一输出可耦合到所述第一晶体管，且所述差分输出的第二输出耦合到所述第二晶体管。所述设备可进一步包括用于存储数据的装置。用于存储数据的所述装置可耦合到所述电平移位器差分输出。用于存储数据的所述装置可处于不同于所述第一功率域的第二功率域中。
在另一特定实施例中，一种非暂时性计算机可读媒体包括程序代码，所述程序代码在通过处理器执行时使所述处理器从存储器检索数据。所述存储器包括用以产生读出放大器差分输出信号的读出放大器。所述读出放大器处于第一功率域中。所述存储器还包括用以响应所述读出放大器差分输出信号而产生电平移位器差分输出信号的电平移位器。所述电平移位器包括包含第一晶体管及第二晶体管的第一对晶体管。所述读出放大器差分输出信号的第一读出放大器输出信号经提供到所述第一晶体管，且所述差分输出信号的第二读出放大器输出信号经提供到所述第二晶体管。所述存储器还包括用以响应所述电平移位器差分输出信号而存储数据的锁存器。所述锁存器处于不同于所述第一功率域的第二功率域中。
在另一特定实施例中，一种设备包括具有读出放大器差分输出的读出放大器。所述读出放大器可处于第一功率域中。所述设备还可包括具有电平移位器差分输出的电平移位电路。所述电平移位电路可耦合到所述读出放大器差分输出。所述电平移位电路可包括包含第一晶体管及第二晶体管的第一对晶体管。所述读出放大器差分输出的第一读出放大器输出可耦合到所述第一晶体管，且所述读出放大器差分输出的第二读出放大器输出可耦合到所述第二晶体管。所述设备可进一步包括耦合到所述电平移位器差分输出的驱动器。所述驱动器可处于不同于所述第一功率域的第二功率域中。
由所揭示实施例中的至少一者提供的一个特定优点为将产生于一个功率域中的信号的电压电平进行电平移位以用于另一功率域中。通过将信号的电压电平进行电平移位，实质上消除由在不具有电平移位的情况下将信号用于另一功率域中所致的短路电流。实质上消除短路电流可减少装置的功率消耗。
在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，本申请案包括以下章节：【附图说明】、【具体实施方式】及【权利要求书】。
附图说明
图1为包括具有电平移位器的读出放大器的设备的特定实施例的方框图；
图2为图1的设备的特定说明性实施例的图；
图3为说明对应于图2的设备的信号迹线的时序图；
图4为包括具有电平移位器的读出放大器的设备的另一特定实施例的图；
图5为操作图1的设备抑或图2的设备的方法的特定说明性实施例的流程图；及
图6为包括包含具有电平移位器的读出放大器的存储器的无线装置的方框图。
具体实施方式
参看图1，描绘可操作以将信号的电压电平移位的设备的特定说明性实施例，且将其大体上表示为100。设备100可配置成接收在第一功率域中产生的输入信号(input)且配置成产生电平移位的差分输出信号(out，outb)。设备100包括读出放大器102、电平移位电路(电平移位器)104，及锁存器106。读出放大器102可耦合到电平移位器104。举例来说，读出放大器102的读出放大器差分输出114、116可耦合到电平移位器104。电平移位器104可耦合到锁存器106。举例来说，电平移位器104的电平移位器差分输出120、122可耦合到锁存器106的锁存端口124、126。
在特定实施例中，读出放大器102可配置成接收输入信号(input)以及响应所述输入信号(input)而产生读出放大器差分输出信号(sout，soutb)。所述输入信号(input)可为单端信号或差分信号。读出放大器102可在读出放大器差分输出114、116上产生读出放大器差分输出信号(sout，soutb)。为了说明，读出放大器102可在读出放大器差分输出114、116的第一读出放大器输出114上产生读出放大器差分输出信号(sout，soutb)的第一读出放大器输出信号(sout)。读出放大器102可在读出放大器差分输出114、116的第二读出放大器输出116上产生读出放大器差分输出信号(sout，soutb)的第二读出放大器输出信号(soutb)。
在特定实施例中，读出放大器102可处于与第一供应电压(vdd1)相关联的第一功率域中。举例来说，读出放大器102可耦合到提供第一供应电压(vdd1)的电压电源。为了说明，第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)的电压电平可基于第一供应电压(vdd1)。
在特定实施例中，由读出放大器102产生的读出放大器差分输出信号(sout，soutb)可为单热(one hot)信号或非热(no hot)信号。举例来说，在时间间隔期间，第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)中仅一者可具有大约等于第一供应电压(vdd1)的第一电压电平(vdd1电平)的电压电平(例如，对应于第一功率域中的第一供应电压的逻辑高值)。在另一时间间隔期间，第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)两者可实质上同时处于低电压电平(例如，处于大约接地电压电平的逻辑低值)。
在特定实施例中，电平移位器104可配置成从读出放大器102接收读出放大器差分输出信号(sout，soutb)。举例来说，电平移位器104可耦合到读出放大器102的读出放大器差分输出114、116。为了说明，电平移位器104可包括包含第一晶体管110及第二晶体管112的一对晶体管。读出放大器差分输出114、116的第一读出放大器输出114可耦合到第一晶体管110，且读出放大器差分输出114、116的第二读出放大器输出116可耦合到第二晶体管112。
在特定实施例中，电平移位器104可配置成响应读出放大器差分输出信号(sout，soutb)而产生电平移位器差分输出信号。与可引入损害系统性能的多晶体管或门延迟(例如，3至5门延迟)的常规电平移位器形成对比，电平移位器104可在第一读出放大器输出信号(sout)经提供到第一晶体管110且第二读出放大器输出信号(soutb)经提供到第二晶体管112之后在与所述第一晶体管110及所述第二晶体管112相关联的单一晶体管延迟之后产生差分输出信号。图2中说明引入单一晶体管延迟的电平移位器104的实施的实例。
另外，通过将读出放大器差分输出信号(sout，soutb)从对应于第一供应电压(vdd1)的电压域电平移位至与锁存器106相关联的电压域，可减少或消除通过锁存器106的至少一个p型金属氧化物半导体(PMOS)晶体管的短路电流。原本可由于防止锁存器106的至少一个PMOS晶体管完全关断的供应电压差而产生短路电流。
电平移位器104可将电平移位器差分输出信号提供于电平移位器104的电平移位器差分输出120、122上。举例来说，电平移位器104可将电平移位器差分输出信号的第一电平移位器输出信号提供于电平移位器差分输出120、122的第一电平移位器输出120上。电平移位器104可将电平移位器差分输出信号的第二电平移位器输出信号提供于电平移位器差分输出120、122的第二电平移位器输出122上。
举例来说，电平移位器差分输出信号的第一电平移位器输出信号的电压电平可大约等于第二供应电压(vdd2)的第二电压电平(vdd2电平)，且电平移位器差分输出信号的第二电平移位器输出的电压电平可大约等于接地电压电平。或者，电平移位器差分输出信号的第一电平移位器输出的电压电平可大约等于接地电压电平，且电平移位器差分输出信号的第二电平移位器输出的电压电平可大约等于第二电压电平(vdd2电平)。电平移位器差分输出信号可被提供到锁存器106。在特定实施例中，第二电压电平(vdd2电平)高于第一电压电平(vdd1电平)。举例来说，第一电压电平(vdd1电平)可为大约0.75伏特，且第二电压电平(vdd2电平)可为大约1.155伏特。
在特定实施例中，锁存器106可配置成存储数据。为了说明，锁存器106可耦合到电平移位器104的电平移位器差分输出120、122。举例来说，锁存器106的锁存端口124、126可耦合到电平移位器104的电平移位器差分输出120、122。锁存器106可存储对应于由电平移位器104提供于电平移位器差分输出120、122上的电平移位器差分输出信号的数据。
在特定实施例中，锁存器106可处于与第二供应电压(vdd2)相关联的第二功率域中。举例来说，锁存器106可耦合到提供第二供应电压(vdd2)的电压电源。为了说明，锁存器106可基于存储于锁存器中的数据而在锁存端口124、126上产生锁存差分输出信号。举例来说，锁存器106可在锁存端口124、126的第一锁存端口124上产生锁存差分输出信号的第一锁存输出信号。锁存器106可在锁存端口124、126的第二锁存端口126上产生锁存差分输出信号的第二锁存输出信号。
为了说明，锁存差分输出信号的电压电平可为大约第二电压电平(vdd2电平)。举例来说，第一锁存端口124上的第一锁存输出信号可处于大约第二电压电平(vdd2电平)，且第二锁存端口126上的第二锁存输出信号可处于大约接地电压电平。或者，第一锁存端口124上的第一锁存输出信号可处于大约接地电压电平，且第二锁存端口126上的第二锁存输出信号可处于大约第二电压电平(vdd2电平)。
锁存端口124、126上的锁存差分输出信号及电平移位的差分输出120、122上的电平移位器差分输出信号可产生电平移位的差分输出信号(out，outb)。为了说明，第一锁存端口124上的第一锁存输出信号及第一电平移位器输出120上的第一电平移位器输出信号可提供电平移位的差分输出信号(out，outb)的第一电平移位的输出信号(out)。相似地，第二锁存端口126上的第二锁存输出信号及第二电平移位器输出122上的第二电平移位器输出信号可提供电平移位的差分输出信号(out，outb)的第二电平移位的输出信号(outb)。
在操作期间，输入信号(input)可被提供到读出放大器102。读出放大器102可基于所述输入信号(input)而产生读出放大器差分输出信号(sout，soutb)。举例来说，在特定时间间隔期间，如果输入信号(input)的电压电平大约等于第一电压电平(vdd1电平)，那么第一读出放大器输出信号(sout)的电压电平可大约等于第一电压电平(vdd1电平)，且第二读出放大器输出信号(soutb)的电压电平可大约等于接地电压电平。在另一时间间隔期间，如果输入信号(input)的电压电平大约等于接地电压电平，那么第一读出放大器输出信号(sout)的电压电平可大约等于接地电压电平，且第二读出放大器输出信号(soutb)的电压电平可大约等于第一电压电平(vdd1电平)。
电平移位器104可响应读出放大器差分输出信号(sout，soutb)而在电平移位器差分输出120、122上产生电平移位器差分输出信号。举例来说，第一读出放大器输出信号(sout)的电压电平可大约等于接地电压电平，且第二读出放大器输出信号(soutb)的电压电平可大约等于第一电压电平(vdd1电平)。响应第一读出放大器输出信号(sout)的电压电平及第二读出放大器输出信号(soutb)的电压电平，电平移位器差分输出信号的第一电平移位器输出信号的电压电平可大约等于第二电压电平(vdd2电平)，且电平移位器差分输出信号的第二电平移位器输出信号的电压电平可大约等于接地电压电平。
锁存器106可存储对应于电平移位器差分输出信号的第一电平移位器输出信号的电压电平及电平移位器差分输出信号的第二电平移位器输出信号的电压电平的数据。锁存器106可基于存储于锁存器中的数据而在锁存端口124、126上产生锁存差分输出信号。举例来说，锁存器106可在第一锁存端口124上产生锁存差分输出信号的处于大约第二电压电平(vdd2电平)的第一锁存输出信号，且可在第二锁存端口126上产生锁存差分输出信号的处于大约接地电压电平的第二锁存输出信号。
电平移位的差分输出信号(out，outb)的第一电平移位的输出信号(out)可基于第一电平移位器输出120上的第一电平移位器输出信号的电压电平及第一锁存端口124上的第一锁存输出信号的电压电平而处于大约第二电压电平(vdd2电平)。相似地，电平移位的差分输出信号(out，outb)的第二电平移位的输出信号(outb)可基于第二电平移位器输出122上的第二电平移位器输出信号的电压电平及第二锁存端口126上的第二锁存输出信号的电压电平而处于大约接地电压电平。当关断第一晶体管110及第二晶体管112时，电平移位的差分输出信号(out，outb)可主要基于锁存端口124、126上的锁存差分输出信号。
通过产生具有第二电压电平(vdd2电平)的电压电平移位的差分输出信号(out，outb)，可减少装置的功率消耗。举例来说，在不进行电压电平移位的情况下，将可处于大约第一电压电平(vdd1电平)的输入信号(input)提供到具有处于第二电压电平(vdd2电平)的漏极端子及处于接地电压电平的源极端子的晶体管的栅极端子可引起短路电流流动通过所述晶体管。通过执行输入信号(input)的电压电平移位而实质上消除短路电流可减少功率消耗。另外，通过使用锁存器106，可在关断电平移位器104中的第一晶体管110及第二晶体管112时主要由所述锁存器106提供电平移位的差分输出信号(out，outb)。另外，通过在读出放大器102与电平移位的差分输出信号(out，outb)之间的信号路径中使用少量元件(例如，第一晶体管110)，限制了归因于电平移位操作的信号路径上的时序损失。
尽管在图1中第一晶体管110及第二晶体管112被展示为n沟道金属氧化物半导体(MOS)晶体管，但在特定实施例中，第一晶体管110及第二晶体管112可为p沟道金属氧化物半导体(MOS)晶体管。另外，上文被描述为具有特定电压电平的信号可在不同时间具有另一电压电平。举例来说，第一读出放大器输出信号(sout)可处于第一电压电平(vdd1电平)或处于接地电平。第二读出放大器输出信号(soutb)可处于第一电压电平(vdd1电平)或处于接地电平。第一电平移位器输出120上的第一电平移位器输出信号可处于第二电压电平(vdd2电平)或处于接地电平。第二电平移位器输出122上的第二电平移位器输出信号可处于第二电压电平(vdd2电平)或处于接地电平。第一电平移位的输出信号(out)可处于第二电压电平(vdd2电平)或处于接地电平。第二电平移位的输出信号(outb)可处于第二电压电平(vdd2电平)或处于接地电平。
参看图2，描绘图1的设备100的特定说明性实施例，且将其大体上表示为200。设备200包括读出放大器102、电平移位电路(电平移位器)104，及锁存器106。读出放大器102可耦合到电平移位器104，且电平移位器104可耦合到锁存器106。
在特定实施例中，读出放大器102可配置成接收差分输入信号(bit，bitb)以及产生读出放大器差分输出信号(sout，soutb)。举例来说，差分输入信号(bit，bitb)可对应于图1的输入信号(input)。举例来说，在时间间隔期间，差分输入信号(bit，bitb)的第一输入信号(bit)可处于大约第一电压电平(vdd1电平)，且差分输入信号(bit，bitb)的第二输入信号(bitb)可大约处于接地电压电平。读出放大器102可进一步配置成接收控制输入信号(sense)。读出放大器102可耦合到将第一供应电压(vdd1)提供到所述读出放大器102的第一电压电源。
在特定实施例中，读出放大器102可处于与第一供应电压(vdd1)相关联的第一功率域中。为了说明，读出放大器102可耦合到提供处于第一电压电平(vdd1电平)的第一供应电压(vdd1)的第一电压电源。举例来说，在时间间隔期间，第一读出放大器输出信号(sout)的电压电平可大约等于基于第一电压(vdd1)的第一电压电平(vdd1电平)，且第二读出放大器输出信号(soutb)的电压电平可大约等于接地电压电平。作为另一实例，在另一时间间隔期间，第一读出放大器输出信号(sout)的电压电平可为大约接地电压电平，且第二读出放大器输出信号(soutb)的电压电平可大约为基于第一电压(vdd1)的第一电压电平(vdd1电平)。
在特定实施例中，如果确证控制信号(sense)，那么读出放大器102可响应差分输入信号(bit，bitb)而产生读出放大器差分输出信号(sout，soutb)。举例来说，当控制信号(sense)大约处于第一电压(vdd1)的第一电压电平(vdd1电平)时，读出放大器102可基于差分输入信号(bit，bitb)而产生读出放大器差分输出信号(sout，soutb)。当未确证控制信号(sense)时，读出放大器102可产生读出放大器差分输出信号(sout，soutb)，使得第一读出放大器输出(sout)及第二读出放大器输出(soutb)两者皆处于接地电压电平。
在特定实施例中，电平移位器104包括包含第一晶体管250及第二晶体管252的第一对晶体管。电平移位器104还可包括包含第三晶体管254及第四晶体管256的第二对晶体管。在特定实施例中，第一晶体管250、第二晶体管252、第三晶体管254及第四晶体管256可为n沟道MOS晶体管。在特定实施例中，第一晶体管250及第二晶体管252可分别对应于图1的第一晶体管110及第二晶体管112。在另一特定实施例中，第三晶体管254及第四晶体管256可分别对应于图1的第一晶体管110及第二晶体管112。
在特定实施例中，读出放大器差分输出114、116的第一读出放大器输出114可耦合到第一晶体管250的栅极端子及第三晶体管254的栅极端子。第一晶体管250的第一端子204及第二晶体管252的第一端子216可耦合到接地电源。第一晶体管250的第二端子202可耦合到电平移位器差分输出120、122的第一电平移位器输出120，且第二晶体管252的第二端子214可耦合到电平移位器差分输出120、122的第二电平移位器输出122。第一晶体管250的第二端子202及第二晶体管252的第二端子214可进一步耦合到锁存器106。
在特定实施例中，读出放大器差分输出114、116的第二读出放大器输出116可耦合到第二晶体管252的栅极端子及第四晶体管256的栅极端子。第三晶体管254的第一端子208及第四晶体管256的第一端子210可耦合到提供第二供应电压(vdd2)的第二供应电压。第三晶体管254的第二端子206可耦合到电平移位器差分输出120、122的第二电平移位器输出122，且第四晶体管256的第二端子212可耦合到电平移位器差分输出120、122的第一电平移位器输出120。第三晶体管252的第二端子206及第四晶体管256的第二端子212可耦合到锁存器106。
在特定实施例中，锁存器106可包括第一反相器264(例如，第三对晶体管260、262)。举例来说，第一反相器264的第一晶体管260可为n沟道MOS晶体管，且第一反相器264的第二晶体管262可为p沟道MOS晶体管。在特定实施例中，第一晶体管260的栅极端子可耦合到第二晶体管262的栅极端子。第一晶体管260的第一端子可耦合到接地。第一晶体管260的第二端子可耦合到第二晶体管262的第一端子。
锁存器106可进一步包括第一上拉晶体管268。第一上拉晶体管268可耦合到第一反相器264的第二晶体管262的第二端子。为了说明，第一上拉晶体管268可为p沟道MOS晶体管。第一上拉晶体管268的第一端子可耦合到提供第二供应电压(vdd2)的第二电压电源。第一上拉晶体管268的栅极端子可耦合到读出放大器差分输出114、116的第一读出放大器输出114。
锁存器106可进一步包括第二反相器276(例如，第四对晶体管272、274)。举例来说，第二反相器276的第一晶体管272可为n沟道MOS晶体管，且第二反相器276的第二晶体管274可为p沟道MOS晶体管。在特定实施例中，第二反相器276的第一晶体管272的栅极端子可耦合到第二反相器276的第二晶体管274的栅极端子。第一晶体管272的第一端子可耦合到接地。第一晶体管272的第二端子可耦合到第二晶体管274的第一端子。
锁存器106可进一步包括第二上拉晶体管280。第二上拉晶体管280可耦合到第二反相器276的第二晶体管274的第二端子。第二上拉晶体管280可为p沟道MOS晶体管。第二上拉晶体管280的第一端子可耦合到提供第二供应电压(vdd2)的第二电压电源。第二上拉晶体管280的栅极端子可耦合到读出放大器差分输出114、116的第二读出放大器输出116。
第一反相器264的输出可耦合到第二反相器276的输入。第二反相器276的输出可耦合到第一反相器264的输入。第一反相器264的输入及第二反相器276的输出还可耦合到锁存端口124、126的第二锁存端口126。第一反相器264的输出及第二反相器276的输入可耦合到锁存端口124、126的第一锁存端口124。
在特定实施例中，锁存端口124、126的第一锁存端口124可耦合到电平移位器差分输出120、122的第一电平移位器输出120，且锁存端口124、126的第二锁存端口126可耦合到电平移位器差分输出120、122的第二电平移位器输出122。
在特定实施例中，锁存器106可处于不同于与第一供应电压(vdd1)相关联的第一功率域的第二功率域中。举例来说，第一反相器264可经由第一上拉晶体管268而耦合到提供第二供应电压(vdd2)的第二电压电源，且第二反相器276可经由第二上拉晶体管280而耦合到提供第二供应电压(vdd2)的第二电压电源。
在操作期间，差分输入信号(bit，bitb)可被提供到读出放大器102。如果确证控制信号(sense)(例如，控制信号(sense)处于大约第一电压电平(vdd1电平))，那么读出放大器102可基于差分输入信号(bit，bitb)而产生读出放大器差分输出信号(sout，soutb)。举例来说，如果确证控制信号(sense)，那么读出放大器102可产生读出放大器差分输出信号(sout，soutb)，使得第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)中的一者大约处于第一电压电平(vdd1电平)。为了说明，如果确证控制信号(sense)，那么第一读出放大器输出信号(sout)的电压电平可大约等于第一电压电平(vdd1电平)，且第二读出放大器输出信号(soutb)的电压电平可大约等于接地电压电平。或者，如果确证控制信号(sense)，那么第一读出放大器输出信号(sout)的电压电平可大约等于接地电压电平，且第二读出放大器输出信号(soutb)的电压电平可大约等于第一电压电平(vdd1电平)。如果未确证控制信号(sense)(例如，控制信号(sense)处于大约接地电压电平)，那么第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)两者可大约处于接地电压电平。
电平移位器104可响应读出放大器差分输出信号(sout，soutb)而在电平移位器差分输出120、122上产生电平移位器差分输出信号。举例来说，第一读出放大器输出信号(sout)可处于大约接地电压电平，且第二读出放大器输出信号(soutb)可处于大约第一电压电平(vdd1电平)。处于接地电压电平的第一读出放大器输出(sout)导致去启动第一晶体管250及第三晶体管254。响应处于第一电压电平的第二读出放大器输出信号(soutb)，当第一电平移位器输出120最初被放电(例如，处于接地电平)且第二电平移位器输出122最初被充电(例如，处于Vdd2)时，第二晶体管252使第二电平移位器输出122放电到接地电平，而第四晶体管256起始对第一电平移位器输出120的充电(例如，至Vdd2或Vdd1-Vth的较低者，其中Vth为第四晶体管256的阈值电压)。在Vdd1小于Vdd2时将第一电平移位器输出120充电至Vdd2可经由来自锁存器106的反馈来完成，如在下文进一步详细地予以解释。当第一电平移位器输出120最初被充电(例如，处于Vdd2)且第二电平移位器输出122最初被放电(例如，处于接地电平)时，第二晶体管252将第二电平移位器输出122保持处于接地，且第一电平移位器输出120保持被充电。第四晶体管256可基于Vdd1、Vdd2及Vth的值而在饱和模式、线性模式或亚阈值模式中操作。
作为另一实例，第一读出放大器输出信号(sout)可处于大约第一电压电平(vdd1电平)，且第二读出放大器输出信号(soutb)可处于大约接地电压电平。处于接地电压电平的第二读出放大器输出(soutb)导致去启动第二晶体管252及第四晶体管256。响应处于第一电压电平(vdd1)的第一读出放大器输出信号(sout)，当第一电平移位器输出120最初被充电(例如，处于Vdd2)且第二电平移位器输出122最初被放电(例如，处于接地电平)时，第一晶体管250使第一电平移位器输出120放电到接地电平，而第三晶体管254起始对第二电平移位器输出122的充电(例如，至Vdd2或Vdd1-Vth的较低者，其中Vth为第二晶体管254的阈值电压)。在Vdd1小于Vdd2时将第二电平移位器输出122充电至Vdd2可经由来自锁存器106的反馈来完成，如在下文进一步详细地予以解释。当第一电平移位器输出120最初被放电(例如，处于接地电平)且第二电平移位器输出122最初被充电(例如，处于Vdd2)时，第一晶体管250将第一电平移位器输出120保持处于接地电平，且第二电平移位器输出122保持被充电。第三晶体管254可基于Vdd1、Vdd2及Vth的值而在饱和模式、线性模式或亚阈值模式中操作。
锁存器106可存储对应于第一电平移位器输出120上的第一电平移位器输出信号的电压电平及第二电平移位器输出122上的第二电平移位器输出信号的电压电平的数据。为了说明，因为读出放大器差分输出信号(sout，soutb)为单热信号或非热信号，所以可接通第一上拉晶体管268，而关断第二上拉晶体管280，以使第三对晶体管(亦即，反相器264)能够响应具有逻辑低值的第二电平移位器输出122而将第一电平移位器输出120驱动至对应于第二功率域的逻辑高值(vdd2)。或者，可关断第一上拉晶体管268，而接通第二上拉晶体管280，以使第四对晶体管(亦即，反相器276)能够响应具有逻辑低值的第一电平移位器输出120而将第二电平移位器输出122驱动至对应于第二功率域的逻辑高值(vdd2)。举例来说，当第一读出放大器输出信号(sout)处于大约接地电压电平时，可接通第一上拉晶体管268，从而使第一反相器264能够经由第二锁存端口126接收第二电平移位器输出122上的第二电平移位器输出信号以及在第一锁存端口124上产生第一锁存输出信号。当第二读出放大器输出信号(soutb)处于大约接地电压电平时，可接通第二上拉晶体管280，从而使第二反相器276能够经由第一锁存端口124接收第一电平移位器输出120上的第一电平移位器输出信号以及在第二锁存端口126上产生第二锁存输出信号。
当第一读出放大器输出信号(sout)处于大约第一电压电平(vdd1电平)且第二读出放大器输出信号(soutb)处于大约接地电平时，可启动第二上拉晶体管280且可至少部分地关断第一上拉晶体管268，例如在线性模式中(当Vdd1小于Vdd2且Vdd2-Vdd1大于第一上拉晶体管268的阈值电压时)或在亚阈值模式中(当Vdd2不大于Vdd1时或当Vdd2-Vdd1小于第一上拉晶体管268的阈值电压时)。相似地，当第二读出放大器输出信号(soutb)处于大约第一电压电平(vdd1电平)且第一读出放大器输出信号(sout)处于大约接地时，可启动第一上拉晶体管268且可至少部分地关断第二上拉晶体管280。当关断第一上拉晶体管268时，第一电平移位的差分输出信号(out)主要基于第一电平移位器输出120上的第一电平移位器输出信号。当关断第二上拉晶体管280时，第二电平移位的差分输出信号(outb)主要基于第二电平移位器输出122上的第二电平移位器输出信号。
当第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)两者处于大约接地电压电平时，第一反相器264可在第一锁存端口124上产生第一锁存输出信号且第二反相器276可在第一锁存端口126上产生第二锁存输出信号。因为第一上拉晶体管268耦合到提供第二供应电压(vdd2)的第二电压电源，所以第一锁存端口124上的第一锁存输出信号可处于第二供应电压(vdd2)，而第二锁存端口126上的第二锁存输出信号可处于接地电压电平。或者，因为第二上拉晶体管280耦合到提供第二供应电压(vdd2)的第二电压电源，所以第二锁存端口126上的第二锁存输出信号可处于第二电压电平(vdd2电平)，而第一锁存端口124上的第一锁存输出信号可处于接地电压电平。
电平移位器104的第一电平移位器输出120上的第一电平移位器输出信号及锁存器106的第一锁存端口124上的第一锁存输出信号可提供电平移位的差分输出信号(out，outb)的第一电平移位的输出信号(out)。相似地，电平移位器104的第二电平移位器输出122上的第二电平移位器输出信号及锁存器106的第二锁存端口126上的第二锁存输出信号可提供电平移位的差分输出信号(out，outb)的第二电平移位的输出(outb)。
因为当第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)处于大约接地电压电平时(例如，当未确证控制信号(sense)时)关断第一晶体管250、第二晶体管252、第三晶体管254及第四晶体管256，所以电平移位的差分输出信号(out，outb)可主要基于第一锁存端口124上的第一锁存输出信号及第二锁存端口126上的第二锁存输出信号。
通过从处于第一电压电平(vdd1电平)的差分输入信号(bit，bitb)产生处于第二电压电平(vdd2电平)的电平移位的差分输出信号(out，outb)，可实质上消除由在不具有电平移位的情况下使用差分输入信号(bit，bitb)所致的短路电流。举例来说，在不进行电压电平移位的情况下，将第一输入信号(bit)及第二输入信号(bitb)提供到具有处于第二电压电平(vdd2电平)的漏极端子及耦合到(直接或间接地)接地的源极端子的晶体管(例如，分别为第一上拉晶体管268及/或第二上拉晶体管280)的栅极端子可在第二电压电平(vdd2)大于第一电压电平(vdd1)时引起电流流动通过所述晶体管。供应电压差可防止晶体管(例如，第一上拉晶体管268及/或第二上拉晶体管280)完全关断，从而允许电流流动通过所述晶体管。实质上消除此电流(亦即，短路电流)会减少功率消耗且可防止电路故障。另外，通过使用锁存器106，可在撤销确证控制信号(sense)时关断第一晶体管250、第二晶体管252、第三晶体管254及第四晶体管256时主要由所述锁存器106来提供电平移位的差分输出信号(out，outb)。另外，通过在读出放大器102与电平移位的差分输出信号(out，outb)之间的信号路径中使用少量元件(例如，第一晶体管250及第二晶体管252)，减少归因于电平移位操作的信号路径上的时序延迟(例如，减少至单一晶体管延迟)。
在替代实施例中，锁存器106可具有其它配置。举例来说，锁存器106可包括交叉耦合反相器264、276，而不包括第一上拉晶体管268及第二上拉晶体管280。或者，锁存器106可包括一对双极结晶体管(BJT)(例如，第一BJT及第二BJT)。
尽管图2将第一晶体管250、第二晶体管252、第三晶体管254及第四晶体管256展示为n沟道MOS晶体管，但在另一实施例中，第一晶体管250、第二晶体管252、第三晶体管254及第四晶体管256可为p沟道MOS晶体管。尽管图2将第一上拉晶体管268及第二上拉晶体管280展示为p沟道MOS晶体管，但在另一实施例中，第一上拉晶体管268及第二上拉晶体管280可为n沟道MOS晶体管。举例来说，交换晶体管类型(亦即，用p沟道MOS晶体管替换n沟道MOS晶体管且用n沟道MOS晶体管替换p沟道MOS晶体管)及交换信号极性(例如，交换sout与soutb)可引起如关于设备200所描述的实质上相似的操作。
参看图3，描绘说明对应于用以产生电平移位的差分输出信号的图2的设备200的操作的信号迹线的时序图，且将其大体上表示为300。所述图300展示可被提供到存储单元(图中未展示)的时钟信号(clk)、第一输入信号(bit)、第二输入信号(bitb)、控制信号(sense)、第一读出放大器输出信号(sout)、第二读出放大器输出信号(soutb)、第一电平移位的输出信号(out)，及第二电平移位的输出信号(outb)。
在转变302处，时钟信号(clk)可从低电压电平转变到高电压电平，而指示对存储单元的读取操作。存储单元可具有将第一输入信号(bit)提供到图2的读出放大器102的第一位线。存储单元还可具有将第二输入信号(bitb)提供到图1及2的读出放大器102的第二位线。举例来说，对存储单元的读取操作可引起所述存储单元的提供第一输入信号(bit)的第一位线的电压放电。存储单元的第一位线的电压放电可对应于转变304。控制信号(sense)可在转变306处从低电压电平(例如，接地电压电平)转变到高电压电平(例如，第一电压电平(vdd1电平))。响应在转变306处控制信号(sense)转变且基于第一输入信号(bit)及第二输入信号(bitb)，读出放大器102的第二读出放大器输出(soutb)可在转变308处从低电压电平(例如，大约接地电压电平)转变到大约第一电压电平(vdd1电平)。
因为读出放大器差分输出信号(sout，soutb)为单热抑或非热的，所以第一读出放大器输出信号(sout)及第二读出放大器输出信号(soutb)中的一者可由读出放大器在特定时间间隔期间予以确证。所述时间间隔可大约对应于控制信号(sense)的脉宽。举例来说，第一读出放大器输出(sout)可在控制信号(sense)在转变306处转变之后保持大约处于接地电压电平。
因为第一读出放大器输出信号(sout)经提供到图2的第一晶体管250的栅极端子及第三晶体管254的栅极端子，所以第一晶体管250及第三晶体管254可保持被关断。第二晶体管252及第四晶体管256可由处于大约第一电压电平(vdd1电平)的第二读出放大器输出信号(soutb)接通。因为第四晶体管256耦合到提供第二供应电压(vdd2)的第二电压电源，所以第一电平移位器输出120上的第一电平移位的输出信号开始朝向第二电压电平(vdd2电平)的转变。第一电平移位的输出信号(out)响应来自锁存器106的反馈完成所述转变(亦即，第二反相器264驱动第一电平移位器输出120)，从而引起第一电平移位的输出信号(out)在转变310处转变到第二电压电平(vdd2电平)。因此，电平移位的差分输出信号(out，outb)的第一电平移位的输出信号(out)可处于不同于差分输入信号(bit，bitb)的第一电压电平(vdd1电平)以及第二读出放大器输出信号(soutb)的第一电压电平(vdd1电平)的第二电压电平(vdd2电平)。在特定实施例中，第一电压电平(vdd1电平)可为大约0.75伏特，且第二电压电平(vdd2电平)可为大约1.155伏特。
另外，因为第二晶体管252耦合到接地电源，所以第二电平移位器输出122上的第二电平移位器输出信号转变到接地电压电平，从而引起第二电平移位的输出信号(outb)在转变312处转变到大约接地电压电平。
控制信号(sense)在转变314处转变到低电压电平(例如，接地电压电平)。举例来说，控制信号(sense)的脉宽对应于转变306与转变314之间的时间间隔。响应控制信号(sense)在转变314处的转变，读出放大器102的第二读出放大器输出(soutb)可在转变316处从第一电压电平(vdd1电平)转变到接地电压电平。读出放大器102的第一读出放大器输出(sout)可保持处于接地电压电平。响应第二读出放大器输出(soutb)在转变316处转变，可关断第二晶体管252及第四晶体管256。当关断第二晶体管252及第四晶体管256时，第一电平移位的输出信号(out)主要由锁存器106经由第一锁存端口124驱动，且第二电平移位的输出信号(outb)主要由锁存器106经由第二锁存端口126驱动。
锁存器106可基于存储于所述锁存器106中的数据而驱动第一电平移位的输出信号(out)及第二电平移位的输出信号(outb)。因为锁存器106处于与第二电压电源(vdd2)相关联的第二功率域中，所以由锁存器106驱动的第一电平移位的输出信号(out)可大约处于第二电压电平(vdd2电平)。因此，电平移位的差分输出信号(out，outb)的第一电平移位的输出信号(out)可在读出放大器102的第二读出放大器输出(soutb)在转变316处转变到大约接地电压电平之后保持处于第二电压电平(vdd2电平)。另外，基于存储于锁存器106中的数据，第二电平移位的输出信号(outb)可在读出放大器102的第二读出放大器输出(soutb)在转变316处转变到大约接地电压电平之后保持处于大约接地电压电平。
参看图4，描绘可操作以将信号的电压电平移位的设备的特定说明性实施例，且将其大体上表示为400。设备400可配置成接收输入信号(input)以及产生电平移位的差分输出信号(out，outb)。设备400包括读出放大器102、电平移位电路(电平移位器)104，及驱动器406。读出放大器102可对应于图1及2的读出放大器102，且电平移位器104可对应于图1及2的电平移位器104。读出放大器102可以关于图1及2所描述的方式耦合到电平移位器104。
在特定实施例中，驱动器406可耦合到电平移位器差分输出120、122。举例来说，驱动器406的驱动器端口424、426可耦合到电平移位器差分输出120、122。驱动器406的第一驱动器端口424可耦合到第一电平移位器输出120，且驱动器406的第二驱动器端口426可耦合到第二电平移位器输出122。驱动器406可配置成在第一驱动器端口424上产生第一驱动器输出信号以及在第二驱动器端口426上产生第二驱动器输出信号。
在特定实施例中，驱动器406可包括第一驱动器晶体管410及第二驱动器晶体管412。举例来说，第一驱动器晶体管410及第二驱动器晶体管412两者可为p沟道MOS晶体管。第一驱动器晶体管410的栅极端子可耦合到第二电平移位器输出122，且第二驱动器晶体管412的栅极端子可耦合到第一电平移位器输出120。
在特定实施例中，驱动器406可处于与第二供应电压(vdd2)相关联的第二功率域中。为了说明，可将第一驱动器晶体管410的第一端子416耦合到耦合到第一电平移位器输出120的第一驱动器端口424。第二晶体管412的第一端子420可耦合到耦合到第二电平移位器输出122的第二驱动器端口426。举例来说，第一驱动器晶体管410的第一端子416可为第一驱动器晶体管410的漏极端子，且第二驱动器晶体管412的第一端子420可为第二驱动器晶体管412的漏极端子。第一驱动器晶体管410的第二端子418及第二晶体管412的第二端子422可耦合到提供第二供应电压(vdd2)的第二电压电源。举例来说，第一驱动器晶体管410的第二端子418可为第一驱动器晶体管410的源极端子，且第二驱动器晶体管412的第二端子422可为第二驱动器晶体管412的源极端子。
在操作期间，读出放大器102及电平移位器104可以关于图1及2所描述的方式而操作。驱动器406可在第一驱动器端口424上产生第一驱动器输出信号且在第二驱动器端口426上产生第二驱动器输出信号。为了说明，响应第一电平移位器输出120上的第一电平移位器输出信号处于大约接地电压电平，可接通第二驱动器晶体管412。因为第二晶体管412的第二端子422耦合到提供第二供应电压(vdd2)的第二电压电源，所以第二驱动器晶体管412可在第二驱动器端口426上产生第二驱动器输出信号，使得第二驱动器输出信号处于大约第二电压电平(vdd2电平)。响应第一电平移位器输出120上的第一电平移位器输出信号处于大约第二电压电平(vdd2电平)，可关断第二驱动器晶体管412。
当接通第二驱动器晶体管412时，第二电平移位的输出信号(outb)可基于第二电平移位器输出122上的第二电平移位器输出信号及第二驱动器端口426上的第二驱动器输出信号两者。当关断第二驱动器晶体管412时，第二电平移位的输出信号(outb)可主要基于由电平移位器104在第二电平移位器输出122上产生的第二电平移位器输出信号。
响应第二电平移位器输出122上的第二电平移位器输出信号处于大约接地电压电平，第一驱动器晶体管410可接通。因为第一晶体管410的第二端子418耦合到提供第二供应电压(vdd2)的第二电压电源，所以第一驱动器晶体管410可在第一驱动器端口424上产生第一驱动器输出信号，使得第一驱动器输出信号处于大约第二电压电平(vdd2电平)。响应第一电平移位器输出120上的第一电平移位器输出信号处于大约第二电压电平(vdd2电平)，可关断第一驱动器晶体管410。
当接通第一驱动器晶体管410时，第一电平移位的输出信号(out)可基于第一电平移位器输出120上的第一电平移位器输出信号及第一驱动器端口424上的第一驱动器输出信号两者。当关断第一驱动器晶体管410时，第一电平移位的输出信号(out)可主要基于由电平移位器104在第一电平移位器输出120上产生的第一电平移位器输出信号。
通过从处于第一电压电平(vdd1电平)的差分输入信号(bit，bitb)产生处于第二电压电平(vdd2电平)的电平移位的差分输出信号(out，outb)，可实质上消除由在不具有电平移位的情况下使用差分输入信号(bit，bitb)所致的短路电流。实质上消除短路电流可减少装置的功率消耗。另外，通过使用驱动器406，可基于电平移位器差分输出120、122上的电平移位器差分输出信号及驱动器端口424、426上的驱动器输出信号而提供电平移位的差分输出信号(out，outb)，从而引起较强的电平移位的信号。另外，通过在读出放大器102与电平移位的差分输出信号(out，outb)之间的信号路径中使用少量元件(例如，第一晶体管250及第二晶体管252)，限制了归因于电平移位操作的信号路径上的时序损失。
尽管图4将第一驱动器晶体管410及第二驱动器晶体管412展示为p沟道MOS晶体管，但在另一实施例中，第一驱动器晶体管410及第二驱动器晶体管412可为n沟道MOS晶体管。举例来说，交换晶体管类型(亦即，用p沟道MOS晶体管替换n沟道MOS晶体管且用n沟道MOS晶体管替换p沟道MOS晶体管)及交换信号极性(例如，交换out与outb)可引起如关于驱动器406所描述的实质上相似操作。
参看图5，描绘根据图1的设备100及图2的设备200的产生电平移位的输出信号的方法500的特定说明性实施例，且将其大体上表示为500。方法500包括在502处通过读出放大器产生读出放大器差分输出信号。举例来说，图1、2及4的读出放大器102可产生读出放大器差分输出信号(sout，soutb)。所述读出放大器可处于第一功率域中。举例来说，读出放大器可耦合到提供第一供应电压(vdd1)的第一电压电源，如图1、2及4中所说明。
电平移位器可在504处响应读出放大器差分输出信号而产生电平移位器差分输出信号。举例来说，图1、2及4的电平移位器104可在电平移位器差分输出120、122上产生电平移位器差分输出信号。电平移位器可包括包含第一晶体管及第二晶体管的第一对晶体管。举例来说，第一对晶体管可包括图1的第一晶体管110及第二晶体管112、图2及4的第一晶体管250及第二晶体管252，或图2及4的第三晶体管254及第四晶体管256。将读出放大器差分输出信号的第一读出放大器输出信号提供到第一晶体管，且将读出放大器差分输出信号的第二读出放大器输出信号提供到第二晶体管。举例来说，可将第一读出放大器输出信号(sout)提供到图1的第一晶体管110，且可将第二读出放大器输出信号(soutb)提供到图1的第二晶体管112。作为另一实例，可将第一读出放大器输出信号(sout)提供到图2及4的第一晶体管250及第三晶体管254，且可将第二读出放大器输出信号(soutb)提供到图2及4的第二晶体管252及第四晶体管256。可在将第一读出放大器输出信号提供到第一晶体管且将第二读出放大器输出信号提供到第二晶体管之后在与所述第一对晶体管相关联的单一晶体管延迟之后产生电平移位器差分输出信号。
方法500可进一步包括响应电平移位器差分输出信号而将数据存储于锁存器中。举例来说，图1及2的锁存器106可存储对应于电平移位器差分输出120、122上的电平移位器差分输出信号的数据。锁存器106可处于不同于第一功率域的第二功率域中。举例来说，锁存器106可耦合到提供第二供应电压(vdd2)的第二电压电源，如图1及2中所说明。
可通过专用积体电路(ASIC)、现场可编程门阵列(FPGA)装置、例如中央处理单元(CPU)的处理单元、数字信号处理器(DSP)、控制器、另一硬件装置、固件装置或其任何组合来实施图5的方法500。作为实例，可通过如关于图6所描述的执行指令的处理器或响应来自所述处理器的信号或命令而执行图5的方法。
参看图6，描绘无线通信装置的特定说明性实施例的方框图且将其大体上表示为600。无线通信装置600包括耦合到存储器632的处理器单元610，例如，数字信号处理器(DSP)。无线通信装置600可包括包含具有电平移位器的读出放大器的存储器664。在说明性实施例中，包括于存储器中的具有电平移位器的读出放大器可对应于图1的设备100、图2的设备200、图4的设备400，或可根据图5的方法500而操作，或其任何组合。包括具有电平移位器的读出放大器的存储器664可为存储程序代码的非暂时性计算机可读媒体，程序代码可由处理器单元610(例如，计算机)执行。
存储器632可为存储程序代码的非暂时性计算机可读媒体，程序代码可由处理器单元610(例如，计算机)执行以使所述处理器单元610从包括具有电平移位器的读出放大器的存储器664检索数据。存储器632可为存储程序代码的非暂时性计算机可读媒体，程序代码可由处理器单元610(例如，计算机)执行以使所述处理器单元610将数据存储于包括具有电平移位器的读出放大器的存储器664中。
图6还展示耦合到处理器单元610且耦合到显示器628的显示控制器626。编码器/解码器(CODEC)634还可耦合到处理器单元610。扬声器636及麦克风638可耦合到CODEC 634。
图6指示无线控制器640可耦合到处理器单元610且耦合到无线天线642。在特定实施例中，处理器单元610、包括具有电平移位器的读出放大器的存储器664、显示控制器626、存储器632、CODEC 634及无线控制器640包括于系统级封装或系统单芯片装置622中。在特定实施例中，输入装置630及电源644耦合到系统单芯片装置622。此外，在特定实施例中，如图6中所说明，显示器628、输入装置630、扬声器636、麦克风638、无线天线642及电源644在系统单芯片装置622外部。然而，显示器628、输入装置630、扬声器636、麦克风638、无线天线642及电源644中的每一者可耦合到系统单芯片装置622的组件(例如，接口或控制器)。
虽然图6说明无线装置600的特定实施例，但一或多个存储器(例如，包括具有电平移位器的读出放大器的存储器664)可集成于其它电子装置中，其它电子装置包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元，及计算机。
结合所描述实施例，揭示一种设备，所述设备可包括具有差分输出的用于产生差分输出信号的装置，其中用于产生差分输出信号的所述装置处于第一功率域中。举例来说，具有差分输出的用于产生差分输出信号的装置可包括图1的读出放大器102、图2的读出放大器102、图4的读出放大器102、配置成产生差分输出信号的具有差分输出的一或多个其它装置或电路，或其任何组合。所述设备还可包括具有电平移位器差分输出且耦合到所述差分输出的用于产生电平移位器差分输出信号的装置，其中用于产生电平移位器差分输出信号的所述装置包括包含第一晶体管及第二晶体管的第一对晶体管，其中差分输出的第一输出耦合到第一晶体管，且其中差分输出的第二输出耦合到第二晶体管。举例来说，具有电平移位器差分输出的用于产生电平移位器差分输出信号的装置可包括图1的电平移位器104、图2的电平移位器104、图4的电平移位器104、配置成产生电平移位器差分输出信号的具有电平移位器差分输出的一或多个其它装置或电路，或其任何组合。所述设备可进一步包括用于存储数据的装置，用于存储数据的所述装置耦合到电平移位器差分输出，其中用于存储数据的所述装置处于不同于第一功率域的第二功率域中。举例来说，用于存储数据的装置可包括图1的锁存器106、图2的锁存器106、图4的驱动器406、配置成存储数据的一或多个其它装置或电路，或其任何组合。
所属领域技术人员应进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、由处理器执行的计算机软件，或两者的组合。各种说明性组件、块、配置、模块、电路及步骤已在上文大体按其功能性予以描述。此功能性是实施为硬件还是处理器可执行指令取决于特定应用及强加于整个系统的设计约束。所属领域技术人员可针对每一特定应用以变化的方式来实施所描述功能性，但这些实施决策不应被解释为引起脱离本发明的范畴。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以两者的组合体现。软件模块可驻存于随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可卸除磁盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的非暂时性存储媒体中。示例性存储媒体耦合到处理器，使得处理器可从存储媒体读取资讯及将资讯写入至存储媒体。在替代例中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于专用积体电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示实施例的先前描述以使所属领域技术人员能够制造或使用所揭示实施例。对于所属领域技术人员而言，对这些实施例的各种修改将为易于显而易见的，且可在不脱离本发明的范畴的情况下将本文中所定义的原理应用于其它实施例。因此，本发明不意欲限于本文中所展示的实施例，而应符合与如由以下权利要求书所定义的原理及新颖特征一致的可能的最广范畴。

Claims (20)

1.一种设备，其包含：
读出放大器，其具有读出放大器差分输出，其中所述读出放大器处于第一功率域中；
电平移位电路，其具有电平移位器差分输出且耦合到所述读出放大器差分输出，其中所述电平移位电路包括第一晶体管及第二晶体管，其中所述读出放大器差分输出的第一读出放大器输出耦合到所述第一晶体管，且其中所述读出放大器差分输出的第二读出放大器输出耦合到所述第二晶体管；及
锁存器，其用以存储数据，所述锁存器耦合到所述电平移位器差分输出，其中所述锁存器处于不同于所述第一功率域的第二功率域中。
2.根据权利要求1所述的设备，其中所述电平移位电路包括第三晶体管及第四晶体管，其中所述读出放大器差分输出的所述第一读出放大器输出耦合到所述第一晶体管的栅极端子及所述第三晶体管的栅极端子，且其中所述读出放大器差分输出的所述第二读出放大器输出耦合到所述第二晶体管的栅极端子及所述第四晶体管的栅极端子。
3.根据权利要求2所述的设备，其中所述第一晶体管的第一端子及所述第二晶体管的第一端子耦合到接地电源，且其中所述第一晶体管的第二端子及所述第二晶体管的第二端子耦合到所述锁存器。
4.根据权利要求3所述的设备，其中所述第一晶体管的所述第二端子耦合到所述电平移位器差分输出的第一电平移位器输出，且其中所述第二晶体管的所述第二端子耦合到所述电平移位器差分输出的第二电平移位器输出。
5.根据权利要求4所述的设备，其中所述第三晶体管的第二端子耦合到所述电平移位器差分输出的所述第二电平移位器输出，且其中所述第四晶体管的第二端子耦合到所述电平移位器差分输出的所述第一读出放大器输出。
6.根据权利要求4所述的设备，其中所述读出放大器耦合到第一电压电源，其中所述第三晶体管的第一端子及所述第四晶体管的第一端子耦合到第二电压电源。
7.根据权利要求1所述的设备，其中所述读出放大器配置成在所述读出放大器差分输出上产生读出放大器差分输出信号，且其中所述读出放大器差分输出信号的第一读出放大器输出信号及所述读出放大器差分输出信号的第二读出放大器输出信号中的一者由所述读出放大器在时间间隔期间予以确证。
8.根据权利要求1所述的设备，其中所述锁存器包括具有反相器配置的第三对晶体管及具有所述反相器配置的第四对晶体管，其中第一上拉晶体管耦合到所述第三对晶体管中的一晶体管的端子，且其中第二上拉晶体管耦合到所述第四对晶体管中的一晶体管的端子。
9.根据权利要求8所述的设备，其中所述读出放大器差分输出的所述第一读出放大器输出耦合到所述第一上拉晶体管的栅极端子，且其中所述读出放大器差分输出的所述第二读出放大器输出耦合到所述第二上拉晶体管的栅极端子。
10.根据权利要求1所述的设备，其中所述读出放大器响应启用信号而被选择性地启用。
11.一种方法，其包含：
通过读出放大器产生读出放大器差分输出信号，其中所述读出放大器处于第一功率域中；
通过电平移位器响应所述读出放大器差分输出信号而产生电平移位器差分输出信号，其中所述电平移位器包括包含第一晶体管及第二晶体管的第一对晶体管，其中将所述读出放大器差分输出信号的第一读出放大器输出信号提供到所述第一晶体管，且其中将所述读出放大器差分输出信号的第二读出放大器输出信号提供到所述第二晶体管；及
响应所述电平移位器差分输出信号将数据存储于锁存器中，其中所述锁存器处于不同于所述第一功率域的第二功率域中。
12.根据权利要求11所述的方法，其中在将所述第一读出放大器输出信号提供到所述第一晶体管且将所述第二读出放大器输出信号提供到所述第二晶体管之后，在与所述第一对晶体管相关联的单一晶体管延迟之后产生所述电平移位器差分输出信号。
13.根据权利要求11所述的方法，其中所述电平移位器包括包含第三晶体管及第四晶体管的第二对晶体管，其中所述读出放大器差分输出的所述第一读出放大器输出耦合到所述第一晶体管的栅极端子及所述第三晶体管的栅极端子，以响应所述第一读出放大器输出信号具有对应于所述第一功率域的逻辑高值而在第一电平移位器输出处下拉电压且在第二电平移位器输出处上拉电压，且其中所述读出放大器差分输出的所述第二读出放大器输出耦合到所述第二晶体管的栅极端子及所述第四晶体管的栅极端子，以响应所述第二读出放大器输出信号具有对应于所述第一功率域的所述逻辑高值而在所述第一电平移位器输出处上拉电压且在所述第二电平移位器输出处下拉电压。
14.根据权利要求13所述的方法，其中所述第一晶体管的第一端子及所述第二晶体管的第一端子耦合到接地电源，且其中所述第一晶体管的第二端子及所述第二晶体管的第二端子耦合到所述锁存器。
15.根据权利要求14所述的方法，其中所述锁存器包括具有反相器配置的第三对晶体管及具有所述反相器配置的第四对晶体管，其中第一上拉晶体管耦合到所述第三对晶体管中的一晶体管的端子，以使所述第三对晶体管能够响应所述第二电平移位器输出具有逻辑低值而将所述第一电平移位器输出驱动到对应于所述第二功率域的逻辑高值，且其中第二上拉晶体管耦合到所述第四对晶体管中的一晶体管的端子，以使所述第四对晶体管能够响应所述第一电平移位器输出具有所述逻辑低值而将所述第二电平移位器输出驱动到对应于所述第二功率域的所述逻辑高值。
16.一种设备，其包含：
具有差分输出的用于产生差分输出信号的装置，其中用于产生所述差分输出信号的所述装置处于第一功率域中；
具有电平移位器差分输出且耦合到所述差分输出的用于产生电平移位器差分输出信号的装置，其中用于产生所述电平移位器差分输出信号的所述装置包括包含第一晶体管及第二晶体管的第一对晶体管，其中所述差分输出的第一输出耦合到所述第一晶体管，且其中所述差分输出的第二输出耦合到所述第二晶体管；及
用于存储数据的装置，用于存储数据的所述装置耦合到所述电平移位器差分输出，其中用于存储数据的所述装置处于不同于所述第一功率域的第二功率域中。
17.根据权利要求16所述的设备，其中用于产生所述电平移位器差分输出信号的所述装置包括包含第三晶体管及第四晶体管的第二对晶体管，其中所述差分输出的所述第一输出耦合到所述第一晶体管的栅极端子及所述第三晶体管的栅极端子，且其中所述差分输出的所述第二输出耦合到所述第二晶体管的栅极端子及所述第四晶体管的栅极端子。
18.根据权利要求16所述的设备，其中用于存储数据的所述装置包括具有反相器配置的第三对晶体管及具有所述反相器配置的第四对晶体管，其中第一上拉晶体管耦合到所述第三对晶体管中的一晶体管的端子，且其中第二上拉晶体管耦合到所述第四对晶体管中的一晶体管的端子。
19.一种包括程序代码的非暂时性计算机可读媒体，所述程序代码在由处理器执行时使所述处理器从存储器检索数据，其中所述存储器包括：
读出放大器，其用以产生读出放大器差分输出信号，其中所述读出放大器处于第一功率域中；
电平移位器，其用以响应所述读出放大器差分输出信号而产生电平移位器差分输出信号，其中所述电平移位器包括包含第一晶体管及第二晶体管的第一对晶体管，其中所述读出放大器差分输出信号的第一读出放大器输出信号经提供到所述第一晶体管，且其中所述差分输出信号的第二读出放大器输出信号经提供到所述第二晶体管；及
锁存器，其用以响应所述电平移位器差分输出信号而存储数据，其中所述锁存器处于不同于所述第一功率域的第二功率域中。
20.一种设备，其包含：
读出放大器，其具有读出放大器差分输出，其中所述读出放大器处于第一功率域中；
电平移位电路，其具有电平移位器差分输出且耦合到所述读出放大器差分输出，其中所述电平移位电路包括包含第一晶体管及第二晶体管的第一对晶体管，其中所述读出放大器差分输出的第一读出放大器输出耦合到所述第一晶体管，且其中所述读出放大器差分输出的第二读出放大器输出耦合到所述第二晶体管；及
驱动器，其耦合到所述电平移位器差分输出，其中所述驱动器处于不同于所述第一功率域的第二功率域中。
CN201380065780.1A 2012-12-20 2013-12-20 包括电平移位器的读出放大器 Active CN104885157B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/721,119 US9124276B2 (en) 2012-12-20 2012-12-20 Sense amplifier including a level shifter
US13/721,119 2012-12-20
PCT/US2013/077033 WO2014100638A1 (en) 2012-12-20 2013-12-20 Sense amplifier including a level shifter

Publications (2)

Publication Number Publication Date
CN104885157A true CN104885157A (zh) 2015-09-02
CN104885157B CN104885157B (zh) 2017-10-10

Family

ID=49943585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380065780.1A Active CN104885157B (zh) 2012-12-20 2013-12-20 包括电平移位器的读出放大器

Country Status (7)

Country Link
US (1) US9124276B2 (zh)
EP (1) EP2936491B1 (zh)
JP (1) JP5923674B2 (zh)
KR (1) KR101651886B1 (zh)
CN (1) CN104885157B (zh)
TW (1) TWI512754B (zh)
WO (1) WO2014100638A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106933139A (zh) * 2015-12-29 2017-07-07 硅实验室公司 用于电子电路系统的多输入功率架构的装置及相关方法
CN109428582A (zh) * 2017-08-29 2019-03-05 意法半导体股份有限公司 电平移位器电路、对应的设备和方法
CN110164490A (zh) * 2018-02-13 2019-08-23 格芯公司 感测放大器锁存电路和感测放大器多路复用锁存电路
CN110326044A (zh) * 2017-02-14 2019-10-11 美光科技公司 输入缓冲器电路
CN111433848A (zh) * 2017-12-05 2020-07-17 美光科技公司 输入缓冲电路
CN111771335A (zh) * 2018-03-05 2020-10-13 德克萨斯仪器股份有限公司 电平移位器电路
CN113113057A (zh) * 2015-11-25 2021-07-13 美光科技公司 具有单端主i/o线的半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444406B1 (en) * 2015-06-29 2016-09-13 Silicon Laboratories Inc. Amplifier topology achieving high DC gain and wide output voltage range
US10020809B2 (en) * 2016-09-19 2018-07-10 Globalfoundries Inc. Integrated level translator and latch for fence architecture
US10734040B1 (en) 2019-03-29 2020-08-04 Apple Inc. Level-shifting transparent window sense amplifier
US10854246B1 (en) * 2019-05-23 2020-12-01 Qualcomm Incorporated Memory with high-speed and area-efficient read path
US11121712B1 (en) * 2020-03-13 2021-09-14 Infineon Technologies Ag Level shifters with variably adjusted control voltage and for reading memory cells
US11837269B2 (en) * 2021-08-31 2023-12-05 Micron Technology, Inc. Deck-level signal development cascodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949721A (en) * 1996-12-30 1999-09-07 Samsung Electronic, Co., Ltd. Data output related circuit which is suitable for semiconductor memory device for high -speed operation
US20040090246A1 (en) * 2002-11-12 2004-05-13 Gans Dean D. Method and apparatus for amplifying a regulated differential signal to a higher voltage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62270098A (ja) 1986-05-19 1987-11-24 Toshiba Corp 半導体センス回路
KR0141494B1 (ko) 1988-01-28 1998-07-15 미다 가쓰시게 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
JPH03263689A (ja) * 1990-03-13 1991-11-25 Mitsubishi Electric Corp 半導体集積回路
JP3160316B2 (ja) 1991-07-25 2001-04-25 株式会社東芝 不揮発性半導体記憶装置
KR100218336B1 (ko) * 1996-11-28 1999-09-01 구본준 레벨 시프터
US5844441A (en) * 1997-01-10 1998-12-01 Microchip Technology, Incorporated High votage latch using CMOS transistors and method therefor
JPH10283776A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp 半導体記憶装置
US5903171A (en) 1997-05-29 1999-05-11 Winbond Electronics Corporation Sense amplifier with integrated latch and level shift
JP3665633B2 (ja) * 2002-09-20 2005-06-29 株式会社東芝 半導体集積回路
US20070188194A1 (en) * 2006-02-15 2007-08-16 Samsung Electronics Co: Ltd. Level shifter circuit and method thereof
US20090033401A1 (en) * 2007-08-02 2009-02-05 International Business Machines (Ibm) Level Shifting Circuit With Symmetrical Topology
JP2011119979A (ja) * 2009-12-03 2011-06-16 Toshiba Corp レベルシフト回路
US8456194B2 (en) * 2010-11-17 2013-06-04 Advanced Micro Devices, Inc. Level shifter with primary and secondary pull-up circuits
US8705282B2 (en) * 2011-11-01 2014-04-22 Silicon Storage Technology, Inc. Mixed voltage non-volatile memory integrated circuit with power saving

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949721A (en) * 1996-12-30 1999-09-07 Samsung Electronic, Co., Ltd. Data output related circuit which is suitable for semiconductor memory device for high -speed operation
US20040090246A1 (en) * 2002-11-12 2004-05-13 Gans Dean D. Method and apparatus for amplifying a regulated differential signal to a higher voltage

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113057A (zh) * 2015-11-25 2021-07-13 美光科技公司 具有单端主i/o线的半导体装置
CN106933139A (zh) * 2015-12-29 2017-07-07 硅实验室公司 用于电子电路系统的多输入功率架构的装置及相关方法
CN110326044A (zh) * 2017-02-14 2019-10-11 美光科技公司 输入缓冲器电路
CN110326044B (zh) * 2017-02-14 2023-04-28 美光科技公司 输入缓冲器电路
CN109428582A (zh) * 2017-08-29 2019-03-05 意法半导体股份有限公司 电平移位器电路、对应的设备和方法
CN109428582B (zh) * 2017-08-29 2023-05-23 意法半导体股份有限公司 电平移位器电路、对应的设备和方法
CN111433848A (zh) * 2017-12-05 2020-07-17 美光科技公司 输入缓冲电路
CN111433848B (zh) * 2017-12-05 2023-09-29 美光科技公司 输入缓冲电路
CN110164490A (zh) * 2018-02-13 2019-08-23 格芯公司 感测放大器锁存电路和感测放大器多路复用锁存电路
CN110164490B (zh) * 2018-02-13 2023-05-09 格芯公司 感测放大器锁存电路和感测放大器多路复用锁存电路
CN111771335A (zh) * 2018-03-05 2020-10-13 德克萨斯仪器股份有限公司 电平移位器电路
CN111771335B (zh) * 2018-03-05 2024-05-31 德克萨斯仪器股份有限公司 电平移位器电路

Also Published As

Publication number Publication date
KR20150096721A (ko) 2015-08-25
TW201435904A (zh) 2014-09-16
EP2936491A1 (en) 2015-10-28
US9124276B2 (en) 2015-09-01
KR101651886B1 (ko) 2016-08-29
EP2936491B1 (en) 2019-10-30
JP2016506672A (ja) 2016-03-03
JP5923674B2 (ja) 2016-05-24
WO2014100638A1 (en) 2014-06-26
US20140176221A1 (en) 2014-06-26
TWI512754B (zh) 2015-12-11
CN104885157B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN104885157A (zh) 包括电平移位器的读出放大器
US9785601B2 (en) System and method for reducing cross coupling effects
CN101842982B (zh) 锁存器结构和使用所述锁存器的自调整脉冲产生器
US8406064B2 (en) Latching circuit
CN101816127B (zh) 包含单个经计时晶体管的顺序电路元件
CN104769841A (zh) 用于降低动态功率的时钟门控电路
CN204014030U (zh) 消除pop噪音的电路
CN105009451B (zh) 用于扩展信号比较电压范围的电路和方法
US20100264975A1 (en) Level Shifter with Rise/Fall Delay Matching
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
US7974348B2 (en) Two-wire serial handshaking communication interface and method thereof
CN111355482B (zh) 低功率低建立时间的集成时钟门控单元
KR100434512B1 (ko) 데이터 라인을 프리차지하는 회로를 구비하는 반도체메모리장치
US10164613B2 (en) Phase-inverted clock generation circuit and register
KR101171679B1 (ko) 저누설 전력 검출 회로, 검출 시스템 및 검출 방법
CN105897247B (zh) 针对单线协议从单元的驱动器电路
CN112154606A (zh) 具有嵌入式逻辑的电平转换锁存器的方法、装置和系统
CN106486160B (zh) 存储器解码系统控制方法及装置
KR102615562B1 (ko) 듀얼 패드 전압 레벨 시프터용 정적 및 간헐적인 동적 멀티-바이어스 코어
JP2005218068A (ja) 半導体スイッチング回路
CN109817153B (zh) 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
JP2020053877A (ja) メモリデバイス
TW201725871A (zh) 用於轉發差動信號之系統及技術

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant