JP5923674B2

JP5923674B2 - レベルシフタを含むセンスアンプ

Info

Publication number: JP5923674B2
Application number: JP2015549791A
Authority: JP
Inventors: ジェンサン・リン; ポール・ディー・バセット
Original assignee: クアルコム，インコーポレイテッド
Priority date: 2012-12-20
Filing date: 2013-12-20
Publication date: 2016-05-24
Anticipated expiration: 2033-12-20
Also published as: TWI512754B; JP2016506672A; EP2936491A1; CN104885157B; WO2014100638A1; TW201435904A; CN104885157A; US20140176221A1; US9124276B2; EP2936491B1; KR101651886B1; KR20150096721A

Description

本開示は全般に、電圧のレベルシフトに関する。

技術の進歩は、より小型でより高性能なコンピューティングデバイスをもたらした。たとえば、現在、小型で、軽量で、ユーザにより簡単に持ち運ばれる、ポータブルワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスなどのワイヤレスコンピューティングデバイスを含む、種々のポータブルパーソナルコンピューティングデバイスが存在する。より具体的には、携帯電話およびインターネットプロトコル(IP)電話などのポータブルワイヤレス電話は、ワイヤレスネットワークを通じて音声およびデータパケットを通信することができる。さらに、多くのそのようなワイヤレス電話には、他のタイプのデバイスが組み込まれている。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤーも含み得る。また、そのようなワイヤレス電話は、ウェブブラウザアプリケーションなど、インターネットにアクセスするために使用され得るソフトウェアアプリケーションを含む実行可能な命令を処理することができる。したがって、これらのワイヤレス電話は、かなりのコンピューティング能力を含み得る。

コンピューティングデバイスは、いくつかのパワードメイン（power domain、電力領域）を有し得る。各パワードメインは、他のパワードメインと関連付けられる電源電圧レベルとは異なる、対応する電源電圧レベルと関連付けられ得る。たとえば、第1の電源電圧レベルと関連付けられる第1のパワードメインで生成された信号は、第2の電源電圧レベルと関連付けられる第2のパワードメイン中の回路に与えられ得る。第1の電源電圧レベルが第2の電源電圧レベルより低い場合、第1のパワードメインで生成された信号を第2のパワードメイン中の回路に与えることは、短絡電流を発生させ得る。

第1のパワードメイン中のセンスアンプによって生成された信号の電圧レベルをシフトし、第2のパワードメイン中の回路にレベルシフトされた信号を与えるために、レベルシフタが使用され得る。たとえば、第1のパワードメインは第1の電源電圧レベルと関連付けられ得る。センスアンプは、第1のパワードメインで生成された1つまたは複数の入力信号を受け取り得る。たとえば、入力信号は、第1のパワードメイン中にあるメモリアレイによって生成され得る。センスアンプによって生成される差動出力信号は、レベルシフタに与えられ得る。たとえば、センスアンプの差動出力信号の第1の出力信号は、レベルシフタ中の1つまたは複数のトランジスタのゲート端子に与えられてよく、センスアンプの差動出力信号の第2の出力信号は、レベルシフタ中の1つまたは複数の他のトランジスタのゲート端子に与えられてよい。レベルシフタは、センスアンプの差動出力信号に基づいて、レベルシフタ差動出力信号を生成し得る。レベルシフタ差動出力信号は、第2のパワードメイン中のラッチに与えられ得る。

ラッチは、レベルシフタ差動出力信号に対応するデータを記憶し得る。ラッチは、ラッチに記憶されたデータに基づいて、ラッチ差動出力信号を生成し得る。レベルシフトされた差動出力信号は、レベルシフタ差動出力信号およびラッチ差動出力信号に基づいて生成される。レベルシフタ差動出力信号を生成するレベルシフタ中の1つまたは複数のトランジスタがオフされるとき、レベルシフトされた差動出力信号は主に、ラッチ差動出力信号に基づき得る。ある代替的な実施形態では、レベルシフトされた差動出力信号は、第2のパワードメイン中のドライバに与えられ得る。レベルシフトされた差動出力信号は、レベルシフタ差動出力信号およびドライバ出力信号に基づいて生成され得る。

ある特定の実施形態では、装置は、センスアンプ差動出力を有するセンスアンプを含む。センスアンプは、第1のパワードメイン中にあり得る。装置はまた、レベルシフタ差動出力を有するレベルシフト回路を含み得る。レベルシフト回路は、センスアンプ差動出力に結合され得る。レベルシフト回路は、第1のトランジスタおよび第2のトランジスタを含む、トランジスタの第1のペアを含み得る。センスアンプ差動出力の第1のセンスアンプ出力は第1のトランジスタに結合されてよく、センスアンプ差動出力の第2のセンスアンプ出力は第2のトランジスタに結合されてよい。装置はさらに、データを記憶するためのラッチを含み得る。ラッチは、レベルシフタ差動出力に結合され得る。ラッチは、第1のパワードメインとは異なる第2のパワードメイン中にある。

別の特定の実施形態では、方法は、センスアンプによって、センスアンプ差動出力信号を生成するステップを含む。センスアンプは、第1のパワードメイン中にあり得る。方法は、レベルシフタによって、センスアンプ差動出力信号に応じたレベルシフタ差動出力信号を生成するステップを含み得る。レベルシフタは、第1のトランジスタおよび第2のトランジスタを含む、トランジスタの第1のペアを含み得る。センスアンプ差動出力信号の第1のセンスアンプ出力信号は第1のトランジスタに与えられてよく、センスアンプ差動出力信号の第2のセンスアンプ出力信号は第2のトランジスタに与えられてよい。方法はさらに、レベルシフタ差動出力信号に応じたデータをラッチに記憶するステップを含み得る。ラッチは、第1のパワードメインとは異なる第2のパワードメイン中にあり得る。

別の特定の実施形態では、装置は、差動出力を有する差動出力信号を生成するための手段を含む。差動出力信号を生成するための手段は、第1のパワードメイン中にあり得る。装置はまた、レベルシフタ差動出力を有するレベルシフタ差動出力信号を生成するための手段を含み得る。レベルシフタ差動出力信号を生成するための手段は、第1のトランジスタおよび第2のトランジスタを含む、トランジスタの第1のペアを含み得る。差動出力の第1の出力は第1のトランジスタに結合されてよく、差動出力の第2の出力は第2のトランジスタに結合される。装置はさらに、データを記憶するための手段を含み得る。データを記憶するための手段は、レベルシフタ差動出力に結合され得る。データを記憶するための手段は、第1のパワードメインとは異なる第2のパワードメイン中にあり得る。

別の特定の実施形態では、非一時的コンピュータ可読記録媒体は、プロセッサによって実行されると、プロセッサに、メモリからデータを取り出させる、プログラムコードを含む。メモリは、センスアンプ差動出力信号を生成するためのセンスアンプを含む。センスアンプは、第1のパワードメイン中にある。メモリはまた、センスアンプ差動出力信号に応じたレベルシフタ差動出力信号を生成するための、レベルシフタを含む。レベルシフタは、第1のトランジスタおよび第2のトランジスタを含む、トランジスタの第1のペアを含む。センスアンプ差動出力信号の第1のセンスアンプ出力信号は第1のトランジスタに与えられ、差動出力信号の第2のセンスアンプ出力信号は第2のトランジスタに与えられる。メモリはまた、レベルシフタ差動出力信号に応じたデータを記憶するためのラッチを含む。ラッチは、第1のパワードメインとは異なる第2のパワードメイン中にある。

別の特定の実施形態では、装置は、センスアンプ差動出力を有するセンスアンプを含む。センスアンプは、第1のパワードメイン中にあり得る。装置はまた、レベルシフタ差動出力を有するレベルシフト回路を含み得る。レベルシフト回路は、センスアンプ差動出力に結合され得る。レベルシフト回路は、第1のトランジスタおよび第2のトランジスタを含む、トランジスタの第1のペアを含み得る。センスアンプ差動出力の第1のセンスアンプ出力は第1のトランジスタに結合されてよく、センスアンプ差動出力の第2のセンスアンプ出力は第2のトランジスタに結合されてよい。装置はさらに、レベルシフタ差動出力に結合されるドライバを含み得る。ドライバは、第1のパワードメインとは異なる第2のパワードメイン中にあり得る。

開示される実施形態の少なくとも1つによって提供される1つの具体的な利点は、あるパワードメインで生成された信号の電圧レベルを、別のパワードメインでの使用のためにレベルシフトすることである。信号の電圧レベルをレベルシフトすることによって、レベルシフトを伴わずに別のパワードメインで信号を使用することに起因し得る短絡電流が、実質的に除去される。短絡電流を実質的に除去することは、デバイスによる電力消費を減らし得る。

本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。

レベルシフタを伴うセンスアンプを含む装置のある特定の実施形態のブロック図である。図1の装置のある特定の例示的な実施形態の図である。図2の装置に対応する信号トレースを示すタイミング図である。レベルシフタを伴うセンスアンプを含む装置の別の特定の実施形態の図である。図1の装置または図2の装置のいずれかを動作させる方法のある特定の例示的な実施形態のフローチャートである。レベルシフタを伴うセンスアンプを含むメモリを含むワイヤレスデバイスのブロック図である。

図1を参照すると、信号の電圧レベルをシフトするように動作可能な装置のある特定の例示的な実施形態が示され、全般に100と称される。装置100は、第1のパワードメインで生成された入力信号(input)を受け取るように構成され、レベルシフトされた差動出力信号(out、outb)を生成するように構成され得る。装置100は、センスアンプ102、レベルシフト回路(レベルシフタ)104、およびラッチ106を含む。センスアンプ102は、レベルシフタ104に結合され得る。たとえば、センスアンプ102のセンスアンプ差動出力114、116は、レベルシフタ104に結合され得る。レベルシフタ104は、ラッチ106に結合され得る。たとえば、レベルシフタ104のレベルシフタ差動出力120、122は、ラッチ106のラッチポート124、126に結合され得る。

ある特定の実施形態では、センスアンプ102は、入力信号(input)を受け取り、入力信号(input)に応じたセンスアンプ差動出力信号(sout、soutb)を生成するように構成され得る。入力信号(input)は、シングルエンド信号または差動信号であり得る。センスアンプ102は、センスアンプ差動出力114、116上にセンスアンプ差動出力信号(sout、soutb)を生成することができる。例示すると、センスアンプ102は、センスアンプ差動出力114、116の第1のセンスアンプ出力114上に、センスアンプ差動出力信号(sout、soutb)の第1のセンスアンプ出力信号(sout)を生成することができる。センスアンプ102は、センスアンプ差動出力114、116の第2のセンスアンプ出力116上に、センスアンプ差動出力信号(sout、soutb)の第2のセンスアンプ出力信号(soutb)を生成することができる。

ある特定の実施形態では、センスアンプ102は、第1の電源電圧(vdd1)と関連付けられる第1のパワードメイン中にあり得る。たとえば、センスアンプ102は、第1の電源電圧(vdd1)を与える電圧源に結合され得る。例示すると、第1のセンスアンプ出力信号(sout)および第2のセンスアンプ出力信号(soutb)の電圧レベルは、第1の電源電圧(vdd1)に基づき得る。

ある特定の実施形態では、センスアンプ102によって生成されるセンスアンプ差動出力信号(sout、soutb)は、1つのホット信号であることがあり、またはホット信号ではないことがある。たとえば、ある期間において、第1のセンスアンプ出力信号(sout)と第2のセンスアンプ出力信号(soutb)の1つのみが、第1の電源電圧(vdd1)の第1の電圧レベル(vdd1レベル)とほぼ等しい電圧レベルを有し得る(たとえば、論理ハイ値は第1のパワードメイン中の第1の電源電圧に対応する)。別の期間において、第1のセンスアンプ出力信号(sout)と第2のセンスアンプ出力信号(soutb)の両方が、実質的に同時にロー電圧レベル(たとえば、ほぼグラウンド電圧レベルにある論理ロー値)にあり得る。

ある特定の実施形態では、レベルシフタ104は、センスアンプ102からセンスアンプ差動出力信号(sout、soutb)を受け取るように構成され得る。たとえば、レベルシフタ104は、センスアンプ102のセンスアンプ差動出力114、116に結合され得る。例示すると、レベルシフタ104は、第1のトランジスタ110および第2のトランジスタ112を含む、トランジスタのペアを含み得る。センスアンプ差動出力114、116の第1のセンスアンプ出力114は第1のトランジスタ110に結合されてよく、センスアンプ差動出力114、116の第2のセンスアンプ出力116は第2のトランジスタ112に結合されてよい。

ある特定の実施形態では、レベルシフタ104は、センスアンプ差動出力信号(sout、soutb)に応じたレベルシフタ差動出力信号を生成するように構成され得る。システムの性能を損なう複数のトランジスタまたはゲートの遅延(たとえば、3〜5個のゲート遅延)をもたらし得る従来のレベルシフタとは対照的に、レベルシフタ104は、第1のセンスアンプ出力信号(sout)が第1のトランジスタ110に与えられ第2のセンスアンプ出力信号(soutb)が第2のトランジスタ112に与えられた後、第1のトランジスタ110および第2のトランジスタ112と関連付けられる単一のトランジスタ遅延の後で、差動出力信号を生成することができる。単一のトランジスタ遅延をもたらすレベルシフタ104の実装形態の例が図2に示される。

加えて、第1の電源電圧(vdd1)に対応する電圧領域（電圧ドメイン）からラッチ106と関連付けられる電圧領域に、センスアンプ差動出力信号(sout、soutb)をレベルシフトすることによって、ラッチ106の少なくとも1つのp型金属酸化膜半導体(PMOS)トランジスタを通る短絡電流は、低減または除去され得る。そうされなければ、短絡電流は、ラッチ106の少なくとも1つのPMOSトランジスタが完全にオフになるのを妨げる、電源電圧の差から生じ得る。

レベルシフタ104は、レベルシフタ104のレベルシフタ差動出力120、122上にレベルシフタ差動出力信号を与えることができる。たとえば、レベルシフタ104は、レベルシフタ差動出力120、122の第1のレベルシフタ出力120上に、レベルシフタ差動出力信号の第1のレベルシフタ出力信号を与えることができる。レベルシフタ104は、レベルシフタ差動出力120、122の第2のレベルシフタ出力122上に、レベルシフタ差動出力信号の第2のレベルシフタ出力信号を与えることができる。

たとえば、レベルシフタ差動出力信号の第1のレベルシフタ出力信号の電圧レベルは、第2の電源電圧(vdd2)の第2の電圧レベル(vdd2レベル)とほぼ等しくてよく、レベルシフタ差動出力信号の第2のレベルシフタ出力の電圧レベルは、グラウンド電圧レベルにほぼ等しくてよい。あるいは、レベルシフタ差動出力信号の第1のレベルシフタ出力の電圧レベルは、グラウンド電圧レベルとほぼ等しくてよく、レベルシフタ差動出力信号の第2のレベルシフタ出力の電圧レベルは、第2の電圧レベル(vdd2レベル)にほぼ等しくてよい。レベルシフタ差動出力信号は、ラッチ106に与えられ得る。ある特定の実施形態では、第2の電圧レベル(vdd2レベル)は、第1の電圧レベル(vdd1レベル)より高い。たとえば、第1の電圧レベル(vdd1レベル)は約0.75ボルトであってよく、第2の電圧レベル(vdd2レベル)は約1.155ボルトであってよい。

ある特定の実施形態では、ラッチ106は、データを記憶するように構成され得る。例示すると、ラッチ106は、レベルシフタ104のレベルシフタ差動出力120、122に結合され得る。たとえば、ラッチ106のラッチポート124、126は、レベルシフタ104のレベルシフタ差動出力120、122に結合され得る。ラッチ106は、レベルシフタ差動出力120、122上にレベルシフタ104によって与えられるレベルシフタ差動出力信号に対応するデータを記憶し得る。

ある特定の実施形態では、ラッチ106は、第2の電源電圧(vdd2)と関連付けられる第2のパワードメイン中にあり得る。たとえば、ラッチ106は、第2の電源電圧(vdd2)を与える電圧源に結合され得る。例示すると、ラッチ106は、ラッチに記憶されたデータに基づいて、ラッチポート124、126上にラッチ差動出力信号を生成し得る。たとえば、ラッチ106は、ラッチポート124、126の第1のラッチポート124上に、ラッチ差動出力信号の第1のラッチ出力信号を生成し得る。ラッチ106は、ラッチポート124、126の第2のラッチポート126上に、ラッチ差動出力信号の第2のラッチ出力信号を生成し得る。

例示すると、ラッチ差動出力信号の電圧レベルは、ほぼ第2の電圧レベル(vdd2レベル)であり得る。たとえば、第1のラッチポート124上の第1のラッチ出力信号はほぼ第2の電圧レベル(vdd2レベル)にあってよく、第2のラッチポート126上の第2のラッチ出力信号はほぼグラウンド電圧レベルにあってよい。あるいは、第1のラッチポート124上の第1のラッチ出力信号はほぼグラウンド電圧レベルにあってよく、第2のラッチポート126上の第2のラッチ出力信号はほぼ第2の電圧レベル(vdd2レベル)にあってよい。

ラッチポート124、126上のラッチ差動出力信号およびレベルシフタ差動出力120、122上のレベルシフタ差動出力信号は、レベルシフトされた差動出力信号(out、outb)を生成し得る。例示すると、第1のラッチポート124上の第1のラッチ出力信号および第1のレベルシフタ出力120上の第1のレベルシフタ出力信号は、レベルシフトされた差動出力信号(out、outb)の第1のレベルシフトされた出力信号(out)を与え得る。同様に、第2のラッチポート126上の第2のラッチ出力信号および第2のレベルシフタ出力122上の第2のレベルシフタ出力信号は、レベルシフトされた差動出力信号(out、outb)の第2のレベルシフトされた出力信号(outb)を与え得る。

動作の間、入力信号(input)がセンスアンプ102に与えられ得る。センスアンプ102は、入力信号(input)に基づいて、センスアンプ差動出力信号(sout、soutb)を生成することができる。たとえば、ある特定の期間において、入力信号(input)の電圧レベルが第1の電圧レベル(vdd1レベル)とほぼ等しい場合、第1のセンスアンプ出力信号(sout)の電圧レベルは第1の電圧レベル(vdd1レベル)にほぼ等しくてよく、第2のセンスアンプ出力信号(soutb)の電圧レベルはグラウンド電圧レベルにほぼ等しくてよい。別の期間において、入力信号(input)の電圧レベルがグラウンド電圧レベルとほぼ等しい場合、第1のセンスアンプ出力信号(sout)の電圧レベルはグラウンド電圧レベルにほぼ等しくてよく、第2のセンスアンプ出力信号(soutb)の電圧レベルは第1の電圧レベル(vdd1レベル)にほぼ等しくてよい。

レベルシフタ104は、センスアンプ差動出力信号(sout、soutb)に応じて、レベルシフタ差動出力120、122上にレベルシフタ差動出力信号を生成することができる。たとえば、第1のセンスアンプ出力信号(sout)の電圧レベルはグラウンド電圧レベルにほぼ等しくてよく、第2のセンスアンプ出力信号(soutb)の電圧レベルは第1の電圧レベル(vdd1レベル)にほぼ等しくてよい。第1のセンスアンプ出力信号(sout)の電圧レベルおよび第2のセンスアンプ出力信号(soutb)の電圧レベルに応答して、レベルシフタ差動出力信号の第1のレベルシフタ出力信号の電圧レベルは第2の電圧レベル(vdd2レベル)とほぼ等しくてよく、レベルシフタ差動出力信号の第2のレベルシフタ出力信号の電圧レベルはグラウンド電圧レベルとほぼ等しくてよい。

ラッチ106は、レベルシフタ差動出力信号の第1のレベルシフタ出力信号の電圧レベルおよびレベルシフタ差動出力信号の第2のレベルシフタ出力信号の電圧レベルに対応する、データを記憶し得る。ラッチ106は、ラッチに記憶されたデータに基づいて、ラッチポート124、126上にラッチ差動出力信号を生成し得る。たとえば、ラッチ106は、第1のラッチポート124上で、ほぼ第2の電圧レベル(vdd2レベル)にあるラッチ差動出力信号の第1のラッチ出力信号を生成することができ、第2のラッチポート126上で、ほぼグラウンド電圧レベルにあるラッチ差動出力信号の第2のラッチ出力信号を生成することができる。

レベルシフトされた差動出力信号(out、outb)の第1のレベルシフトされた出力信号(out)は、第1のレベルシフタ出力120上の第1のレベルシフタ出力信号の電圧レベルおよび第1のラッチポート124上の第1のラッチ出力信号の電圧レベルに基づいて、ほぼ第2の電圧レベル(vdd2レベル)にあってよい。同様に、レベルシフトされた差動出力信号(out、outb)の第2のレベルシフトされた出力信号(outb)は、第2のレベルシフタ出力122上の第2のレベルシフタ出力信号の電圧レベルおよび第2のラッチポート126上の第2のラッチ出力信号の電圧レベルに基づいて、ほぼグラウンド電圧レベルにあってよい。第1のトランジスタ110および第2のトランジスタ112がオフされるとき、レベルシフトされた差動出力信号(out、outb)は主に、ラッチポート124、126上のラッチ差動出力信号に基づき得る。

第2の電圧レベル(vdd2レベル)を有する、電圧レベルシフトされた差動出力信号(out、outb)を生成することによって、デバイスの電力消費は減らされ得る。たとえば、第2の電圧レベル(vdd2レベル)にあるドレイン端子およびグラウンド電圧レベルにあるソース端子を有するトランジスタのゲート端子への電圧レベルのシフトを伴わずに、ほぼ第1の電圧レベル(vdd1レベル)にあり得る入力信号(input)を与えることは、トランジスタを流れる短絡電流をもたらし得る。入力信号(input)の電圧レベルのシフトを実行することによって短絡電流を実質的に除去することは、電力消費を減らし得る。加えて、ラッチ106を使用することによって、レベルシフタ104中の第1のトランジスタ110および第2のトランジスタ112がオフされるとき、レベルシフトされた差動出力信号(out、outb)は主に、ラッチ106によって与えられ得る。加えて、センスアンプ102とレベルシフトされた差動出力信号(out、outb)との間の信号経路中で少数の素子(たとえば、第1のトランジスタ110)を使用することによって、レベルシフト操作による信号経路上でのタイミングの悪化は限られる。

図1では、第1のトランジスタ110および第2のトランジスタ112はnチャネル金属酸化膜半導体(MOS)トランジスタとして示されるが、特定の実施形態では、第1のトランジスタ110および第2のトランジスタ112は、pチャネル金属酸化膜半導体(MOS)トランジスタであり得る。加えて、特定の電圧レベルを有するものとして上で説明された信号は、異なるときには別の電圧レベルを有し得る。たとえば、第1のセンスアンプ出力信号(sout)は、第1の電圧レベル(vdd1レベル)またはグラウンドレベルにあり得る。第2のセンスアンプ出力信号(soutb)は、第1の電圧レベル(vdd1レベル)またはグラウンドレベルにあり得る。第1のレベルシフタ出力120上の第1のレベルシフタ出力信号は、第2の電圧レベル(vdd2レベル)またはグラウンドレベルにあり得る。第2のレベルシフタ出力122上の第2のレベルシフタ出力信号は、第2の電圧レベル(vdd2レベル)またはグラウンドレベルにあり得る。第1のレベルシフトされた出力信号(out)は、第2の電圧レベル(vdd2レベル)またはグラウンドレベルにあり得る。第2のレベルシフトされた出力信号(outb)は、第2の電圧レベル(vdd2レベル)またはグラウンドレベルにあり得る。

図2を参照すると、図1の装置100のある特定の例示的な実施形態が示され、全般に200と称される。装置200は、センスアンプ102、レベルシフト回路(レベルシフタ)104、およびラッチ106を含む。センスアンプ102はレベルシフタ104に結合されてよく、レベルシフタ104はラッチ106に結合されてよい。

ある特定の実施形態では、センスアンプ102は、差動入力信号(bit、bitb)を受け取り、センスアンプ差動出力信号(sout、soutb)を生成するように構成され得る。たとえば、差動入力信号(bit、bitb)は、図1の入力信号(input)に対応し得る。たとえば、ある期間において、差動入力信号(bit、bitb)の第1の入力信号(bit)はほぼ第1の電圧レベル(vdd1レベル)にあってよく、差動入力信号(bit、bitb)の第2の入力信号(bitb)はほぼグラウンド電圧レベルにあってよい。センスアンプ102はさらに、制御入力信号(sense)を受け取るように構成され得る。センスアンプ102は、第1の電源電圧(vdd1)をセンスアンプ102に与える第1の電圧源に結合され得る。

ある特定の実施形態では、センスアンプ102は、第1の電源電圧(vdd1)と関連付けられる第1のパワードメイン中にあり得る。例示すると、センスアンプ102は、第1の電圧レベル(vdd1レベル)にある第1の電源電圧(vdd1)を与える第1の電圧源に結合され得る。たとえば、ある期間において、第1のセンスアンプ出力信号(sout)の電圧レベルは第1の電源電圧(vdd1)に基づく第1の電圧レベル(vdd1レベル)にほぼ等しくてよく、第2のセンスアンプ出力信号(soutb)の電圧レベルはグラウンド電圧レベルにほぼ等しくてよい。別の例として、別の期間において、第1のセンスアンプ出力信号(sout)の電圧レベルはほぼグラウンド電圧レベルであってよく、第2のセンスアンプ出力信号(soutb)の電圧レベルはほぼ、第1の電源電圧(vdd1)に基づく第1の電圧レベル(vdd1レベル)であってよい。

ある特定の実施形態では、センスアンプ102は、制御信号(sense)がアサートされる場合、差動入力信号(bit、bitb)に応答して、センスアンプ差動出力信号(sout、soutb)を生成することができる。たとえば、センスアンプ102は、制御信号(sense)がほぼ第1の電源電圧(vdd1)の第1の電圧レベル(vdd1レベル)にあるとき、差動入力信号(bit、bitb)に基づいてセンスアンプ差動出力信号(sout、soutb)を生成することができる。制御信号(sense)がアサートされないとき、センスアンプ102は、第1のセンスアンプ出力(sout)と第2のセンスアンプ出力(soutb)の両方がグラウンド電圧レベルにあるように、センスアンプ差動出力信号(sout、soutb)を生成することができる。

ある特定の実施形態では、レベルシフタ104は、第1のトランジスタ250および第2のトランジスタ252を含む、トランジスタの第1のペアを含む。レベルシフタ104はまた、第3のトランジスタ254および第4のトランジスタ256を含む、トランジスタの第2のペアを含み得る。ある特定の実施形態では、第1のトランジスタ250、第2のトランジスタ252、第3のトランジスタ254、および第4のトランジスタ256は、nチャネルMOSトランジスタであり得る。ある特定の実施形態では、第1のトランジスタ250および第2のトランジスタ252は、それぞれ、図1の第1のトランジスタ110および第2のトランジスタ112に対応し得る。別の特定の実施形態では、第3のトランジスタ254および第4のトランジスタ256は、それぞれ、図1の第1のトランジスタ110および第2のトランジスタ112に対応し得る。

ある特定の実施形態では、センスアンプ差動出力114、116の第1のセンスアンプ出力114は、第1のトランジスタ250のゲート端子および第3のトランジスタ254のゲート端子に結合され得る。第1のトランジスタ250の第1の端子204および第2のトランジスタ252の第1の端子216は、グラウンド源に結合され得る。第1のトランジスタ250の第2の端子202は、レベルシフタ差動出力120、122の第1のレベルシフタ出力120に結合されてよく、第2のトランジスタ252の第2の端子214は、レベルシフタ差動出力120、122の第2のレベルシフタ出力122に結合されてよい。第1のトランジスタ250の第2の端子202および第2のトランジスタ252の第2の端子214はさらに、ラッチ106に結合され得る。

ある特定の実施形態では、センスアンプ差動出力114、116の第2のセンスアンプ出力116は、第2のトランジスタ252のゲート端子および第4のトランジスタ256のゲート端子に結合され得る。第3のトランジスタ254の第1の端子208および第4のトランジスタ256の第1の端子210は、第2の電源電圧(vdd2)を与える第2の電圧源に結合され得る。第3のトランジスタ254の第2の端子206は、レベルシフタ差動出力120、122の第2のレベルシフタ出力122に結合されてよく、第4のトランジスタ256の第2の端子212は、レベルシフタ差動出力120、122の第1のレベルシフタ出力120に結合されてよい。第3のトランジスタ254の第2の端子206および第4のトランジスタ256の第2の端子212は、ラッチ106に結合され得る。

ある特定の実施形態では、ラッチ106は、第1のインバータ264(たとえば、トランジスタ260、262の第3のペア)を含み得る。たとえば、第1のインバータ264の第1のトランジスタ260はnチャネルMOSトランジスタであってよく、第1のインバータ264の第2のトランジスタ262はpチャネルMOSトランジスタであってよい。ある特定の実施形態では、第1のトランジスタ260のゲート端子は、第2のトランジスタ262のゲート端子に結合され得る。第1のトランジスタ260の第1の端子はグラウンドに結合され得る。第1のトランジスタ260の第2の端子は、第2のトランジスタ262の第1の端子に結合され得る。

ラッチ106はさらに、第1のプルアップトランジスタ268を含み得る。第1のプルアップトランジスタ268は、第1のインバータ264の第2のトランジスタ262の第2の端子に結合され得る。例示すると、第1のプルアップトランジスタ268は、pチャネルMOSトランジスタであり得る。第1のプルアップトランジスタ268の第1の端子は、第2の電源電圧(vdd2)を与える第2の電圧源に結合され得る。第1のプルアップトランジスタ268のゲート端子は、センスアンプ差動出力114、116の第1のセンスアンプ出力114に結合され得る。

ラッチ106はさらに、第2のインバータ276(たとえば、トランジスタ272、274の第4のペア)を含み得る。たとえば、第2のインバータ276の第1のトランジスタ272はnチャネルMOSトランジスタであってよく、第2のインバータ276の第2のトランジスタ274はpチャネルMOSトランジスタであってよい。ある特定の実施形態では、第2のインバータ276の第1のトランジスタ272のゲート端子は、第2のインバータ276の第2のトランジスタ274のゲート端子に結合され得る。第1のトランジスタ272の第1の端子はグラウンドに結合され得る。第1のトランジスタ272の第2の端子は、第2のトランジスタ274の第1の端子に結合され得る。

ラッチ106はさらに、第2のプルアップトランジスタ280を含み得る。第2のプルアップトランジスタ280は、第2のインバータ276の第2のトランジスタ274の第2の端子に結合され得る。第2のプルアップトランジスタ280は、pチャネルMOSトランジスタであり得る。第2のプルアップトランジスタ280の第1の端子は、第2の電源電圧(vdd2)を与える第2の電圧源に結合され得る。第2のプルアップトランジスタ280のゲート端子は、センスアンプ差動出力114、116の第2のセンスアンプ出力116に結合され得る。

第1のインバータ264の出力は、第2のインバータ276の入力に結合され得る。第2のインバータ276の出力は、第1のインバータ264の入力に結合され得る。第1のインバータ264の入力および第2のインバータ276の出力はまた、ラッチポート124、126の第2のラッチポート126に結合され得る。第1のインバータ264の出力および第2のインバータ276の入力は、ラッチポート124、126の第1のラッチポート124に結合され得る。

ある特定の実施形態では、ラッチポート124、126の第1のラッチポート124は、レベルシフタ差動出力120、122の第1のレベルシフタ出力120に結合されてよく、ラッチポート124、126の第2のラッチポート126は、レベルシフタ差動出力120、122の第2のレベルシフタ出力122に結合されてよい。

ある特定の実施形態では、ラッチ106は、第1の電源電圧(vdd1)と関連付けられる第1のパワードメインとは異なる第2のパワードメイン中にあり得る。たとえば、第1のインバータ264は、第1のプルアップトランジスタ268を介して第2の電源電圧(vdd2)を与える第2の電圧源に結合されてよく、第2のインバータ276は、第2のプルアップトランジスタ280を介して第2の電源電圧(vdd2)を与える第2の電圧源に結合されてよい。

動作の間、差動入力信号(bit、bitb)がセンスアンプ102に与えられ得る。制御信号(sense)がアサートされる(たとえば、ほぼ第1の電圧レベル(vdd1レベル)にある)場合、センスアンプ102は、差動入力信号(bit、bitb)に基づいてセンスアンプ差動出力信号(sout、soutb)を生成することができる。たとえば、制御信号(sense)がアサートされる場合、センスアンプ102は、第1のセンスアンプ出力信号(sout)と第2のセンスアンプ出力信号(soutb)の1つがほぼ第1の電圧レベル(vdd1レベル)にあるように、センスアンプ差動出力信号(sout、soutb)を生成することができる。例示すると、制御信号(sense)がアサートされる場合、第1のセンスアンプ出力信号(sout)の電圧レベルは第1の電圧レベル(vdd1レベル)にほぼ等しくてよく、第2のセンスアンプ出力信号(soutb)の電圧レベルはグラウンド電圧レベルにほぼ等しくてよい。あるいは、制御信号(sense)がアサートされる場合、第1のセンスアンプ出力信号(sout)の電圧レベルはグラウンド電圧レベルにほぼ等しくてよく、第2のセンスアンプ出力信号(soutb)の電圧レベルは第1の電圧レベル(vdd1レベル)にほぼ等しくてよい。制御信号(sense)がアサートされない(たとえば、ほぼグラウンド電圧レベルにある)場合、第1のセンスアンプ出力信号(sout)と第2のセンスアンプ出力信号(soutb)の両方が、ほぼグラウンド電圧レベルにあり得る。

レベルシフタ104は、センスアンプ差動出力信号(sout、soutb)に応じて、レベルシフタ差動出力120、122上にレベルシフタ差動出力信号を生成することができる。たとえば、第1のセンスアンプ出力信号(sout)はほぼグラウンド電圧レベルにあってよく、第2のセンスアンプ出力信号(soutb)はほぼ第1の電圧レベル(vdd1レベル)にあってよい。第1のセンスアンプ出力(sout)がグラウンド電圧レベルにあることで、第1のトランジスタ250および第3のトランジスタ254が非アクティブ化されるようになる。第2のセンスアンプ出力信号(soutb)が第1の電圧レベルにあることに応答して、第1のレベルシフタ出力120が最初に放電されており(たとえば、グラウンドにあり)、第2のレベルシフタ出力122が最初に充電されている(たとえば、Vdd2にある)とき、第2のトランジスタ252は、第2のレベルシフタ出力122をグラウンドへと放電し、一方で、第4のトランジスタ256は、(たとえば、Vdd2またはVdd1-Vthの低い方への、ここでVthは第4のトランジスタ256の閾値電圧である)第1のレベルシフタ出力120の充電を開始する。以下でさらに詳細に説明されるように、Vdd1がVdd2未満であるときのVdd2への第1のレベルシフタ出力120の充電は、ラッチ106からのフィードバックを介して完了され得る。第1のレベルシフタ出力120が最初に充電されており(たとえば、Vdd2にあり)、第2のレベルシフタ出力122が最初に放電されている(たとえば、グラウンドにある)とき、第2のトランジスタ252は、第2のレベルシフタ出力122をグラウンドに保ち、第1のレベルシフタ出力120は充電されたままである。第4のトランジスタ256は、Vdd1、Vdd2、およびVthの値に基づいて、飽和モード、線形モード、またはサブスレッショルドモード（subthreshold mode）で動作し得る。

別の例として、第1のセンスアンプ出力信号(sout)はほぼ第1の電圧レベル(vdd1レベル)にあってよく、第2のセンスアンプ出力信号(soutb)はほぼグラウンド電圧レベルにあってよい。第2のセンスアンプ出力(soutb)がグラウンド電圧レベルにあることで、第2のトランジスタ252および第4のトランジスタ256が非アクティブ化されるようになる。第1のセンスアンプ出力信号(sout)が第1の電圧レベル(vdd1)にあることに応答して、第1のレベルシフタ出力120が最初に充電されており(たとえば、Vdd2にあり)、第2のレベルシフタ出力122が最初に放電されている(たとえば、グラウンドにある)とき、第1のトランジスタ250は、第1のレベルシフタ出力120をグラウンドへと放電し、一方で、第3のトランジスタ254は、(たとえば、Vdd2またはVdd1-Vthの低い方への、ここでVthは第3のトランジスタ254の閾値電圧である)第2のレベルシフタ出力122の充電を開始する。以下でさらに詳細に説明されるように、Vdd1がVdd2未満であるときのVdd2への第2のレベルシフタ出力122の充電は、ラッチ106からのフィードバックを介して完了され得る。第1のレベルシフタ出力120が最初に放電されており(たとえば、グラウンドにあり)、第2のレベルシフタ出力122が最初に充電されている(たとえば、Vdd2にある)とき、第1のトランジスタ250は、第1のレベルシフタ出力120をグラウンドに保ち、第2のレベルシフタ出力122は充電されたままである。第3のトランジスタ254は、Vdd1、Vdd2、およびVthの値に基づいて、飽和モード、線形モード、またはサブスレッショルドモードで動作し得る。

ラッチ106は、第1のレベルシフタ出力120上の第1のレベルシフタ出力信号の電圧レベルおよび第2のレベルシフタ出力122上の第2のレベルシフタ出力信号の電圧レベルに対応する、データを記憶し得る。例示すると、センスアンプ差動出力信号(sout、soutb)は1つのホット信号であり、またはホット信号ではないので、第2のレベルシフタ出力122が論理ロー値を有することに応答してトランジスタの第3のペア(すなわち、インバータ264)が第2のパワードメイン(vdd2)に対応する論理ハイ値へと第1のレベルシフタ出力120を駆動することを可能にするように、第1のプルアップトランジスタ268はオンされ得るが、第2のプルアップトランジスタ280はオフされる。あるいは、第1のレベルシフタ出力120が論理ロー値を有することに応答してトランジスタの第4のペア(すなわち、インバータ276)が第2のパワードメイン(vdd2)に対応する論理ハイ値へと第2のレベルシフタ出力122を駆動することを可能にするように、第1のプルアップトランジスタ268はオフされ得るが、第2のプルアップトランジスタ280はオンされる。たとえば、第1のセンスアンプ出力信号(sout)がほぼグラウンド電圧レベルにあるとき、第1のプルアップトランジスタ268がオンされて、第1のインバータ264が、第2のラッチポート126を介して第2のレベルシフタ出力122上の第2のレベルシフタ出力信号を受け取り、第1のラッチポート124上に第1のラッチ出力信号を生成することを可能にし得る。第2のセンスアンプ出力信号(soutb)がほぼグラウンド電圧レベルにあるとき、第2のプルアップトランジスタ280がオンされて、第2のインバータ276が、第1のラッチポート124を介して第1のレベルシフタ出力120上の第1のレベルシフタ出力信号を受け取り、第2のラッチポート126上に第2のラッチ出力信号を生成することを可能にし得る。

第1のセンスアンプ出力信号(sout)がほぼ第1の電圧レベル(vdd1レベル)にあり、第2のセンスアンプ出力信号(soutb)がほぼグラウンドにあるとき、第2のプルアップトランジスタ280はアクティブ化されてよく、第1のプルアップトランジスタ268は少なくとも部分的にオフされてよく、たとえば、線形モード(Vdd1がVdd2より小さく、Vdd2-Vdd1が第1のプルアップトランジスタ268の閾値電圧より大きいとき)、またはサブスレッショルドモード(Vdd2がVdd1より大きくないとき、または、Vdd2-Vdd1が第1のプルアップトランジスタ268の閾値電圧より小さいとき)にあってよい。同様に、第2のセンスアンプ出力信号(soutb)がほぼ第1の電圧レベル(vdd1レベル)にあり、第1のセンスアンプ出力信号(sout)がほぼグラウンドにあるとき、第1のプルアップトランジスタ268はアクティブ化されてよく、第2のプルアップトランジスタ280は少なくとも部分的にオフされてよい。第1のプルアップトランジスタ268がオフされるとき、第1のレベルシフトされた差動出力信号(out)は主に、第1のレベルシフタ出力120上の第1のレベルシフタ出力信号に基づく。第2のプルアップトランジスタ280がオフされるとき、第2のレベルシフトされた差動出力信号(outb)は主に、第2のレベルシフタ出力122上の第2のレベルシフタ出力信号に基づく。

第1のセンスアンプ出力信号(sout)と第2のセンスアンプ出力信号(soutb)の両方がほぼグラウンド電圧レベルにあるとき、第1のインバータ264は第1のラッチポート124上で第1のラッチ出力信号を生成することができ、第2のインバータ276は第2のラッチポート126上で第2のラッチ出力信号を生成することができる。第1のプルアップトランジスタ268は第2の電源電圧(vdd2)を与える第2の電圧源に結合されるので、第1のラッチポート124上の第1のラッチ出力信号は第2の電源電圧(vdd2)にあってよいが、第2のラッチポート126上の第2のラッチ出力信号はグラウンド電圧レベルにあってよい。あるいは、第2のプルアップトランジスタ280は第2の電源電圧(vdd2)を与える第2の電圧源に結合されるので、第2のラッチポート126上の第2のラッチ出力信号は第2の電圧レベル(vdd2)にあってよいが、第1のラッチポート124上の第1のラッチ出力信号はグラウンド電圧レベルにあってよい。

レベルシフタ104の第1のレベルシフタ出力120上の第1のレベルシフタ出力信号およびラッチ106の第1のラッチポート124上の第1のラッチ出力信号は、レベルシフトされた差動出力信号(out、outb)の第1のレベルシフトされた出力信号(out)を与え得る。同様に、レベルシフタ104の第2のレベルシフタ出力122上の第2のレベルシフタ出力信号およびラッチ106の第2のラッチポート126上の第2のラッチ出力信号は、レベルシフトされた差動出力信号(out、outb)の第2のレベルシフトされた出力(outb)を与え得る。

第1のセンスアンプ出力信号(sout)および第2のセンスアンプ出力信号(soutb)がほぼグラウンド電圧レベルにあるとき(たとえば、制御信号(sense)がアサートされないとき)、第1のトランジスタ250、第2のトランジスタ252、第3のトランジスタ254、および第4のトランジスタ256はオフされるので、レベルシフトされた差動出力信号(out、outb)は主に、第1のラッチポート124上の第1のラッチ出力信号および第2のラッチポート126上の第2のラッチ出力信号に基づき得る。

第1の電圧レベル(vdd1レベル)にある差動入力信号(bit、bitb)から第2の電圧レベル(vdd2レベル)にあるレベルシフトされた差動出力信号(out、outb)を生成することによって、レベルシフトを伴わずに差動入力信号(bit、bitb)を使用することに起因し得る短絡電流が、実質的に除去される。たとえば、電圧レベルのシフトを伴わずに、第1の入力信号(bit)および第2の入力信号(bitb)を、第2の電圧レベル(vdd2レベル)にあるドレイン端子とグラウンドに(直接または間接的に)結合されるソース端子とを有するトランジスタ(たとえば、それぞれ、第1のプルアップトランジスタ268および/または第2のプルアップトランジスタ280)のゲート端子に与えることは、第2の電圧レベル(vdd2)が第1の電圧レベル(vdd1)より大きいときにトランジスタを通って流れる電流をもたらし得る。電源電圧の差は、トランジスタ(たとえば、第1のプルアップトランジスタ268および/または第2のプルアップトランジスタ280)が完全にオフするのを妨げ、電流がトランジスタを通って流れることを可能にし得る。そのような電流(すなわち、短絡電流)を実質的に除去することは、電力消費を減らし、回路の故障を防ぎ得る。加えて、ラッチ106を使用することによって、制御信号(sense)がデアサートされるときに、第1のトランジスタ250、第2のトランジスタ252、第3のトランジスタ254、および第4のトランジスタ256がオフされるとき、レベルシフトされた差動出力信号(out、outb)は主に、ラッチ106によって与えられ得る。加えて、センスアンプ102とレベルシフトされた差動出力信号(out、outb)との間の信号経路中で少数の素子(たとえば、第1のトランジスタ250および第2のトランジスタ252)を使用することによって、レベルシフト操作による信号経路上でのタイミングの遅延は(たとえば、単一のトランジスタ遅延に)減らされる。

代替的な実施形態では、ラッチ106は他の構成を有し得る。たとえば、ラッチ106は、第1のプルアップトランジスタ268および第2のプルアップトランジスタ280を含むことなく、交差結合されたインバータ264、276を含み得る。あるいは、ラッチ106は、バイポーラ接合トランジスタ(BJT)のペア(たとえば、第1のBJTおよび第2のBJT)を含み得る。

図2は、第1のトランジスタ250、第2のトランジスタ252、第3のトランジスタ254、および第4のトランジスタ256をnチャネルMOSトランジスタとして示すが、別の実施形態では、第1のトランジスタ250、第2のトランジスタ252、第3のトランジスタ254、および第4のトランジスタ256はpチャネルMOSトランジスタであり得る。図2は、第1のプルアップトランジスタ268および第2のプルアップトランジスタ280をpチャネルMOSトランジスタとして示すが、別の実施形態では、第1のプルアップトランジスタ268および第2のプルアップトランジスタ280はnチャネルMOSトランジスタであり得る。たとえば、トランジスタのタイプを入れ替えること(すなわち、nチャネルMOSトランジスタをpチャネルMOSトランジスタで置き換え、pチャネルMOSトランジスタをnチャネルMOSトランジスタで置き換えること)、および信号の極性を入れ替えること(たとえば、soutとsoutbを入れ替えること)は、装置200に関して説明されたのと実質的に同様の動作をもたらし得る。

図3を参照すると、レベルシフトされた差動出力信号を生成するための、図2の装置200の動作に対応する信号トレースを示すタイミング図が示され、全般に300と称される。図300は、メモリセル(示されない)に与えられ得るクロック信号(clk)、第1の入力信号(bit)、第2の入力信号(bitb)、制御信号(sense)、第1のセンスアンプ出力信号(sout)、第2のセンスアンプ出力信号(soutb)、第1のレベルシフトされた出力信号(out)、および第2のレベルシフトされた出力信号(outb)を示す。

遷移302において、クロック信号(clk)は、ロー電圧レベルから、メモリセル上での読取り動作を示すハイ電圧レベルに遷移し得る。メモリセルは、第1の入力信号(bit)を図2のセンスアンプ102に与える第1のビット線を有し得る。メモリセルはまた、第2の入力信号(bitb)を図1および図2のセンスアンプ102に与える第2のビット線を有し得る。たとえば、メモリセル上での読取り動作は、第1の入力信号(bit)を与えるメモリセルの第1のビット線の電圧の放電をもたらし得る。メモリセルの第1のビット線の電圧の放電は、遷移304に対応し得る。制御信号(sense)は、遷移306において、ロー電圧レベル(たとえば、グラウンド電圧レベル)からハイ電圧レベル(たとえば、第1の電圧レベル(vdd1レベル))に遷移し得る。遷移306における、かつ第1の入力信号(bit)および第2の入力信号(bitb)に基づく、制御信号(sense)の遷移に応答して、センスアンプ102の第2のセンスアンプ出力(soutb)は、遷移308において、ロー電圧レベル(たとえば、ほぼグラウンド電圧レベル)からほぼ第1の電圧レベル(vdd1レベル)に遷移し得る。

センスアンプ差動出力信号(sout、soutb)は、1つのホットであるか、またはホットでないかのいずれかであるので、第1のセンスアンプ出力信号(sout)と第2のセンスアンプ出力信号(soutb)の1つは、特定の期間においてセンスアンプによってアサートされ得る。この期間は、制御信号(sense)のパルス幅にほぼ対応し得る。たとえば、第1のセンスアンプ出力(sout)は、制御信号(sense)が遷移306において遷移した後で、ほぼグラウンド電圧レベルのままであり得る。

第1のセンスアンプ出力信号(sout)は第1のトランジスタ250のゲート端子および図2の第3のトランジスタ254のゲート端子に与えられるので、第1のトランジスタ250および第3のトランジスタ254はオフされたままであり得る。第2のトランジスタ252および第4のトランジスタ256は、ほぼ第1の電圧レベル(vdd1レベル)にある第2のセンスアンプ出力信号(soutb)によってオンされ得る。第4のトランジスタ256は、第2の電源電圧(vdd2)を与える第2の電圧源に結合されるので、第1のレベルシフタ出力120上の第1のレベルシフトされた出力信号は、第2の電圧レベル(vdd2レベル)への遷移を開始する。第1のレベルシフトされた出力信号(out)は、ラッチ106からのフィードバック(すなわち、第2のインバータ264が第1のレベルシフタ出力120を駆動すること)に応答して遷移を完了し、第1のレベルシフトされた出力信号(out)が遷移310において第2の電圧レベル(vdd2レベル)に遷移することをもたらす。したがって、レベルシフトされた差動出力信号(out、outb)の第1のレベルシフトされた出力信号(out)は、差動入力信号(bit、bitb)の第1の電圧レベル(vdd1レベル)と異なり、第2のセンスアンプ出力信号(soutb)の第1の電圧レベル(vdd1レベル)とも異なる、第2の電圧レベル(vdd2レベル)にあり得る。ある特定の実施形態では、第1の電圧レベル(vdd1レベル)は約0.75ボルトであってよく、第2の電圧レベル(vdd2レベル)は約1.155ボルトであってよい。

加えて、第2のトランジスタ252はグラウンド源に結合されるので、第2のレベルシフタ出力122上の第2のレベルシフタ出力信号はグラウンド電圧レベルに遷移し、第2のレベルシフトされた出力信号(outb)が遷移312においてほぼグラウンド電圧レベルに遷移することをもたらす。

制御信号(sense)は、遷移314において、ロー電圧レベル(たとえば、グラウンド電圧レベル)に遷移する。たとえば、制御信号(sense)のパルス幅は、遷移306と遷移314との間の期間に対応する。遷移314における制御信号(sense)の遷移に応答して、センスアンプ102の第2のセンスアンプ出力(soutb)は、遷移316において、第1の電圧レベル(vdd1レベル)からグラウンド電圧レベルに遷移し得る。センスアンプ102の第1のセンスアンプ出力(sout)は、グラウンド電圧レベルのままであり得る。遷移316における第2のセンスアンプ出力(soutb)の遷移に応答して、第2のトランジスタ252および第4のトランジスタ256はオフされ得る。第2のトランジスタ252および第4のトランジスタ256がオフされている間、第1のレベルシフトされた出力信号(out)は第1のラッチポート124を介してラッチ106によって主に駆動され、第2のレベルシフトされた出力信号(outb)は第2のラッチポート126を介してラッチ106によって主に駆動される。

ラッチ106は、ラッチ106に記憶されたデータに基づいて、第1のレベルシフトされた出力信号(out)および第2のレベルシフトされた出力信号(outb)を駆動することができる。ラッチ106は第2の電源電圧(vdd2)と関連付けられる第2のパワードメイン中にあるので、ラッチ106によって駆動される第1のレベルシフトされた出力信号(out)は、ほぼ第2の電圧レベル(vdd2レベル)にあり得る。したがって、レベルシフトされた差動出力信号(out、outb)の第1のレベルシフトされた出力信号(out)は、センスアンプ102の第2のセンスアンプ出力(soutb)が遷移316においてほぼグラウンド電圧レベルに遷移した後、第2の電圧レベル(vdd2レベル)のままであり得る。加えて、ラッチ106に記憶されたデータに基づいて、第2のレベルシフトされた出力信号(outb)は、センスアンプ102の第2のセンスアンプ出力(soutb)が遷移316においてほぼグラウンド電圧レベルに遷移した後、ほぼグラウンド電圧レベルのままであり得る。

図4を参照すると、信号の電圧レベルをシフトするように動作可能な装置のある特定の例示的な実施形態が示され、全般に400と称される。装置400は、差動入力信号(bit、bitb)を受け取り、レベルシフトされた差動出力信号(out、outb)を生成するように構成され得る。装置400は、センスアンプ102、レベルシフト回路(レベルシフタ)104、およびドライバ406を含む。センスアンプ102は、図1および図2のセンスアンプ102に対応してよく、レベルシフタ104は、図1および図2のレベルシフタ104に対応してよい。センスアンプ102は、図1および図2に関して説明された方式で、レベルシフタ104に結合され得る。

ある特定の実施形態では、ドライバ406はレベルシフタ差動出力120、122に結合され得る。たとえば、ドライバ406のドライバポート424、426は、レベルシフタ差動出力120、122に結合され得る。ドライバ406の第1のドライバポート424は、第1のレベルシフタ出力120に結合されてよく、ドライバ406の第2のドライバポート426は、第2のレベルシフタ出力122に結合されてよい。ドライバ406は、第1のドライバポート424上に第1のドライバ出力信号を生成し、第2のドライバポート426上に第2のドライバ出力信号を生成するように構成され得る。

ある特定の実施形態では、ドライバ406は、第1のドライバトランジスタ410および第2のドライバトランジスタ412を含み得る。たとえば、第1のドライバトランジスタ410と第2のドライバトランジスタ412の両方が、pチャネルMOSトランジスタであり得る。第1のドライバトランジスタ410のゲート端子は、第2のレベルシフタ出力122に結合されてよく、第2のドライバトランジスタ412のゲート端子は、第1のレベルシフタ出力120に結合されてよい。

ある特定の実施形態では、ドライバ406は、第2の電源電圧(vdd2)と関連付けられる第2のパワードメイン中にあり得る。例示すると、第1のドライバトランジスタ410の第1の端子416は、第1のレベルシフタ出力120に結合される第1のドライバポート424に結合され得る。第2のドライバトランジスタ412の第1の端子420は、第2のレベルシフタ出力122に結合される第2のドライバポート426に結合され得る。たとえば、第1のドライバトランジスタ410の第1の端子416は第1のドライバトランジスタ410のドレイン端子であってよく、第2のドライバトランジスタ412の第1の端子420は第2のドライバトランジスタ412のドレイン端子であってよい。第1のドライバトランジスタ410の第2の端子418および第2のドライバトランジスタ412の第2の端子422は、第2の電源電圧(vdd2)を与える第2の電圧源に結合され得る。たとえば、第1のドライバトランジスタ410の第2の端子418は第1のドライバトランジスタ410のソース端子であってよく、第2のドライバトランジスタ412の第2の端子422は第2のドライバトランジスタ412のソース端子であってよい。

動作の間、センスアンプ102およびレベルシフタ104は、図1および図2に関して説明された方式で動作し得る。ドライバ406は、第1のドライバポート424上に第1のドライバ出力信号を生成し、第2のドライバポート426上に第2のドライバ出力信号を生成することができる。例示すると、第1のレベルシフタ出力120上の第1のレベルシフタ出力信号がほぼグラウンド電圧レベルにあることに応答して、第2のドライバトランジスタ412がオンされ得る。第2のドライバトランジスタ412の第2の端子422は、第2の電源電圧(vdd2)を与える第2の電圧源に結合されるので、第2のドライバトランジスタ412は、第2のドライバ出力信号がほぼ第2の電圧レベル(vdd2レベル)にあるように、第2のドライバポート426上に第2のドライバ出力信号を生成することができる。第1のレベルシフタ出力120上の第1のレベルシフタ出力信号がほぼ第2の電圧レベル(vdd2レベル)にあることに応答して、第2のドライバトランジスタ412がオフされ得る。

第2のドライバトランジスタ412がオンされるとき、第2のレベルシフトされた出力信号(outb)は、第2のレベルシフタ出力122上の第2のレベルシフタ出力信号と第2のドライバポート426上の第2のドライバ出力信号との両方に基づき得る。第2のドライバトランジスタ412がオフされるとき、第2のレベルシフトされた出力信号(outb)は主に、第2のレベルシフタ出力122上のレベルシフタ104によって生成される第2のレベルシフタ出力信号に基づき得る。

第2のレベルシフタ出力122上の第2のレベルシフタ出力信号がほぼグラウンド電圧レベルにあることに応答して、第1のドライバトランジスタ410がオンになり得る。第1のドライバトランジスタ410の第2の端子418は、第2の電源電圧(vdd2)を与える第2の電圧源に結合されるので、第1のドライバトランジスタ410は、第1のドライバ出力信号がほぼ第2の電圧レベル(vdd2レベル)にあるように、第1のドライバポート424上に第1のドライバ出力信号を生成することができる。第1のレベルシフタ出力120上の第1のレベルシフタ出力信号がほぼ第2の電圧レベル(vdd2レベル)にあることに応答して、第1のドライバトランジスタ410がオフされ得る。

第1のドライバトランジスタ410がオンされるとき、第1のレベルシフトされた出力信号(out)は、第1のレベルシフタ出力120上の第1のレベルシフタ出力信号と第1のドライバポート424上の第1のドライバ出力信号との両方に基づき得る。第1のドライバトランジスタ410がオフされるとき、第1のレベルシフトされた出力信号(out)は主に、第1のレベルシフタ出力120上のレベルシフタ104によって生成される第1のレベルシフタ出力信号に基づき得る。

第1の電圧レベル(vdd1レベル)にある差動入力信号(bit、bitb)から第2の電圧レベル(vdd2レベル)にあるレベルシフトされた差動出力信号(out、outb)を生成することによって、レベルシフトを伴わずに差動入力信号(bit、bitb)を使用することに起因し得る短絡電流が、実質的に除去される。短絡電流を実質的に除去することは、デバイスによる電力消費を減らし得る。加えて、ドライバ406を使用することによって、レベルシフトされた差動出力信号(out、outb)は、レベルシフタ差動出力120、122上のレベルシフタ差動出力信号およびドライバポート424、426上のドライバ出力信号に基づいて与えられ、より強いレベルシフトされた信号をもたらし得る。加えて、センスアンプ102とレベルシフトされた差動出力信号(out、outb)との間の信号経路中で少数の素子(たとえば、第1のトランジスタ250および第2のトランジスタ252)を使用することによって、レベルシフト操作による信号経路上でのタイミングの悪化は限られる。

図4は、第1のドライバトランジスタ410および第2のドライバトランジスタ412をpチャネルMOSトランジスタとして示すが、別の実施形態では、第1のドライバトランジスタ410および第2のドライバトランジスタ412はnチャネルMOSトランジスタであり得る。たとえば、トランジスタのタイプを入れ替えること(すなわち、nチャネルMOSトランジスタをpチャネルMOSトランジスタで置き換え、pチャネルMOSトランジスタをnチャネルMOSトランジスタで置き換えること)、および信号の極性を入れ替えること(たとえば、outとoutbを入れ替えること)は、ドライバ406に関して説明されたのと実質的に同様の動作をもたらし得る。

図5を参照すると、図1の装置100および図2の装置200による、レベルシフトされた出力信号を生成する方法500のある特定の例示的な実施形態が示され、全般に500と称される。方法500は、502において、センスアンプによって、センスアンプ差動出力信号を生成するステップを含む。たとえば、図1、図2、および図4のセンスアンプ102は、センスアンプ差動出力信号(sout、soutb)を生成することができる。センスアンプは、第1のパワードメイン（電力領域）中にあり得る。たとえば、図1、図2、および図4に示されるように、センスアンプは、第1の電源電圧(vdd1)を与える第1の電圧源に結合され得る。

レベルシフタは、504において、センスアンプ差動出力信号に応じたレベルシフタ差動出力信号を生成することができる。たとえば、図1、図2、および図4のレベルシフタ104は、レベルシフタ差動出力120、122上にレベルシフタ差動出力信号を生成することができる。レベルシフタは、第1のトランジスタおよび第2のトランジスタを含む、トランジスタの第1のペアを含み得る。たとえば、トランジスタの第1のペアは、図1の第1のトランジスタ110および第2のトランジスタ112、図2および図4の第1のトランジスタ250および第2のトランジスタ252、または、図2および図4の第3のトランジスタ254および第4のトランジスタ256を含み得る。センスアンプ差動出力信号の第1のセンスアンプ出力信号は第1のトランジスタに与えられ、センスアンプ差動出力信号の第2のセンスアンプ出力信号は第2のトランジスタに与えられる。たとえば、第1のセンスアンプ出力信号(sout)は図1の第1のトランジスタ110に与えられてよく、第2のセンスアンプ出力信号(soutb)は図1の第2のトランジスタ112に与えられてよい。別の例として、第1のセンスアンプ出力信号(sout)は図2および図4の第1のトランジスタ250および第3のトランジスタ254に与えられてよく、第2のセンスアンプ出力信号(soutb)は図2および図4の第2のトランジスタ252および第4のトランジスタ256に与えられてよい。レベルシフタ差動出力信号は、第1のセンスアンプ出力信号が第1のトランジスタに与えられ第2のセンスアンプ出力信号が第2のトランジスタに与えられた後、トランジスタの第1のペアと関連付けられる単一のトランジスタ遅延の後で、生成され得る。

方法500はさらに、レベルシフタ差動出力信号に応じたデータをラッチに記憶するステップを含み得る。たとえば、図1および図2のラッチ106は、レベルシフタ差動出力120、122上のレベルシフタ差動出力信号に対応するデータを記憶し得る。ラッチ106は、第1のパワードメインとは異なる第2のパワードメイン中にあり得る。たとえば、図1および図2に示されるように、ラッチ106は、第2の電源電圧(vdd2)を与える第2の電圧源に結合され得る。

図5の方法500は、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)デバイス、中央処理装置(CPU)などの処理装置、デジタル信号プロセッサ(DSP)、コントローラ、別のハードウェアデバイス、ファームウェアデバイスまたはそれらの任意の組合せによって実施され得る。例として、図5の方法は、図6に関して説明されるような、命令を実行するプロセッサからの信号またはコマンドによって、あるいはそれらに応答して実行され得る。

図6を参照すると、ワイヤレス通信デバイスのある特定の例示的な実施形態のブロック図が示され、全般に600と称される。ワイヤレス通信デバイス600は、メモリ632に結合された、デジタル信号プロセッサ(DSP)などのプロセッサユニット610を含む。ワイヤレス通信デバイス600は、レベルシフタを伴うセンスアンプを含む、メモリ664を含み得る。例示的な実施形態では、メモリに含まれるレベルシフタを伴うセンスアンプは、図1の装置100、図2の装置200、図4の装置400に対応してよく、または図5の方法500に従って動作してよく、またはこれらの組合せである。レベルシフタを伴うセンスアンプを含むメモリ664は、プロセッサユニット610(たとえば、コンピュータ)によって実行可能なプログラムコードを記憶する、非一時的コンピュータ可読記録媒体であり得る。

メモリ632は、プロセッサユニット610(たとえば、コンピュータ)に、レベルシフタを伴うセンスアンプを含むメモリ664からデータを取り出させるように、プロセッサユニット610によって実行可能なプログラムコードを記憶する、非一時的コンピュータ可読記録媒体であり得る。メモリ632は、プロセッサユニット610(たとえば、コンピュータ)に、レベルシフタを伴うセンスアンプを含むメモリ664へデータを記憶させるように、プロセッサユニット610によって実行可能なプログラムコードを記憶する、非一時的コンピュータ可読記録媒体であり得る。

また、図6は、プロセッサユニット610およびディスプレイ628に結合されたディスプレイコントローラ626を示す。コーダ/デコーダ(コーデック)634も、プロセッサユニット610に結合され得る。スピーカー636およびマイクロフォン638はコーデック634に結合され得る。

図6は、ワイヤレスコントローラ640がプロセッサユニット610およびワイヤレスアンテナ642に結合され得ることを示す。特定の実施形態では、プロセッサユニット610、レベルシフタを伴うセンスアンプを含むメモリ664、ディスプレイコントローラ626、メモリ632、コーデック634、およびワイヤレスコントローラ640は、システムインパッケージまたはシステムオンチップデバイス622に含まれる。特定の実施形態では、入力デバイス630および電源644はシステムオンチップデバイス622に結合される。その上、特定の実施形態では、図6に示されるように、ディスプレイ628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644は、システムオンチップデバイス622の外部にある。しかしながら、ディスプレイ628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644の各々は、インターフェースまたはコントローラなどのシステムオンチップデバイス622のコンポーネントに結合され得る。

図6は、ワイヤレスデバイス600のある特定の実施形態を示すが、1つまたは複数のメモリ(たとえば、レベルシフタを伴うセンスアンプを含むメモリ664)は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータを含む、他の電子デバイスに統合され得る。

説明された実施形態とともに、差動出力を有する差動出力信号を生成するための手段を含み得る装置が開示され、差動出力信号を生成するための手段は第1のパワードメイン中にある。たとえば、差動出力を有する差動出力信号を生成するための手段は、図1のセンスアンプ102、図2のセンスアンプ102、図4のセンスアンプ102、差動出力信号を生成するように構成される差動出力を有する1つまたは複数の他のデバイスまたは回路、またはこれらの任意の組合せを含み得る。装置はまた、レベルシフタ差動出力を有し差動出力に結合されるレベルシフタ差動出力信号を生成するための手段を含んでよく、レベルシフタ差動出力信号を生成するための手段は、第1のトランジスタおよび第2のトランジスタを含むトランジスタの第1のペアを含み、差動出力の第1の出力は第1のトランジスタに結合され、差動出力の第2の出力は第2のトランジスタに結合される。たとえば、レベルシフタ差動出力を有するレベルシフタ差動出力信号を生成するための手段は、図1のレベルシフタ104、図2のレベルシフタ104、図4のレベルシフタ104、レベルシフタ差動出力信号を生成するように構成されるレベルシフタ差動出力を有する1つまたは複数の他のデバイスまたは回路、またはこれらの任意の組合せを含み得る。装置はさらに、データを記憶するための手段を含んでよく、データを記憶するための手段は、レベルシフタ差動出力に結合され、データを記憶するための手段は、第1のパワードメインとは異なる第2のパワードメイン中にある。たとえば、データを記憶するための手段は、図1のラッチ106、図2のラッチ106、図4のドライバ406、データを記憶するように構成される1つまたは複数の他のデバイスまたは回路、またはこれらの任意の組合せを含み得る。

本明細書で開示された実施形態とともに説明された様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムのステップは、電子的なハードウェア、プロセッサによって実行されるコンピュータソフトウェア、またはこれら両方の組合せとして実装され得ることが、当業者にはさらに理解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、全般にそれらの機能に関して、上で説明されてきた。そのような機能がハードウェアとして実装されるか、プロセッサ実行可能命令として実装されるかは、具体的な用途およびシステム全体に課された設計制約により決まる。当業者は、説明された機能を各々の具体的な用途に対して様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈されるべきではない。

本明細書で開示される実施形態に関連して説明される方法またはアルゴリズムのステップは、直接ハードウェアで具現化されるか、プロセッサによって実行されるソフトウェアモジュールで具現化されるか、またはその2つの組合せで具現化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野で知られている任意の他の形態の非一時的記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)の中に存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末の中に存在し得る。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に個別コンポーネントとして存在し得る。

開示された実施形態の上記の説明は、当業者が、開示された実施形態を作製または利用するのを可能にするようになされている。これらの実施形態への様々な修正が、当業者には容易に明らかとなり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されることは意図されず、以下の特許請求の範囲で定義されるような原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。

100 装置
102 センスアンプ
104 レベルシフタ
106 ラッチ
110 第1のトランジスタ
112 第2のトランジスタ
114 センスアンプ差動出力
116 センスアンプ差動出力
120 レベルシフタ差動出力
122 レベルシフタ差動出力
124 ラッチポート
126 ラッチポート
200 装置
202 第1のトランジスタの第2の端子
204 第1のトランジスタの第1の端子
206 第3のトランジスタの第2の端子
208 第3のトランジスタの第1の端子
210 第4のトランジスタの第1の端子
212 第4のトランジスタの第2の端子
214 第2のトランジスタの第2の端子
216 第2のトランジスタの第1の端子
250 第1のトランジスタ
252 第2のトランジスタ
254 第3のトランジスタ
256 第4のトランジスタ
260 第1のトランジスタ
262 第2のトランジスタ
264 第1のインバータ
268 第1のプルアップトランジスタ
272 第1のトランジスタ
274 第2のトランジスタ
276 第2のインバータ
280 第2のプルアップトランジスタ
300 タイミング図
400 装置
406 ドライバ
410 第1のドライバトランジスタ
412 第2のドライバトランジスタ
416 第1のドライバトランジスタの第1の端子
418 第1のドライバトランジスタの第2の端子
420 第2のドライバトランジスタの第1の端子
422 第2のドライバトランジスタの第2の端子
424 第1のドライバポート
426 第2のドライバポート
500 方法
600 ワイヤレス通信デバイス
610 プロセッサユニット
622 システムオンチップデバイス
626 ディスプレイコントローラ
628 ディスプレイ
630 入力デバイス
632 メモリ
634 コーデック
636 スピーカー
638 マイクロフォン
640 ワイヤレスコントローラ
642 ワイヤレスアンテナ
644 電源
664 レベルシフタを伴うセンスアンプを含むメモリ

Claims

第1のパワードメイン中にある、センスアンプ差動出力を有するセンスアンプと、
第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および第4のトランジスタを含む、レベルシフタ差動出力を有し前記センスアンプ差動出力に結合されるレベルシフタであって、前記センスアンプ差動出力の第1のセンスアンプ出力が前記第1のトランジスタおよび前記第3のトランジスタに結合され、前記センスアンプ差動出力の第2のセンスアンプ出力が前記第2のトランジスタおよび前記第4のトランジスタに結合される、レベルシフタと、
前記第1のセンスアンプ出力と、前記第1のトランジスタのゲートと、前記第3のトランジスタのゲートとに結合されるゲートを有する第1のプルアップトランジスタを含む、データを記憶するためのラッチであって、前記ラッチは、前記第1のパワードメインとは異なる第2のパワードメイン中にあり、前記レベルシフタ差動出力の第1のレベルシフタ出力と前記ラッチの第1のラッチ出力は第1の共通ノードに結合される、ラッチとを含む、装置。
前記センスアンプ差動出力の前記第1のセンスアンプ出力が、前記第1のトランジスタのゲート端子および前記第3のトランジスタのゲート端子に結合され、前記センスアンプ差動出力の前記第2のセンスアンプ出力が、前記第2のトランジスタのゲート端子および前記第4のトランジスタのゲート端子に結合される、請求項1に記載の装置。
前記第1のトランジスタの第1の端子および前記第2のトランジスタの第1の端子がグラウンド源に結合され、前記第1のトランジスタの第2の端子および前記第2のトランジスタの第2の端子が前記ラッチに結合される、請求項2に記載の装置。
前記第1のトランジスタの前記第2の端子が前記レベルシフタ差動出力の第1のレベルシフタ出力に結合され、前記第2のトランジスタの前記第2の端子が前記レベルシフタ差動出力の第2のレベルシフタ出力に結合される、請求項3に記載の装置。
前記第3のトランジスタの第2の端子が前記レベルシフタ差動出力の前記第2のレベルシフタ出力に結合され、前記第4のトランジスタの第2の端子が前記レベルシフタ差動出力の前記第1のレベルシフタ出力に結合される、請求項4に記載の装置。
前記センスアンプがイネーブル信号に応答して選択的に有効にされ、前記センスアンプが、前記センスアンプ差動出力上にセンスアンプ差動出力信号を生成するように構成され、前記センスアンプ差動出力信号の第1のセンスアンプ出力信号と、前記センスアンプ差動出力信号の第2のセンスアンプ出力信号の1つが、ある期間において前記センスアンプによってアサートされる、請求項1に記載の装置。
前記ラッチがさらに、
インバータ構成を有するトランジスタの第1のペアであって、前記第1のプルアップトランジスタが、前記トランジスタの第1のペアのトランジスタの端子に結合される、トランジスタの第1のペアと、
前記インバータ構成を有するトランジスタの第2のペアと、
前記第2のセンスアンプ出力に結合されるゲート端子を含む第2のプルアップトランジスタであって、トランジスタの前記第2のペアのトランジスタの端子に結合される、第2のプルアップトランジスタとを含む、請求項1に記載の装置。
第1のパワードメイン中にあるセンスアンプによって、センスアンプ差動出力信号を生成するステップと、
第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および第4のトランジスタを含むレベルシフタによって、第1の共通ノードに結合された第1のレベルシフタ出力を含むレベルシフタ差動出力において、前記センスアンプ差動出力信号に応じたレベルシフタ差動出力信号を生成するステップであって、前記センスアンプ差動出力信号の第1のセンスアンプ出力信号が前記第1のトランジスタおよび前記第3のトランジスタに与えられ、前記センスアンプ差動出力信号の第2のセンスアンプ出力信号が前記第2のトランジスタおよび前記第4のトランジスタに与えられる、ステップと、
前記レベルシフタ差動出力信号に応じたデータをラッチに記憶するステップであって、前記ラッチが前記第1のパワードメインとは異なる第2のパワードメイン中にあり、前記ラッチが、前記第1のトランジスタのゲートと、前記第3のトランジスタのゲートと、前記センスアンプの第1の出力とに結合されるゲートを有する第1のプルアップトランジスタを含む、ステップと、
前記第1のプルアップトランジスタを使用して、前記第1の共通ノードに結合された前記ラッチの第1のラッチ出力を介して、前記データに基づいて前記レベルシフタ差動出力信号を駆動するステップとを含む、方法。
前記レベルシフタ差動出力信号が、前記第1のセンスアンプ出力信号が前記第1のトランジスタに与えられ前記第2のセンスアンプ出力信号が前記第2のトランジスタに与えられた後、前記第1のトランジスタおよび前記第2のトランジスタと関連付けられる単一のトランジスタ遅延の後で生成される、請求項8に記載の方法。
前記第1のセンスアンプ出力信号が前記第1のパワードメインに対応する論理ハイ値を有することに応答して、第1のレベルシフタ出力における電圧をプルダウンし、第2のレベルシフタ出力における電圧をプルアップするために、前記センスアンプの前記第1の出力が、前記第1のトランジスタのゲート端子および前記第3のトランジスタのゲート端子に結合され、前記第2のセンスアンプ出力信号が前記第1のパワードメインに対応する前記論理ハイ値を有することに応答して、前記第1のレベルシフタ出力における電圧をプルアップし、前記第2のレベルシフタ出力における電圧をプルダウンするために、前記センスアンプの第2の出力が、前記第2のトランジスタのゲート端子および前記第4のトランジスタのゲート端子に結合される、請求項8に記載の方法。
前記第1のトランジスタの第1の端子および前記第2のトランジスタの第1の端子がグラウンド源に結合され、前記第1のトランジスタの第2の端子および前記第2のトランジスタの第2の端子が前記ラッチに結合され、
前記ラッチがさらに、
インバータ構成を有するトランジスタの第1のペアと、
前記インバータ構成を有するトランジスタの第2のペアとを含み、前記第2のレベルシフタ出力が論理ロー値を有することに応答してトランジスタの前記第1のペアが前記第2のパワードメインに対応する論理ハイ値へと前記第1のレベルシフタ出力を駆動することを可能にするように、前記第1のプルアップトランジスタがトランジスタの前記第1のペアのトランジスタの端子に結合され、前記第1のレベルシフタ出力が前記論理ロー値を有することに応答してトランジスタの前記第2のペアが前記第2のパワードメインに対応する前記論理ハイ値へと前記第2のレベルシフタ出力を駆動することを可能にするように、前記ラッチがさらに、前記センスアンプの前記第2の出力とトランジスタの前記第2のペアのトランジスタの端子とに結合される第2のプルアップトランジスタを含む、請求項10に記載の方法。
第1のパワードメイン中にある、差動出力を有する差動出力信号を生成するための手段と、
第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および第4のトランジスタを含む、レベルシフタ差動出力を有し前記差動出力に結合されるレベルシフタ差動出力信号を生成するための手段であって、前記差動出力の第1の出力が前記第1のトランジスタおよび前記第3のトランジスタに結合され、前記差動出力の第2の出力が前記第2のトランジスタおよび前記第4のトランジスタに結合される、手段と、
データを記憶するための手段であって、前記レベルシフタ差動出力に結合され、前記差動出力の前記第1の出力、前記第1のトランジスタのゲート、および前記第3のトランジスタのゲートに結合されるゲートを有する第1のプルアップトランジスタを含み、前記第1のパワードメインとは異なる第2のパワードメイン中にある、手段とを含み、
前記レベルシフタ差動出力の第1のレベルシフタ出力と前記データを記憶するための手段の第1の出力は第1の共通ノードに結合される、
装置。
前記差動出力の前記第1の出力が、前記第1のトランジスタのゲート端子および前記第3のトランジスタのゲート端子に結合され、前記差動出力の前記第2の出力が、前記第2のトランジスタのゲート端子および前記第4のトランジスタのゲート端子に結合される、請求項12に記載の装置。
データを記憶するための前記手段がさらに、
インバータ構成を有するトランジスタの第1のペアと、
前記インバータ構成を有するトランジスタの第2のペアとを含み、前記第1のプルアップトランジスタがトランジスタの前記第1のペアのトランジスタの端子に結合され、第2のプルアップトランジスタがトランジスタの前記第2のペアのトランジスタの端子に結合される、請求項12に記載の装置。
プロセッサによって実行されると、前記プロセッサに動作を実行させる命令を含む、非一時的コンピュータ可読記録媒体であって、前記動作が、
メモリからデータを取り出すステップを含み、前記データを取り出すステップが、
第1のパワードメイン中にあるセンスアンプを介して、センスアンプ差動出力信号を生成するステップと、
第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および第4のトランジスタを含むレベルシフタを介して、第1の共通ノードに結合された第1のレベルシフタを含むレベルシフタ差動出力において、前記センスアンプ差動出力信号に応じたレベルシフタ差動出力信号を生成するステップであって、前記センスアンプ差動出力信号の第1のセンスアンプ出力信号が前記第1のトランジスタおよび前記第3のトランジスタに与えられ、前記センスアンプ差動出力信号の第2のセンスアンプ出力信号が前記第2のトランジスタおよび前記第4のトランジスタに与えられる、ステップと、
前記レベルシフタ差動出力信号に応じた前記データをラッチに記憶するステップであって、前記ラッチが、前記第1のトランジスタのゲートと、前記第3のトランジスタのゲートと、前記センスアンプの第1の出力とに結合されるゲートを有するプルアップトランジスタを含み、前記ラッチが、前記第1のパワードメインとは異なる第2のパワードメイン中にある、ステップと、
前記プルアップトランジスタを使用して、前記第1の共通ノードに結合された前記ラッチの第1のラッチ出力を介して、前記データに基づく前記レベルシフタ差動出力信号を駆動するステップとを含む、非一時的コンピュータ可読記録媒体。
前記レベルシフタ差動出力の第2のレベルシフタ出力および前記ラッチの第2のラッチ出力が第2の共通ノードに結合される、請求項1に記載の装置。
前記ラッチが前記第1の共通ノードにおける第1のデータ値を記憶し、前記ラッチが前記第2の共通ノードにおける第2のデータ値を記憶する、請求項16に記載の装置。
前記第1の共通ノードにおける第1の出力信号が、前記第1のレベルシフタ出力において出力される第1のレベルシフタ出力信号と、前記第1のラッチ出力において出力される第1のラッチ出力信号とに基づき、前記第2の共通ノードにおける第2の出力信号が、前記第2のレベルシフタ出力において出力される第2のレベルシフタ出力信号と、前記第2のラッチ出力において出力される第2のラッチ出力信号とに基づく、請求項16に記載の装置。
前記第1のプルアップトランジスタが、前記第2のパワードメインの電圧源に直接結合される第1の端子を有する、請求項1に記載の装置。
前記第2のプルアップトランジスタのゲートが、前記第2のトランジスタのゲートおよび前記第4のトランジスタのゲートに結合される、請求項7に記載の装置。