CN104867973A - 场效应管的制造方法和场效应管 - Google Patents
场效应管的制造方法和场效应管 Download PDFInfo
- Publication number
- CN104867973A CN104867973A CN201410061325.0A CN201410061325A CN104867973A CN 104867973 A CN104867973 A CN 104867973A CN 201410061325 A CN201410061325 A CN 201410061325A CN 104867973 A CN104867973 A CN 104867973A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- polysilicon section
- polysilicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种场效应管的制造方法和场效应管，其中，制造方法包括：在形成有外延层的硅片表面形成栅氧化层；在栅氧化层的表面形成多晶硅区，多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段，第二多晶硅段与体区对应设置，第一多晶硅段与体区之外的外延层对应设置；在第一多晶硅段、第二多晶硅段和栅氧化层的表面形成氧化层和介质层；在第一多晶硅段和源区表面形成接触孔；在介质层的表面和接触孔中形成正面金属电极，以使第一多晶硅段通过正面金属电极与源区电连接，而第二多晶硅段作为场效应管的栅极。本发明提供的场效应管的制造方法能够消除场效应管中的栅漏电容。
Description
技术领域
本发明涉及半导体芯片制造技术，尤其涉及一种场效应管的制造方法和场效应管。
背景技术
场效应管是电压控制的一种放大器件，是组成数字集成电路的基本单元，垂直双扩散金属氧化物半导体场效应管（Vertical Double-diffusedMetal Oxide Semiconductor，简称VDMOS）是场效应管中的一种，其具有接近无限大的静态输入阻抗特性，具有较快的开关时间等优点，广泛的应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器以及电子镇流器等领域中。
VDMOS器件的制造方法通常是在形成有外延层的硅片表面形成栅氧化层，然后在栅氧化层的表面形成多晶硅层，之后在多晶硅层的表面依次形成氮化硅层、介质层和金属层。由于外延层和多晶硅层都是导电物质，分别作为漏极和栅极，栅氧化层是绝缘物质，则在多晶硅层、栅氧化层和外延层之间形成了寄生的栅漏电容，该寄生的栅漏电容会影响VDMOS器件的动态特性。
发明内容
本发明提供一种场效应管的制造方法和场效应管，用于解决现有的场效应管中由于存在寄生的栅漏电容而影响场效应管动态性能的问题，以消除场效应管中寄生的栅漏电容。
本发明实施例提供一种场效应管的制造方法，包括：
在形成有外延层的硅片表面形成栅氧化层；
在所述栅氧化层的表面形成多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段；
在所述第一多晶硅段、第二多晶硅段和栅氧化层的表面形成氧化层；
在所述外延层中形成体区和源区，所述体区与所述第二多晶硅段对应设置，所述体区之外的外延层与所述第一多晶硅段对应设置；
在所述氧化层的表面形成介质层；
在所述第一多晶硅段的表面，以及源区的表面形成接触孔；
在所述介质层的表面和所述接触孔中形成正面金属电极，以使所述第一多晶硅段通过所述正面金属电极与所述源区电连接，而所述第二多晶硅段作为所述场效应管的栅极。
如上所述的场效应管的制造方法，在所述栅氧化层的表面形成多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段，包括：
在所述栅氧化层的表面形成多晶硅层；
对所述多晶硅层进行刻蚀，形成多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段。
如上所述的场效应管的制造方法，所述多晶硅区的数量为两个，其中一个分布在所述场效应管的中心，另一个分布在所述场效应管的边缘。
如上所述的场效应管的制造方法，所述栅氧化层的形成温度为900℃至1100℃，厚度为0.05微米至0.2微米。
如上所述的场效应管的制造方法，所述多晶硅层的形成温度为500℃至700℃，厚度为0.3微米至0.8微米。
如上所述的场效应管的制造方法，所述氧化层的形成温度为900℃至1100℃，厚度为0.05微米至0.2微米。
如上所述的场效应管的制造方法，在所述外延层中形成体区，包括：
在所述外延层中的第一设定区域内注入P型离子；
对所述P型离子进行驱入，以形成所述体区。
如上所述的场效应管的制造方法，在所述外延层中形成源区，包括：
在所述外延层中的第二设定区域内注入N型离子；
对所述N型离子进行驱入，以形成所述源区。
如上所述的场效应管的制造方法，所述介质层包括二氧化硅层和磷硅玻璃层；
所述二氧化硅层的厚度为0.2微米，所述磷硅玻璃层的厚度为0.8微米。
本发明实施例还提供一种场效应管，包括：设置有外延层的硅片，在硅片的表面设置有栅氧化层；所述外延层中设置有体区和源区；
所述栅氧化层的表面设置有多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段；所述第二多晶硅段与所述体区对应设置，所述所述第一多晶硅段与体区之外的外延层对应设置；
所述第一多晶硅段和第二多晶硅段的表面以及所述第一多晶硅段和第二多晶硅段之间设置有氧化层，在氧化层的表面依次设置有介质层和正面金属电极；
所述第一多晶硅段表面的氧化层和介质层中开设有接触孔，以使所述第一多晶硅段通过所述正面电极层与所述源区电连接，所述第二多晶硅段作为所述场效应管的栅极。
本实施例提供的技术方案通过将多晶硅区设置为间隔设置的第一多晶硅段和第二多晶硅段，第二多晶硅段作为栅极与体区对应设置，第一多晶硅段与体区之外的外延层部分对应设置，第一多晶硅段经正面金属电极与源区保持电连接，而作为源极，使得在第一多晶硅段、栅氧化层与外延层之间无法形成寄生的栅漏电容，消除了场效应管中寄生的栅漏电容，能够提高场效应管的动态性能。
附图说明
图1为本发明实施例提供的场效应管的制造方法的流程图；
图2为本发明实施例提供的场效应管的制造方法中形成多晶硅区的结构示意图；
图3为本发明实施例提供的场效应管的制造方法中形成氧化层的结构示意图；
图4为本发明实施例提供的场效应管的制造方法中形成P-体区的结构示意图；
图5为本发明实施例提供的场效应管的制造方法中形成N+源区的结构示意图；
图6为本发明实施例提供的场效应管的制造方法中形成P+体区的结构示意图；
图7为本发明实施例提供的场效应管的制造方法中形成介质层的结构示意图；
图8为本发明实施例提供的场效应管的制造方法中形成接触孔的结构示意图；
图9为本发明实施例提供的场效应管的制造方法中形成正面金属电极的结构示意图。
附图标记：
1-衬底； 2-外延层； 3-栅氧化层；
41-第一多晶硅段； 42-第二多晶硅段； 5-氧化层；
61-P-体区； 62-N+源区； 63-P+体区；
7-介质层； 8-接触孔； 9-正面金属电极。
具体实施方式
图1为本发明实施例提供的场效应管的制造方法的流程图。如图1所示，本实施例提供的场效应管的制造方法可以包括：
步骤10、在形成有外延层的硅片表面形成栅氧化层。
步骤20、在栅氧化层的表面形成多晶硅区，多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段。
图2为本发明实施例提供的场效应管的制造方法中形成多晶硅区的结构示意图。如图2所示，步骤10中所提到的硅片可以采用现有技术中常用的外延片，其中包括有N型衬底1和N型外延层2，或者，本领域技术人员也可以选用N型材料作为衬底1，然后按照现有技术中常用的技术手段在衬底1上形成外延层2。
在形成有外延层2的硅片的表面形成栅氧化层3，具体的，栅氧化层3的材料可以为二氧化硅，可采用现有技术中常用的技术手段来实现，栅氧化层3的形成温度可以为900℃至1100℃，其厚度可以为0.05微米至0.2微米。
然后在栅氧化层3的表面形成多晶硅区，多晶硅区包括间隔设置的第一多晶硅段41和第二多晶硅段42。本实施例中，将多晶硅区设置为相互隔离且相互绝缘的分段结构，其目的是将其中的第二多晶硅段42作为场效应管的栅极，其功能与现有技术相同。为了避免在多晶硅区、栅氧化层3和外延层2之间形成寄生的栅漏电容，可将第一多晶硅段41与将要在外延层2中设置的源区保持电连接，使得第一多晶硅段41作为场效应管的源极，进而不再与栅氧化层3和外延层2之间形成寄生的栅漏电容，从而消除了场效应管中寄生的栅漏电容。
具体的，可采用气相沉淀法先在栅氧化层3的表面形成整体的多晶硅层，多晶硅层的形成温度为500℃至700℃，厚度为0.3微米至0.8微米。然后对多晶硅层进行刻蚀，形成多晶硅区，该多晶硅区包括间隔设置的第一多晶硅段41和第二多晶硅段42。
对于本实施例而言，多晶硅区的数量可以为两个，其中一个分布在场效应管的中心，另一个分布在场效应管的边缘。位于图2中心位置处的三个多晶硅段构成第一多晶硅区，位于图2边缘位置处的两个多晶硅段构成第二多晶硅区。第一多晶硅区的三个多晶硅段中，中间的多晶硅段为第一多晶硅段41，其不作为栅极，而在第一多晶硅段41两侧的两个多晶硅段为第二多晶硅段42，作为栅极。第二多晶硅区中的两个多晶硅段中，在外侧的多晶硅段为第一多晶硅段41，不作为栅极，位于第一多晶硅段41内侧的多晶硅段为第二多晶硅段42，作为栅极。
步骤30、在第一多晶硅段、第二多晶硅段和栅氧化层的表面形成氧化层。
图3为本发明实施例提供的场效应管的制造方法中形成氧化层的结构示意图。如图3所示，可以采用炉管工艺技术，在第一多晶硅段41、第二多晶硅段42的表面和栅氧化层3的表面形成氧化层5，氧化层5也填充在相邻的第一多晶硅段41和第二多晶硅段42之间，使二者保持绝缘。
氧化层5的形成温度可以为900℃至1100℃，厚度为0.05微米至0.2微米。在步骤30完成之后，可以执行如下步骤40。
步骤40、在外延层中形成体区和源区，体区与第二多晶硅段对应设置，体区之外的外延层与第一多晶硅段对应设置。
可参照图4至图6，其中，图4为本发明实施例提供的场效应管的制造方法中形成P-体区的结构示意图，图5为本发明实施例提供的场效应管的制造方法中形成N+源区的结构示意图，图6为本发明实施例提供的场效应管的制造方法中形成P+体区的结构示意图。
可采用离子注入和驱入的方式形成体区和源区，本实施例提供一种可实现的方式，依次形成P-体区61、N+源区62和P+体区63。
具体的，首先在外延层2的第一设定区域内注入P型离子，然后对P型离子进行驱入，以形成P-体区61。P型离子可以为硼离子，其剂量可以为（1.0E13～1.0E15）个/平方厘米，驱入能量为80KEV至120KEV，驱入的温度可以为900℃至1200℃，驱入时间可以为50分钟至200分钟。
P-体区61与第二多晶硅段42对应设置，也即第二多晶硅段42设置在P-体区61的上方，二者之间间隔栅氧化层3。在P-体区61之外的外延层2则与第一多晶硅段41对应设置，也即第一多晶硅段41设置在P-体区61之外的外延层2的上方，其目的是使得在P-体区61之外的外延层2上方的该第一多晶硅段41不作为栅极，进而避免在第一多晶硅段41、栅氧化层3以及外延层2之间形成寄生的栅漏电容。
其次，在外延层2的第二区域内注入N型离子，然后对N型离子进行驱入，以形成N+源区62。N型离子可以为磷离子，其剂量可以为（1.0E15～1.0E16）个/平方厘米，驱入能量为100KEV至150KEV，驱入的温度可以为900℃至1200℃，驱入时间可以为30分钟至100分钟。
本实施例所提供的方法是针对场效应管的体区范围内包含两个相互隔离的源区的情况，为了提高形成N+源区的精度，而避免在两个源区之间掺入任何N型离子，可以在形成N+源区之前，形成有氧化层5的硅片表面涂覆一层光刻胶，待其干燥成型后，采用曝光显影的方式只保留两个第二设定区域（也即两个待形成N+源区部分）之间的光刻胶，将其余部分的光刻胶全部去除，以确保将两个N+源区隔离开。上述过程中，光刻胶、光照掩膜以及显影液的选用均可由本领域技术人员根据经验来设定。
之后，可在外延层的第三区域内注入P型离子，然后对P型离子进行驱入，以形成P+体区。P型离子可以为硼离子，其注入剂量可以为（1.0E14～1.0E16）个/平方厘米，驱入能量可以为80KEV至120KEV。
在形成体区和源区之后，可以执行步骤50和60。
步骤50、在氧化层的表面形成介质层。
步骤60、在第一多晶硅段的表面，以及源区的表面形成接触孔。图7为本发明实施例提供的场效应管的制造方法中形成介质层的结构示意图，图8为本发明实施例提供的场效应管的制造方法中形成接触孔的结构示意图。如图7和图8所示，在氧化层5的表面形成介质层7，具体的，可在氧化层5以及栅氧化层3的表面整个形成介质层7。介质层7是绝缘的，包括二氧化硅层和磷硅玻璃层，二氧化硅层的厚度为0.2微米，磷硅玻璃层的厚度为0.8微米。
然后对第一多晶硅段41表面的介质层7、氧化层5以及栅氧化层3进行刻蚀，以形成接触孔8。具体可在介质层7的表面涂覆一层光刻胶，然后采用曝光显影技术将第一多晶硅段41表面的介质层7和氧化层5去除，且将源区（也即N+源区62）表面的介质层7和栅氧化层3去除，在图8中N+源区62表面上方的部分介质层7和栅氧化层3被去除了，且两个相邻的N+源区62之间的P+体区表面的介质层7和栅氧化层3也被去除了，使得去除介质层7、氧化层5和栅氧化层3的部分形成接触孔。在形成接触孔8之后，可执行步骤70。
步骤70、在介质层的表面和接触孔中形成正面金属电极，以使第一多晶硅段通过正面金属电极与源区电连接，而第二多晶硅段作为场效应管的栅极。
图9为本发明实施例提供的场效应管的制造方法中形成正面金属电极的结构示意图。如图9所示，可采用物理气相沉积法在硅片的表面沉积金属，金属层金属铝、硅以及金属铜的合金，并通过光刻技术形成正面金属电极9。
另外，本领域技术人员可以理解的，还可以在衬底的表面形成背面金属电极，背面金属电极为钛镍银复合层。
本实施例提供的技术方案通过将多晶硅区设置为间隔设置的第一多晶硅段和第二多晶硅段，第二多晶硅段作为栅极与体区对应设置，第一多晶硅段与体区之外的外延层部分对应设置，第一多晶硅段经正面金属电极与源区保持电连接作为源极，使得在第一多晶硅段、栅氧化层与外延层之间无法形成寄生的栅漏电容，消除了场效应管中寄生的栅漏电容，能够提高场效应管的动态性能。
本发明实施例还提供一种场效应管，可参照图9所示，该场效应管可以包括：设置有衬底1和外延层2的硅片，在硅片的表面设置有栅氧化层3，在外延层2中设置有体区和源区，具体可以设置有P-体区61、N+源区62和P+体区63。在栅氧化层3的表面设置有多晶硅区，该多晶硅区包括间隔设置的第一多晶硅段41和第二多晶硅段42，其中，第二多晶硅段42与P-体区61对应设置，第一多晶硅段41与P-体区61之外的外延层2对应设置。
另外，在第一多晶硅段41和第二多晶硅段42的表面，第一多晶硅段41和第二多晶硅段42之间，以及栅氧化层3的表面设置有氧化层5，在氧化层5的表面依次设置有介质层7和正面金属电极9。
在第一多晶硅段41表面和N+源区62的表面开设有接触孔8，以使第一多晶硅段41通过正面电极层9与N+源区62保持电连接作为场效应管的源极，而第二多晶硅段42作为场效应管的栅极。
上述场效应管中，由于与P-体区61之外的外延层2对应设置的第一多晶硅段41作为源极，进而避免了在多晶硅区、栅氧化层3以及外延层2之间产生寄生的栅漏电容，提高了场效应管的动态性能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种场效应管的制造方法，其特征在于，包括：
在形成有外延层的硅片表面形成栅氧化层；
在所述栅氧化层的表面形成多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段；
在所述第一多晶硅段、第二多晶硅段和栅氧化层的表面形成氧化层；
在所述外延层中形成体区和源区，所述体区与所述第二多晶硅段对应设置，所述体区之外的外延层与所述第一多晶硅段对应设置；
在所述氧化层的表面形成介质层；
在所述第一多晶硅段的表面，以及源区的表面形成接触孔；
在所述介质层的表面和所述接触孔中形成正面金属电极，以使所述第一多晶硅段通过所述正面金属电极与所述源区电连接，而所述第二多晶硅段作为所述场效应管的栅极。
2.根据权利要求1所述的场效应管的制造方法，其特征在于，在所述栅氧化层的表面形成多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段，包括：
在所述栅氧化层的表面形成多晶硅层；
对所述多晶硅层进行刻蚀，形成多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段。
3.根据权利要求2所述的场效应管的制造方法，其特征在于，所述多晶硅区的数量为两个，其中一个分布在所述场效应管的中心，另一个分布在所述场效应管的边缘。
4.根据权利要求1所述的场效应管的制造方法，其特征在于，所述栅氧化层的形成温度为900℃至1100℃，厚度为0.05微米至0.2微米。
5.根据权利要求3所述的场效应管的制造方法，其特征在于，所述多晶硅层的形成温度为500℃至700℃，厚度为0.3微米至0.8微米。
6.根据权利要求5所述的场效应管的制造方法，其特征在于，所述氧化层的形成温度为900℃至1100℃，厚度为0.05微米至0.2微米。
7.根据权利要求6所述的场效应管的制造方法，其特征在于，在所述外延层中形成体区，包括：
在所述外延层中的第一设定区域内注入P型离子；
对所述P型离子进行驱入，以形成所述体区。
8.根据权利要求6所述的场效应管的制造方法，其特征在于，在所述外延层中形成源区，包括：
在所述外延层中的第二设定区域内注入N型离子；
对所述N型离子进行驱入，以形成所述源区。
9.根据权利要求1所述的场效应管的制造方法，其特征在于，所述介质层包括二氧化硅层和磷硅玻璃层；
所述二氧化硅层的厚度为0.2微米，所述磷硅玻璃层的厚度为0.8微米。
10.一种场效应管，其特征在于，包括：设置有外延层的硅片，在硅片的表面设置有栅氧化层；所述外延层中设置有体区和源区；
所述栅氧化层的表面设置有多晶硅区，所述多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段；所述第二多晶硅段与所述体区对应设置，所述所述第一多晶硅段与体区之外的外延层对应设置；
所述第一多晶硅段、第二多晶硅段的表面以及所述栅氧化层的表面设置有氧化层，在氧化层的表面依次设置有介质层和正面金属电极；
所述第一多晶硅段的表面和源区的表面开设有接触孔，以使第一多晶硅段通过所述正面电极层与所述源区电连接，所述第二多晶硅段作为所述场效应管的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410061325.0A CN104867973B (zh) | 2014-02-24 | 2014-02-24 | 场效应管的制造方法和场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410061325.0A CN104867973B (zh) | 2014-02-24 | 2014-02-24 | 场效应管的制造方法和场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104867973A true CN104867973A (zh) | 2015-08-26 |
| CN104867973B CN104867973B (zh) | 2018-12-21 |
Family
ID=53913685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410061325.0A Active CN104867973B (zh) | 2014-02-24 | 2014-02-24 | 场效应管的制造方法和场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104867973B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486368A (zh) * | 2015-08-27 | 2017-03-08 | 北大方正集团有限公司 | 场效应管的制造方法 |
| CN107799594A (zh) * | 2016-09-01 | 2018-03-13 | 力晶科技股份有限公司 | 半导体元件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894150A (en) * | 1997-12-08 | 1999-04-13 | Magepower Semiconductor Corporation | Cell density improvement in planar DMOS with farther-spaced body regions and novel gates |
| US20020017682A1 (en) * | 2000-07-12 | 2002-02-14 | Shuming Xu | Semiconductor device |
| CN1941413A (zh) * | 2005-09-29 | 2007-04-04 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
| CN102569386A (zh) * | 2010-12-17 | 2012-07-11 | 上海华虹Nec电子有限公司 | 具有屏蔽栅的vdmos器件及其制备方法 |
-
2014
- 2014-02-24 CN CN201410061325.0A patent/CN104867973B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894150A (en) * | 1997-12-08 | 1999-04-13 | Magepower Semiconductor Corporation | Cell density improvement in planar DMOS with farther-spaced body regions and novel gates |
| US20020017682A1 (en) * | 2000-07-12 | 2002-02-14 | Shuming Xu | Semiconductor device |
| CN1941413A (zh) * | 2005-09-29 | 2007-04-04 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
| CN102569386A (zh) * | 2010-12-17 | 2012-07-11 | 上海华虹Nec电子有限公司 | 具有屏蔽栅的vdmos器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张方媛，李德昌: "《VDMOS的虚拟栅结构》", 《电子科技》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486368A (zh) * | 2015-08-27 | 2017-03-08 | 北大方正集团有限公司 | 场效应管的制造方法 |
| CN106486368B (zh) * | 2015-08-27 | 2019-08-06 | 北大方正集团有限公司 | 场效应管的制造方法 |
| CN107799594A (zh) * | 2016-09-01 | 2018-03-13 | 力晶科技股份有限公司 | 半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104867973B (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5746699B2 (ja) | スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造 | |
| CN102549753B (zh) | 超结型沟槽功率mosfet器件 | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| TW200539453A (en) | Insulated gate semiconductor device | |
| JP2012253371A (ja) | 半導体デバイスのための非対称スペーサ構造体を形成する方法 | |
| JP2008244092A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| TWI540699B (zh) | 半導體設備之先進法拉第屏蔽 | |
| US11631763B2 (en) | Termination for trench field plate power MOSFET | |
| CN104867973A (zh) | 场效应管的制造方法和场效应管 | |
| US9812564B1 (en) | Split-gate MOSFET | |
| KR101286704B1 (ko) | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | |
| CN105304492A (zh) | 一种半导体器件及其制造方法 | |
| JP2021103719A (ja) | 半導体装置 | |
| KR20040043279A (ko) | 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법 | |
| KR101063567B1 (ko) | Ｍｏｓ 디바이스 및 그 제조방법 | |
| JP2006210865A (ja) | 半導体装置 | |
| TW201444082A (zh) | 功率半導體元件之製法及結構 | |
| KR101328667B1 (ko) | 트렌치 게이트형 ｍｏｓｆｅｔ의 제조 방법 | |
| KR20110078978A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI672766B (zh) | 隔離元件及其製作方法 | |
| CN107331700B (zh) | 一种沟槽式晶体管结构及其制造方法 | |
| CN115458395A (zh) | 一种场效应管制备方法、装置及场效应管 | |
| JP5100142B2 (ja) | 半導体装置、半導体装置の製造方法及びその使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |