CN106486368A - 场效应管的制造方法 - Google Patents
场效应管的制造方法 Download PDFInfo
- Publication number
- CN106486368A CN106486368A CN201510536129.9A CN201510536129A CN106486368A CN 106486368 A CN106486368 A CN 106486368A CN 201510536129 A CN201510536129 A CN 201510536129A CN 106486368 A CN106486368 A CN 106486368A
- Authority
- CN
- China
- Prior art keywords
- crystal silicon
- silicon area
- area
- photoetching
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 102
- 239000010703 silicon Substances 0.000 claims abstract description 102
- 239000013078 crystal Substances 0.000 claims abstract description 100
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 230000012010 growth Effects 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000034655 secondary growth Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种场效应管的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。
Description
技术领域
本发明涉及半导体芯片制造技术，尤其涉及一种场效应管的制造方法。
背景技术
金属氧化物半导体型场效应管(Metal Oxide Semiconductor FieldEffect Transistor，简称MOSFET)是电压控制的一种放大器件，是组成数字集成电路的基本单元。随着MOSFET加工技术的发展，器件的栅氧化层越来越薄，对静电放电(ESD)现象的伤害变得更加敏感。
目前，为提高MOSFET的可靠性，一般是在栅极多晶硅制作时，同时在栅极和源极之间制作数组背对背的齐纳二极管，它的击穿电压高于栅极工作电压。当MOSFET器件工作时，总有部分二极管处于反偏状态，不会影响栅极上的电位。当栅极和源极因静电产生瞬间高压时，防护二极管就会发生击穿，形成导电通道泄放静电电流，把栅极电位箝位在比较低的电压，避免栅氧化层的击穿。
但是，场效应管中的齐纳二极管与栅极多晶硅一起制作时，齐纳二极管的参数难以单独调节，性能较差，可靠性较低。
发明内容
本发明提供一种场效应管的制造方法，用于解决现有的场效应管中齐纳二极管与栅极多晶硅一起制作时，二极管的参数难以单独调节，性能较差，可靠性较低的问题。
本发明实施例提供一种场效应管的制造方法，包括：在生长有栅氧化层的外延基片表面形成第一多晶硅区，所述第一多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段，第一多晶硅段与栅极区对应设置，第二多晶硅段与源极区对应设置；
在形成有所述第一多晶硅区的外延基片上形成阱区；
在所述第一多晶硅区的表面淀积二氧化硅；
在所述二氧化硅表面形成第二多晶硅区，所述第二多晶硅区与二极管区对应设置；
对所述外延基片进行高温驱入；
在所述第一多晶硅区表面进行光刻和源区离子注入；
在所述第二多晶硅区表面进行光刻和离子注入，形成场效应管的齐纳二极管；
在所述第一多晶硅区表面和所述第二多晶硅区表面淀积介质层，并进行回流；
在所述介质层表面进行接触孔光刻、刻蚀、金属淀积、金属反刻形成所述场效应管的源极和删极。如上所述的场效应管的制造方法，在生长有栅氧化层的外延基片表面形成第一多晶硅区，包括：
在所述栅氧化层的表面形成第一多晶硅层；
对所述第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区。
如上所述的场效应管的制造方法，所述在所述二氧化硅表面形成第二多晶硅区，包括：
在所述二氧化硅表面形成第二多晶硅层；
对所述第二多晶硅层和所述二氧化硅进行光刻和刻蚀，形成第二多晶硅区。
如上所述的场效应管的制造方法，所述在所述第二多晶硅区表面进行光刻和离子注入，形成场效应管的齐纳二极管，包括：
在所述第二多晶硅区表面进行P区光刻和离子注入，形成齐纳二极管的P极；
在所述第二多晶硅区表面进行N区光刻和离子注入，形成齐纳二极管的N极。
如上所述的场效应管的制造方法，所述场效应管为N型场效应管，所述在形成有所述第一多晶硅区的外延基片上形成阱区，包括：
在形成有所述第一多晶硅区的外延基片上注入P型离子；
对所述第一多晶硅区进行光刻和P+离子注入，形成阱区。
如上所述的场效应管的制造方法，所述源区离子为N型离子，所述源区离子注入能量为80千电子伏特～120千电子伏特。
如上所述的场效应管的制造方法，所述在所述第二多晶硅区表面进行P区光刻和离子注入，包括：
在所述第二多晶硅区表面进行P区光刻，注入浓度在1E13个/平方厘米至1E14个/平方厘米之间的P型离子。
如上所述的场效应管的制造方法，所述在所述第二多晶硅区表面进行N区光刻和离子注入，包括：
在所述第二多晶硅区表面进行N区光刻，注入浓度在1E14个/平方厘米至1E15个/平方厘米之间的N型离子。
如上所述的场效应管的制造方法，所述P型离子注入能量为80千电子伏特～120千电子伏特。
本发明提供的场效应管的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。
附图说明
图1为本发明实施例提供的场效应管的制造方法的流程图；
图2为本发明实施例提供的N型MOSFET的制造方法中生成栅氧化层的结构示意图；
图3为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅层的结构示意图；
图4为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅区的结构示意图；
图5为本发明实施例提供的N型MOSFET的制造方法中形成P型阱区的结构示意图；
图6本为发明实施例提供的N型MOSFET的制造方法中形成P+型阱区的结构示意图；
图7为本发明实施例提供的N型MOSFET的制造方法中淀积二氧化硅的结构示意图；
图8为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅层的结构示意图；
图9为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅区的结构示意图；
图10为本发明实施例提供的N型MOSFET的制造方法中高温驱入后各层的结构示意图；
图11为本发明实施例提供的N型MOSFET的制造方法中进行源极区离子注入的结构示意图；
图12为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管P极的结构示意图；
图13为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管N极的结构示意图；
图14为本发明实施例提供的N型MOSFET的制造方法中形成介质层的结构示意图；
图15为本发明实施例提供的N型MOSFET的制造方法中形成的MOSFET的结构示意图。
附图标记：
1-栅氧化层； 2-外延基片； 21-外延层；
22-衬底 3-第一多晶硅区； 31-第一多晶硅段；
32-第二多晶硅段； 4-阱区； 5-二氧化硅；
6-第二多晶硅区； 61-第二多晶硅层； 7-介质层；
7-介质层； 8-接触孔； 9-栅极；
10-源极 11-漏极。
具体实施方式
图1为本发明实施例提供的场效应管的制造方法的流程图。如图1所示，本实施例提供的场效应管的制造方法可以包括：
S100，在生长有栅氧化层1的外延基片2表面形成第一多晶硅区3，所述第一多晶硅区3包括间隔设置的第一多晶硅段31和第二多晶硅段32，第一多晶硅段31与栅极区对应设置，第二多晶硅段32与源极区对应设置。
其中，对于N型MOSFET，本实施例中的栅氧化层生长在N型外延基片上；对于P型MOSFET，本实施例中的栅氧化层生长在P型外延基片上。为方便说明，本实施例统一以N型MOSFET为例进行说明。
图2为本发明实施例提供的N型MOSFET的制造方法中生成栅氧化层的结构示意图。如图2所示，栅氧化层1生长在N型外延基片2上，具体的，外延基片2包括外延层21和衬底22。栅氧化层1的材料可以为二氧化硅，可采用现有技术中常用的技术手段来实现，栅氧化层1的形成温度可以为900℃至1100℃，其厚度可以为0.05微米至0.2微米。
具体的，上述S100，具体包括：
在所述栅氧化层的表面形成第一多晶硅层；
对所述第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区。
图3为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅层的结构示意图，图4为本发明实施例提供的N型MOSFET的制造方法中形成第一多晶硅区的结构示意图。如图3、4所示，首先在在栅氧化层1的表面淀积第一多晶硅层,具体的，可采用气相沉淀法先在栅氧化层1的表面形成整体的第一多晶硅层，第一多晶硅层的形成温度可以为500℃至700℃，厚度为0.3微米至0.8微米。然后对第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区，其中，将第一多晶硅层进行掺杂处理，是为了将第一多晶硅层由高阻状态变为低阻状态，使其可以导电，然后再对掺杂后的第一多晶硅层进行光刻和刻蚀，形成第一多晶硅区3，该第一多晶硅区3包括间隔设置的第一多晶硅段31和第二多晶硅段32，且第一多晶硅区3上有光阻掩膜PR。
S101，在形成有所述第一多晶硅区3的外延基片2上形成阱区4。
具体的，S101包括：
在形成有所述第一多晶硅区的外延基片上注入P型离子，形成P型阱区；
对所述第一多晶硅区进行光刻和P+离子注入，形成P+型阱区。
图5为本发明实施例提供的N型MOSFET的制造方法中形成P型阱区的结构示意图。图6本为发明实施例提供的N型MOSFET的制造方法中形成P+型阱区的结构示意图。如图5、6所示首先向形成有所述第一多晶硅区3的外延基片2上注入P区离子如图5所示，然后在第一多晶硅区3上涂上光阻(PR)，经过曝光后形成图形，从而对第一多晶硅区3进行保护，而向第一多晶硅区3之外的外延基片上再注入P+型离子如图6所示，以形成阱区4。
S102，在所述第一多晶硅区3的表面淀积二氧化硅5。
图7为本发明实施例提供的N型MOSFET的制造方法中淀积二氧化硅的结构示意图。
S103，在所述二氧化硅5表面形成第二多晶硅区6，所述第二多晶硅区与二极管区对应设置。
具体的，S103具体包括：
在所述二氧化硅表面形成第二多晶硅层61；
对所述第二多晶硅层61和所述二氧化硅5进行光刻和刻蚀，形成第二多晶硅区6。
其中，图8为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅层的结构示意图。图9为本发明实施例提供的N型MOSFET的制造方法中形成第二多晶硅区的结构示意图。
如图8、9所示，首先在二氧化硅表面淀积第二多晶硅层61，然后对第二多晶硅层和二氧化硅进行光刻和刻蚀，形成第二多晶硅区6。从图9可以看出，二氧化硅层可以将第一多晶硅区和第二多晶硅区隔离，从而使得齐纳二极管的多晶硅区与栅极多晶硅区隔离，由于第二多晶硅区与第一多晶硅区分别制作，从而第二多晶硅区的参数可以根据MOSFET的击穿特性单独调制，从而可以提高齐纳二极管的可靠性。
S104，对所述外延基片进行高温驱入。
图10为本发明实施例提供的N型MOSFET的制造方法中高温驱入后各层的结构示意图。
S105，在所述第一多晶硅区3表面进行光刻和源区离子注入。
其中，源区离子为N型离子，比如为砷离子或者磷离子，所述源区离子注入能量为80千电子伏特～120千电子伏特，注入浓度可以为1E15个/平方厘米。图11为本发明实施例提供的N型MOSFET的制造方法中进行源极区离子注入的结构示意图。
S106，在所述第二多晶硅区6表面进行光刻和离子注入，形成场效应管的齐纳二极管。
具体的，上述S106，包括：
在所述第二多晶硅区表面进行P区光刻和离子注入，形成齐纳二极管的P极；
在所述第二多晶硅区表面进行N区光刻和离子注入，形成齐纳二极管的N极。
其中，图12为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管P极的结构示意图。图13为本发明实施例提供的N型MOSFET的制造方法中形成齐纳二极管N极的结构示意图。如图12所示，首先在所述第二多晶硅区表面进行P区光刻，然后进行P型离子注入，注入浓度在1E13个/平方厘米至1E14个/平方厘米之间，注入能量为80千电子伏特～120千电子伏特。然后，再在所述第二多晶硅区表面进行N区光刻，注入浓度在1E14个/平方厘米至1E15个/平方厘米之间的N型离子，注入能量为80千电子伏特～120千电子伏特。
S107，在所述第一多晶硅区表面3和所述第二多晶硅区6表面淀积介质层7，并进行回流。
图14为本发明实施例提供的N型MOSFET的制造方法中形成介质层的结构示意图。
具体的，可在栅氧化层1的表面、第一多晶硅区表面3和第二多晶硅区6表面整个形成介质层7。介质层7是绝缘的。然后通过回流工艺，使介质层平坦化，并且对源区、二极管区等注入的杂质进行激活。
S108，在所述介质层表面进行接触孔光刻、刻蚀、金属淀积、金属反刻形成所述场效应管的源极和删极。
图15为本发明实施例提供的N型MOSFET的制造方法中形成的MOSFET的结构示意图。
具体的，在对介质层进行了回流后，对第一多晶硅段31表面的介质层7、以及栅氧化层1进行刻蚀，以形成接触孔。具体可在介质层7的表面涂覆一层光刻胶，然后采用曝光显影技术将第一多晶硅段31表面的介质层7和栅氧化层1去除，且将第二多晶硅段32与第二多晶硅区间的介质层7和栅氧化层1去除，使得去除介质层7和栅氧化层1的部分形成接触孔8。
之后，可采用物理气相沉积法在外延基片的表面沉积金属，金属层可以是由金属铝、硅以及金属铜的合金，并通过光刻技术形成金属电极栅极9和金属电极源极10。
另外，本领域技术人员可以理解的，还可以在衬底的表面形成MOSFET的金属电极漏极11，背面金属电极可以为钛镍银复合层。
本实施例提供的MOSFET的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种场效应管的制造方法，其特征在于，包括：
在生长有栅氧化层的外延基片表面形成第一多晶硅区，所述第一多晶硅区包括间隔设置的第一多晶硅段和第二多晶硅段，第一多晶硅段与栅极区对应设置，第二多晶硅段与源极区对应设置；
在形成有所述第一多晶硅区的外延基片上形成阱区；
在所述第一多晶硅区的表面淀积二氧化硅；
在所述二氧化硅表面形成第二多晶硅区，所述第二多晶硅区与二极管区对应设置；
对所述外延基片进行高温驱入；
在所述第一多晶硅区表面进行光刻和源区离子注入；
在所述第二多晶硅区表面进行光刻和离子注入，形成场效应管的齐纳二极管；
在所述第一多晶硅区表面和所述第二多晶硅区表面淀积介质层，并进行回流；
在所述介质层表面进行接触孔光刻、刻蚀、金属淀积、金属反刻形成所述场效应管的源极和删极。
2.根据权利要求1所述的场效应管的制造方法，其特征在于，在生长有栅氧化层的外延基片表面形成第一多晶硅区，包括：
在所述栅氧化层的表面形成第一多晶硅层；
对所述第一多晶硅层进行掺杂、光刻和刻蚀，形成第一多晶硅区。
3.根据权利要求1所述的场效应管的制造方法，其特征在于，所述在所述二氧化硅表面形成第二多晶硅区，包括：
在所述二氧化硅表面形成第二多晶硅层；
对所述第二多晶硅层和所述二氧化硅进行光刻和刻蚀，形成第二多晶硅区。
4.根据权利要求1所述的场效应管的制造方法，其特征在于，所述在所述第二多晶硅区表面进行光刻和离子注入，形成场效应管的齐纳二极管，包括：
在所述第二多晶硅区表面进行P区光刻和离子注入，形成齐纳二极管的P极；
在所述第二多晶硅区表面进行N区光刻和离子注入，形成齐纳二极管的N极。
5.根据权利要求1-4任一所述的场效应管的制造方法，其特征在于，所述场效应管为N型场效应管，所述在形成有所述第一多晶硅区的外延基片上形成阱区，包括：
在形成有所述第一多晶硅区的外延基片上注入P型离子；
对所述第一多晶硅区进行光刻和P+离子注入，形成阱区。
6.根据权利要求5所述的场效应管的制造方法，其特征在于，所述源区离子为N型离子，所述源区离子注入能量为80千电子伏特～120千电子伏特。
7.根据权利要求5所述的场效应管的制造方法，其特征在于，所述在所述第二多晶硅区表面进行P区光刻和离子注入，包括：
在所述第二多晶硅区表面进行P区光刻，注入浓度在1E13个/平方厘米至1E14个/平方厘米之间的P型离子。
8.根据权利要求7所述的场效应管的制造方法，其特征在于，所述在所述第二多晶硅区表面进行N区光刻和离子注入，包括：
在所述第二多晶硅区表面进行N区光刻，注入浓度在1E14个/平方厘米至1E15个/平方厘米之间的N型离子。
9.根据权利要求7或8所述的场效应管的制造方法，其特征在于，所述P型离子注入能量为80千电子伏特～120千电子伏特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510536129.9A CN106486368B (zh) | 2015-08-27 | 2015-08-27 | 场效应管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510536129.9A CN106486368B (zh) | 2015-08-27 | 2015-08-27 | 场效应管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106486368A true CN106486368A (zh) | 2017-03-08 |
| CN106486368B CN106486368B (zh) | 2019-08-06 |
Family
ID=58233341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510536129.9A Active CN106486368B (zh) | 2015-08-27 | 2015-08-27 | 场效应管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106486368B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097433A (zh) * | 2009-12-10 | 2011-06-15 | 力士科技股份有限公司 | 一种沟槽金属氧化物半导体场效应管及其制造方法 |
| CN102412248A (zh) * | 2010-12-09 | 2012-04-11 | 江苏东光微电子股份有限公司 | Esd保护的功率mosfet或igbt及制备方法 |
| CN104867973A (zh) * | 2014-02-24 | 2015-08-26 | 北大方正集团有限公司 | 场效应管的制造方法和场效应管 |
-
2015
- 2015-08-27 CN CN201510536129.9A patent/CN106486368B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097433A (zh) * | 2009-12-10 | 2011-06-15 | 力士科技股份有限公司 | 一种沟槽金属氧化物半导体场效应管及其制造方法 |
| CN102412248A (zh) * | 2010-12-09 | 2012-04-11 | 江苏东光微电子股份有限公司 | Esd保护的功率mosfet或igbt及制备方法 |
| CN104867973A (zh) * | 2014-02-24 | 2015-08-26 | 北大方正集团有限公司 | 场效应管的制造方法和场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106486368B (zh) | 2019-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI478241B (zh) | 金氧半場效應電晶體作用區與邊界終止區的電荷平衡 | |
| US9876103B2 (en) | Semiconductor device and transistor cell having a diode region | |
| US10204987B2 (en) | Semiconductor device and manufacturing method for the semiconductor device | |
| TW588460B (en) | Trench power MOSFET and method of making the same | |
| TWI545728B (zh) | 半導體元件 | |
| KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| CN111463264A (zh) | 半导体装置 | |
| JP2005510881A5 (zh) | ||
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| US9929259B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| EP3806161A1 (en) | Silicon carbide device with an implantation tail compensation region | |
| JP7288827B2 (ja) | 半導体装置の製造方法 | |
| JP4889645B2 (ja) | 半導体装置の製造方法 | |
| JP6391136B2 (ja) | 高電圧ダイオード | |
| JP5399650B2 (ja) | 半導体装置 | |
| JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN104299908B (zh) | Vdmos及其制造方法 | |
| KR100485910B1 (ko) | 고내압 모스 트랜지스터 및 그 제조 방법 | |
| CN106486368A (zh) | 场效应管的制造方法 | |
| KR102094769B1 (ko) | 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법 | |
| CN106298681B (zh) | 一种mosfet器件及其制作方法 | |
| CN105810732B (zh) | 沟槽式功率金氧半场效晶体管与其制作方法 | |
| JP4765175B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US11996442B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN106601819B (zh) | Pldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220728 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |