CN115458395A - 一种场效应管制备方法、装置及场效应管 - Google Patents
一种场效应管制备方法、装置及场效应管 Download PDFInfo
- Publication number
- CN115458395A CN115458395A CN202211076294.7A CN202211076294A CN115458395A CN 115458395 A CN115458395 A CN 115458395A CN 202211076294 A CN202211076294 A CN 202211076294A CN 115458395 A CN115458395 A CN 115458395A
- Authority
- CN
- China
- Prior art keywords
- region
- drift region
- ions
- field effect
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 24
- 150000002500 ions Chemical class 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 210000005056 cell body Anatomy 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 abstract description 19
- 238000002347 injection Methods 0.000 abstract description 10
- 239000007924 injection Substances 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 210000003850 cellular structure Anatomy 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种场效应管制备方法、装置及场效应管，涉及半导体技术领域，包括：构建元胞主体，其中，元胞主体设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙；将第一Al+离子注入处于两个侧墙之间的第一沟槽区正对的漂移区，以形成第一P+区；对Poly层和侧墙进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。本申请能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC‑MOSFET能够进一步小型化。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种场效应管制备方法、装置及场效应管。
背景技术
相关技术中，场效应晶体管，简称为场效应管，是一种电压型控制器件，其包括有金属-氧化物半导体场效应晶体管(metal-oxide semiconductor FET，简称MOSFET)。MOSFET具有开关速度快、高频性能、输入阻抗高、噪声小、驱动功率小、动态范围大、安全工作区域(SOA)宽等一系列优点，因而被广泛的应用。碳化硅MOSFET(SiC-MOSFET)，作为MOSFET的一种，因其高耐压、低损耗、高效率等特性，一直备受重视。在SiC-MOSFET的应用中，通常采用沟槽结构制作得到沟槽型SiC-MOSFET，从而能够最大限度地发挥SiC的特性。但是沟槽型SiC-MOSFET的制备存在一定缺陷，例如，沟槽型SiC-MOSFET的制备工艺，通常在注入Al+离子以形成P+区的过程中，会存在注入偏差，进而导致得到的P+区在尺寸精度上存在误差，进而导致元胞结构的尺寸受到影响，无法对元胞结构进一步缩小，使得SiC-MOSFET的进一步小型化受到阻碍。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种场效应管制备方法、装置及场效应管，能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC-MOSFET能够进一步小型化。
根据本申请的第一方面实施例的场效应管制备方法，包括：
构建元胞主体，其中，所述元胞主体设置有漂移区，所述漂移区的两侧间隔设置有Poly层，所述Poly层的高度高于所述漂移区的高度；
在两个所述Poly层之间的所述漂移区的中间区域上淀积第一介质层，并对所述第一介质层进行刻蚀处理，以在两个所述Poly层相对的两侧均形成侧墙；
将第一Al+离子注入处于两个所述侧墙之间的第一沟槽区正对的所述漂移区，以形成第一P+区；
对所述Poly层和所述侧墙进行平整处理，并在平整后的所述Poly层、所述漂移区铺设金属电极，以得到场效应管。
根据本申请的一些实施例，所述Poly层的高度比所述漂移区的中间区域的高度高1μm。
根据本申请的一些实施例，所述侧墙的宽度为0.4-0.5μm。
根据本申请的一些实施例，所述构建元胞主体，包括：
在衬底上铺设漂移区；
在所述漂移区上依次铺设第二介质层、光刻胶，并对所述漂移区两侧区域的所述第二介质层、所述光刻胶进行光刻处理，以形成第二沟槽区；
对位于所述第二沟槽区底部的所述漂移区进行刻蚀处理，以形成刻蚀区，并将第二Al+离子注入所述刻蚀区以形成第二P+区；
在所述第二P+区上铺设栅氧化层，并在所述栅氧化层上铺设所述Poly层；
去除所述漂移区的中间区域的所述第二介质层、所述光刻胶，并在所述漂移区中间区域依次注入第三Al+离子形成P-well区、注入N+离子形成N+区，其中，所述N+区位于所述P-well区的上方。
根据本申请的一些实施例，所述第二Al+离子的注入能量为50-150kev，所述第二Al+离子的注入剂量为5*1013-5*1014cm-2。
根据本申请的一些实施例，所述第三Al+离子的注入能量为100-400kev，所述第三Al+离子的注入剂量为1*1012-2*1013cm-2；所述N+离子的注入能量为50-100kev，所述N+离子的注入剂量为5*1013-5*1014cm-2。
根据本申请的一些实施例，所述Poly层和所述第二P+区的间距为0.4-0.5μm。
根据本申请的一些实施例，所述第一Al+离子的注入能量为50-200kev，所述第一Al+离子的注入剂量为5*1014-5*1015cm-2。
根据本申请的第二方面实施例的场效应管制备装置，所述场效应管制备装置用于实施如第一方面实施例所述的场效应管制备方法。
根据本申请的第三方面实施例的场效应管，所述场效应管通过如第一方面实施例所述的场效应管制备方法制备得到。
根据本申请实施例的场效应管制备方法，具有如下有益效果：首先，构建元胞主体，其中，元胞主体设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；其次，在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙；
将第一Al+离子注入处于两个侧墙之间的第一沟槽区正对的漂移区，以形成第一P+区；最后，对Poly层和侧墙进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。本申请的场效应管制备方法，通过在两个Poly层之间的漂移区设置与Poly层紧靠的侧墙，当第一Al+离子注入时，就可以通过侧墙将第一Al+离子限制在需要形成第一P+区的范围内，从而有效提高第一Al+离子的注入精度，进而减小第一Al+离子的注入偏差，因而无需设置更宽的区域来进行第一Al+离子的注入，最终达到缩小元胞结构尺寸的目的；此外，SiC-MOSFET由多个元胞构成，因此，缩小元胞结构就可以达到SiC-MOSFET的尺寸变小的目的。综上，本申请的场效应管制备方法，能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC-MOSFET能够进一步小型化。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
下面结合附图和实施例对本申请做进一步的说明，其中：
图1为现有元胞结构的结构尺寸示意图；
图2为图1中元胞结构的制备过程中的结构变化示意图；
图3为本申请实施例所提供的场效应管制备方法的步骤流程图；
图4为根据图3中的场效应管制备方法制备元胞结构过程中的结构变化示意图；
图5为根据图4中的(g)所示的结构放大示意图；
图6为根据图3中的场效应管制备方法的制备得到的元胞结构的结构尺寸示意图。
附图标记：
元胞主体100、侧墙110、第一沟槽区120。
具体实施方式
下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
需要说明的是，虽然在系统示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于系统中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本申请的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
沟槽型SiC-MOSFET是SiC-MOSFET的一种，沟槽型SiC-MOSFET具有高沟道迁移率、高可靠性、低比导通电阻等性能，因此，沟槽型SiC-MOSFET相比于平面型SiC-MOSFET，性能更加优异，但是沟槽型SiC-MOSFET因制备工艺复杂，因而成本偏高。具体地，如图1所示，为目前的SiC-MOSFET截面结构；要制备S(Source)极和G(Gate)极一般需要两张光刻版，如图2所示，第一张光刻版定位沟槽位置并刻槽，刻完槽后填充的多晶硅(Poly)层，然后自对准形成p阱区(即P-well区)，N+区，最后一张光刻版用来做中间区域的离子注入以形成位于两个Poly层之间的P+区。相关技术有已下缺陷：
(1)使用了两张光刻版，分别进行了N+区以及P+的离子注入，两张光刻版的使用，使得制备工艺步骤较为复杂，用料成本较高；
(2)由于两张光刻版的的使用，后一张光刻版是在前一张光刻版的工艺精度的基础上，再次形成另一工艺精度，会使得精度偏差的放大。具体地，如图1所示，采用两张光刻板的技术方案，由于工艺设备的影响，光刻工艺中的层与层之间的套刻精度为0.2μm，因而会存在约±0.2μm的注入偏差，因此需要留0.4μm的余量，而实际上，由于P-well区中的P+区厚度一般只有0.2-0.3μm，因此P+区和G极的间距在0.4-0.5μm为较佳尺寸；但是由于注入偏差的影响，使得元胞结构的中间区域的P+区和G极的间距一般为0.8-1μm，因此，采用两张光刻板的技术方案造成了SiC-MOSFET的小型化受到了阻碍。
基于此，本申请提供了一种场效应管制备方法，能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC-MOSFET能够进一步小型化。
下面，参照图3-6描述本申请实施例的场效应管制备方法。
可以理解的是，如图3和图5所示，场效应管制备方法，包括：
构建元胞主体100，其中，元胞主体100设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；具体地，漂移区为图4中的SiC N-epi；
在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙110；具体地，如图4中(f)和图5所示，第一介质层会覆盖漂移区的中间区域的全部区域，通过刻蚀处理，分别形成第一沟槽区120和侧墙110；
将第一Al+离子注入处于两个侧墙110之间的第一沟槽区120正对的漂移区，以形成第一P+区；具体地，第一沟槽区120正对的漂移区，可以理解为第一沟槽区120正下方的漂移区；
对Poly层和侧墙110进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。
首先，构建元胞主体100，其中，元胞主体100设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；其次，在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙110；之后，将第一Al+离子注入处于两个侧墙110之间的第一沟槽区120正对的漂移区，以形成第一P+区；最后，对Poly层和侧墙110进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。本申请的场效应管制备方法，通过在两个Poly层之间的漂移区设置与Poly层紧靠的侧墙110，当第一Al+离子注入时，就可以通过侧墙110将第一Al+离子限制在需要形成第一P+区的范围内，从而有效提高第一Al+离子的注入精度，进而减小第一Al+离子的注入偏差，因而无需设置更宽的区域来进行第一Al+离子的注入，最终达到缩小元胞结构尺寸的目的；此外，SiC-MOSFET由多个元胞构成，因此，缩小元胞结构就可以达到SiC-MOSFET的尺寸变小的目的。综上，本申请的场效应管制备方法，能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC-MOSFET能够进一步小型化。
可以理解的是，构建元胞主体100，包括：
在衬底上铺设漂移区；具体地，衬底为图4中的SiC N+sub；
在漂移区上依次铺设第二介质层、光刻胶，并对漂移区两侧区域的第二介质层、光刻胶进行光刻处理，以形成第二沟槽区；
对位于第二沟槽区底部的漂移区进行刻蚀处理，以形成刻蚀区，并将第二Al+离子注入刻蚀区以形成第二P+区；
在第二P+区上铺设栅氧化层，并在栅氧化层上铺设Poly层；
去除漂移区的中间区域的第二介质层、光刻胶，并在漂移区中间区域依次注入第三Al+离子形成P-well区、注入N+离子形成N+区，其中，N+区位于P-well区的上方。
需要说明的是，第一介质层、第二介质层均为SiO2。
可以理解的是，第二Al+离子的注入能量为50-150kev，第二Al+离子的注入剂量为5*1013-5*1014cm-2。
可以理解的是，第三Al+离子的注入能量为100-400kev，第三Al+离子的注入剂量为1*1012-2*1013cm-2；N+离子的注入能量为50-100kev，N+离子的注入剂量为5*1013-5*1014cm-2。
可以理解的是，Poly层和第二P+区的间距为0.4-0.5μm。
可以理解的是，第一Al+离子的注入能量为50-200kev，第一Al+离子的注入剂量为5*1014-5*1015cm-2。
可以理解的是，Poly层的高度比漂移区的中间区域的高度高1μm。
可以理解的是，侧墙110的宽度为0.4-0.5μm。
下面参照图4描述本申请实施例的场效应管制备方法。
步骤一，如图4中(a)所示，根据不同电压等级的MOSFET，也就是根据需要设计的MOSFET的相关性能参数，在SiC衬底(SiC N+sub)上铺设相应浓度和厚度的SiC N-外延材料，形成漂移区；
步骤二，如图4中(b)所示，在漂移区的上表面依次铺设SiO2介质层和光刻胶，也就是第二介质层和光刻胶，即图4中(b)所示的阴影部分，此时，SiO2介质层和光刻胶铺满漂移区的上表面，之后对光刻胶和SiO2介质层进行光刻处理，形成图4中(b)所示的漂移区上表面两侧的第二沟槽区；
步骤三，如图4中(c)所示，对两个第二沟槽区正对的漂移区表面，也就是两个第二沟槽区之间的SiC N-epi上表面，进行垂直刻蚀处理，刻蚀深度约1μm，刻蚀完成后，得到刻蚀区，对刻蚀区进行第二AL+离子注入形成第二P+区，也就是(c)漂移区两侧的P+区，其中，第二P+区注入能量为50-150kev，剂量为5*1013-5*1014cm-2(科学计数法表示为5e13-5e14)；
步骤四，如图4中(d)所示，在处于第二沟槽区正下方的第二P+区上表面、处于第二沟槽区一侧的漂移区的侧壁表面热氧化以铺设一层约40nm的SiO2栅氧化层，铺设完毕后，在槽内填充多晶硅作为Poly区，Poly区填充高度约高出漂移区中间区域上表面1μm，高出表面1μm左右，一方面是为了方便后续进行自对准工艺，二是为了避免Poly区填充后且在步骤八平整后Poly区的高度，不超过漂移区中间区域上表面所处高度，因此，需要留一定的余量；
步骤五，如图4中(e)所示，去除图4中(c)所示的阴影部分，也就是去除SiO2介质层和光刻胶，并进行第三Al+离子注入形成P-well区，N离子注入形成N+区，注意这里第三Al+离子的注入能量较大，为100-400kev，剂量较小，为1*1012-2*1013cm-2(科学计数法表示为1e12-2e13)，N+离子的能量较小，为50-100kev，剂量较大，为5*1013-5*1014(科学记数法表示为5e13-5e14)，从而形成N+有源区以及沟道；
下面的步骤六至步骤八为为自对准工艺步骤。
步骤六，如图4中(f)和图5所示，在漂移区中间区域表面和poly区表面重新淀积一层0.4-0.5μm的SiO2介质层，以形成第一介质层；之后，对SiO2介质层采用各向异性刻蚀工艺，从而在Poly区的一侧形成侧墙110，侧墙110在水平方向上的宽度为0.4-0.5μm；其中，各向异性刻蚀是指不同的结晶学平面呈现出不同的腐蚀速率的刻蚀方法。选择这个侧墙110宽度主要原因是，宽度如果太小会影响P-well区的反型，增大导通电阻；宽度如果太大，比如0.8-1μm，又会使得元胞尺寸增加，同样会增大导通电阻。
步骤七，如图4中(g)所示，进行第一Al+离子注入形成第一P+区；该第一P+区需要将N+反型，因此注入剂量会非常高，能量为50-200kev，剂量为5*1014-5*1015cm-2(科学记数法表示为5e14-3e15)。在该步骤中，如图6所示，P+区和Poly层之间的间距为0.4-0.5μm，这与现有技术的0.8-1μm相比，会使得Cell pitch大大缩小，由于采用了Poly层和侧墙110的自对准技术，P+区和poly层之间不会出现对准偏差，不需要保留余量。
步骤八，如图4中(h)所示，对Poly层、漂移区表面做平整化处理，使用溶剂去除高出漂移区表面的Poly层以及侧墙110，形成G极。
步骤九，如图4中(i)所示，形成欧姆接触金属电极，也就是源极，最终构建得到元胞结构，以及对应的SiC-MOSFET。
本申请还提供了一种场效应管制备装置，场效应管制备装置用于实施如上述实施例的场效应管制备方法。
本申请还提供了一种场效应管，场效应管通过如上述实施例的场效应管制备方法制备得到。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下作出各种变化。此外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
Claims (10)
1.一种场效应管制备方法，其特征在于，包括：
构建元胞主体，其中，所述元胞主体设置有漂移区，所述漂移区的两侧间隔设置有Poly层，所述Poly层的高度高于所述漂移区的高度；
在两个所述Poly层之间的所述漂移区的中间区域上淀积第一介质层，并对所述第一介质层进行刻蚀处理，以在两个所述Poly层相对的两侧均形成侧墙；
将第一Al+离子注入处于两个所述侧墙之间的第一沟槽区正对的所述漂移区，以形成第一P+区；
对所述Poly层和所述侧墙进行平整处理，并在平整后的所述Poly层、所述漂移区铺设金属电极，以得到场效应管。
2.根据权利要求1所述的场效应管制备方法，其特征在于，所述Poly层的高度比所述漂移区的中间区域的高度高1μm。
3.根据权利要求1所述的场效应管制备方法，其特征在于，所述侧墙的宽度为0.4-0.5μm。
4.根据权利要求1所述的场效应管制备方法，其特征在于，所述构建元胞主体，包括：
在衬底上铺设漂移区；
在所述漂移区上依次铺设第二介质层、光刻胶，并对所述漂移区两侧区域的所述第二介质层、所述光刻胶进行光刻处理，以形成第二沟槽区；
对位于所述第二沟槽区底部的所述漂移区进行刻蚀处理，以形成刻蚀区，并将第二Al+离子注入所述刻蚀区以形成第二P+区；
在所述第二P+区上铺设栅氧化层，并在所述栅氧化层上铺设所述Poly层；
去除所述漂移区的中间区域的所述第二介质层、所述光刻胶，并在所述漂移区中间区域依次注入第三Al+离子形成P-well区、注入N+离子形成N+区，其中，所述N+区位于所述P-well区的上方。
5.根据权利要求4所述的场效应管制备方法，其特征在于，所述第二Al+离子的注入能量为50-150kev，所述第二Al+离子的注入剂量为5*1013-5*1014cm-2。
6.根据权利要求4所述的场效应管制备方法，其特征在于，所述第三Al+离子的注入能量为100-400kev，所述第三Al+离子的注入剂量为1*1012-2*1013cm-2；所述N+离子的注入能量为50-100kev，所述N+离子的注入剂量为5*1013-5*1014cm-2。
7.根据权利要求4所述的场效应管制备方法，其特征在于，所述Poly层和所述第二P+区的间距为0.4-0.5μm。
8.根据权利要求1所述的场效应管制备方法，其特征在于，所述第一Al+离子的注入能量为50-200kev，所述第一Al+离子的注入剂量为5*1014-5*1015cm-2。
9.一种场效应管制备装置，其特征在于，所述场效应管制备装置用于实施如权利要求1至8任意一项所述的场效应管制备方法。
10.一种场效应管，其特征在于，所述场效应管通过如权利要求1至8任意一项所述的场效应管制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211076294.7A CN115458395A (zh) | 2022-09-05 | 2022-09-05 | 一种场效应管制备方法、装置及场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211076294.7A CN115458395A (zh) | 2022-09-05 | 2022-09-05 | 一种场效应管制备方法、装置及场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115458395A true CN115458395A (zh) | 2022-12-09 |
Family
ID=84301505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211076294.7A Pending CN115458395A (zh) | 2022-09-05 | 2022-09-05 | 一种场效应管制备方法、装置及场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115458395A (zh) |
-
2022
- 2022-09-05 CN CN202211076294.7A patent/CN115458395A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| JP2010062557A (ja) | トレンチゲート構造を有する半導体デバイスおよびその製造方法 | |
| CN109065539B (zh) | 一种bcd半导体器件及其制造方法 | |
| JP2009088005A (ja) | 半導体装置およびその製造方法 | |
| DE102017122634B4 (de) | Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| US11251296B2 (en) | MOSFET device with shielding region and manufacturing method thereof | |
| CN111370463A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN113284954B (zh) | 一种高沟道密度的碳化硅mosfet及其制备方法 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| JP2010103337A (ja) | 電力用半導体装置 | |
| CN105826360A (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| JP2005045123A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| CN115458395A (zh) | 一种场效应管制备方法、装置及场效应管 | |
| CN115020486A (zh) | 一种ldmos晶体管结构以及对应的制造方法 | |
| US11309384B2 (en) | Super junction semiconductor device and method of manufacturing the same | |
| CN104867973A (zh) | 场效应管的制造方法和场效应管 | |
| CN112530805B (zh) | 横向双扩散金属氧化物半导体器件及制作方法、电子装置 | |
| KR101068139B1 (ko) | Ｌｄｍｏｓｆｅｔ 제조방법 | |
| CN112071913A (zh) | 一种碳化硅平面栅mosfet元胞结构及制作方法 | |
| KR100306744B1 (ko) | 트렌치게이트전력소자의제조방법 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| JP5014622B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| CN112447844A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |