JP5100142B2 - 半導体装置、半導体装置の製造方法及びその使用方法 - Google Patents
半導体装置、半導体装置の製造方法及びその使用方法 Download PDFInfo
- Publication number
- JP5100142B2 JP5100142B2 JP2007024579A JP2007024579A JP5100142B2 JP 5100142 B2 JP5100142 B2 JP 5100142B2 JP 2007024579 A JP2007024579 A JP 2007024579A JP 2007024579 A JP2007024579 A JP 2007024579A JP 5100142 B2 JP5100142 B2 JP 5100142B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- semiconductor layer
- conductivity type
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
図1を参照して、第1実施形態の半導体装置について説明する。図1は、第1実施形態の半導体装置を説明するための概略図であり、主要部の切断端面を示している。
図3及び図4を参照して、この発明の半導体装置の製造方法について説明する。図3及び図4は、図1を参照して説明した第1実施形態の半導体装置の製造方法を説明するための工程図であって、各工程で形成された主要部の切断端面を示している。
図5を参照して、第2実施形態の半導体装置について説明する。図5は、第2実施形態の半導体装置を説明するための概略図であり、主要部の切断端面を示している。
図6〜8を参照して、この発明の半導体装置の製造方法について説明する。図6〜8は、半導体装置の製造方法を説明するための工程図であって、各工程で形成された主要部の切断端面を示している。なお、図3及び4を参照して説明した第1実施形態と重複する説明は省略する。
12 第1領域
14 第2領域
20、21 基板(SOI基板)
22 支持層
24 絶縁層(BOX層)
26、26a、26b 半導体層(SOI層)
30、50 MOS型電界効果トランジスタ(MOSFET)
32、52 ゲート絶縁膜
34、54 ゲート電極
35、43、55、63 金属シリサイド膜
36、56 サイドウォール
40、60 低濃度拡散層
42、62 不純物拡散領域
44、64 不純物低濃度拡散領域
46、66 チャネル領域
48 Ar注入領域
68 結晶欠陥領域
70 レジストパターン
72、72a、72b シリコン酸化膜
74 窒化膜マスク
Claims (19)
- 第1領域及び第2領域が設定されている基板であって、絶縁層、及び該絶縁層上に形成された半導体層を有する当該基板と、
前記第1領域に形成された第1MOS型電界効果トランジスタと、
前記第2領域に形成された第2MOS型電界効果トランジスタと
を備え、
前記第1MOS型電界効果トランジスタは、
前記半導体層上にゲート絶縁膜を介して設けられた第1ゲート電極と、
前記半導体層の前記第1ゲート電極を挟む位置に形成された、一対の第1不純物拡散領域と
を備え、
前記第2MOS型電界効果トランジスタは、
前記半導体層上にゲート絶縁膜を介して設けられた第2ゲート電極と、
前記半導体層の前記第2ゲート電極を挟む位置に形成された、一対の第2不純物拡散領域と、
前記半導体層の前記絶縁層側の領域部分の、チャネルが形成される領域と、前記第2不純物拡散領域との境界面近傍に結晶欠陥領域と
を備え、
前記第1不純物拡散領域に印加する電源電圧を第1電圧V1とし、
前記第2不純物拡散領域に印加する電源電圧を前記第1電圧V1よりも大きい第2電圧V2とする
ことを特徴とする半導体装置。 - 前記第1MOS型電界効果トランジスタは、さらに、前記半導体層の、前記第1ゲート電極の直下のチャネルが形成される領域と、前記第1不純物拡散領域とによって挟まれる部分に、前記第1不純物拡散領域よりも不純物濃度が低く、かつ前記第1不純物拡散領域と同じ導電型の第1不純物低濃度拡散領域を備え、
前記第2MOS型電界効果トランジスタは、さらに、前記半導体層の、前記第2ゲート電極の直下のチャネルが形成される領域と、前記第2不純物拡散領域とによって挟まれる部分に、前記第2不純物拡散領域よりも不純物濃度が低く、かつ前記第2不純物拡散領域と同じ導電型の第2不純物低濃度拡散領域を備え、
前記結晶欠陥領域は、前記第2領域における前記半導体層の前記絶縁層側の領域部分の、チャネルが形成される領域と、前記第2不純物低濃度拡散領域との境界面近傍に形成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記基板の半導体層に第1導電型の不純物が注入されており、
前記第1及び第2不純物拡散領域は、前記第1導電型とは異なる第2導電型の領域である
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1及び第2MOS型電界効果トランジスタの両者が、n型のMOS型電界効果トランジスタであることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記基板の、前記第1領域の半導体層には第1導電型の不純物が注入されており、かつ、前記第2領域の半導体層には、前記第1導電型とは異なる第2導電型の不純物が注入されており、
前記第1不純物拡散領域は、前記第2導電型の領域であり、
前記第2不純物拡散領域は、前記第1導電型の領域である
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1電圧V1が最大でも1.2Vであり、
前記第2電圧V2が最小でも1.8Vである
ことを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。 - 前記第1電圧V1が最大でも1.0Vである
ことを特徴とする請求項6に記載の半導体装置。 - 前記第2領域の半導体層の厚みが、前記第1領域の半導体層の厚みよりも大きい
ことを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。 - 絶縁層、及び該絶縁層上に半導体層を有する基板を用意する工程と、
該基板に第1領域及び第2領域を設定する工程と、
前記第2領域の半導体層の厚みを、前記第1領域の半導体層の厚みよりも大きくする工程と、
前記第1領域及び第2領域の半導体層上に、絶縁膜及び導電膜を順次に積層して形成した後、前記絶縁膜及び導電膜をパターニングして、それぞれゲート絶縁膜及びゲート電極を形成する工程と、
前記第2領域の半導体層に再結合中心となる元素を注入して結晶欠陥領域を形成する工程と、
前記第1領域及び第2領域の半導体層の、前記ゲート電極を挟む位置に一対の不純物拡散領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。 - 前記基板を用意する工程では、前記半導体層が第1導電型である基板を用意し、
前記不純物拡散領域を形成する工程では、前記一対の不純物拡散領域を前記第1導電型とは異なる第2導電型にする
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記ゲート絶縁膜及びゲート電極を形成した後、
前記ゲート電極をマスクとして、前記第2導電型の不純物を前記半導体層に注入して低濃度拡散層を形成する工程を行い、
前記結晶欠陥領域を形成した後、
前記ゲート電極に隣接してサイドウォールを形成する工程と、
該サイドウォール及びゲート電極をマスクとして、第2導電型の不純物を前記半導体層に注入して、不純物拡散領域を形成し、かつ、前記低濃度拡散層のうち、前記ゲート電極の直下のチャネルが形成される領域及び前記不純物拡散領域間の部分を不純物低濃度拡散領域とする工程と
を行うことを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記第1導電型をp型とし、前記第2導電型をn型とすることを特徴とする請求項10又は11に記載の半導体装置の製造方法。
- 前記基板を用意する工程では、前記半導体層が第1導電型の不純物が注入された領域と、前記第1導電型とは異なる第2導電型の不純物が注入された領域とを有する基板を用意し、
前記第1領域及び第2領域を設定する工程では、前記第1導電型の不純物が注入された領域に第1領域を設定し、及び、前記第2導電型の不純物が注入された領域に第2領域を設定し、
前記不純物拡散領域を形成する工程では、
前記第1領域の半導体層の、前記ゲート電極を挟む位置に前記第2導電型の一対の第1不純物拡散領域を形成し、及び、
前記第2領域の半導体層の、前記ゲート電極を挟む位置に前記第1導電型の一対の第2不純物拡散領域を形成する
ことを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記ゲート絶縁膜及びゲート電極を形成した後、
前記ゲート電極をマスクとして、前記第1領域の半導体層に前記第2導電型の不純物を注入して第1低濃度拡散層を形成する工程と、
前記ゲート電極をマスクとして、前記第2領域の半導体層に前記第1導電型の不純物を注入して第2低濃度拡散層を形成する工程と
を行い、
前記結晶欠陥領域を形成した後、
前記ゲート電極に隣接してサイドウォールを形成する工程と、
該サイドウォール及びゲート電極をマスクとして、前記第1領域の半導体層に第2導電型の不純物を注入して第1不純物拡散領域を形成し、かつ、前記第1低濃度拡散層のうち、前記第1領域のゲート電極の直下のチャネルが形成される領域及び前記第1不純物拡散領域間の部分を第1不純物低濃度拡散領域とする工程と
該サイドウォール及びゲート電極をマスクとして、前記第2領域の半導体層に第1導電型の不純物を注入して第2不純物拡散領域を形成し、かつ、前記第2低濃度拡散層のうち、前記第2領域のゲート電極の直下のチャネルが形成される領域及び前記第2不純物拡散領域間の部分を第2不純物低濃度拡散領域とする工程と
を行うことを特徴とする請求項13に記載の半導体装置の製造方法。 - 前記結晶欠陥領域を形成する工程では、
前記第1領域の半導体層上にレジストパターンを形成した後、該レジストパターン及び前記第2領域のゲート電極をマスクとして、前記第2領域の半導体層に再結合中心となる元素を注入する
ことを特徴とする請求項9〜14のいずれか一項に記載の半導体装置の製造方法。 - 前記第2領域の半導体層の厚みを、前記第1領域の半導体層の厚みよりも大きくする工程は、
前記第1領域及び第2領域の半導体層の上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にシリコン窒化膜を形成した後、前記第1領域のシリコン窒化膜を除去して、前記第2領域を覆う窒化膜マスクを形成する工程と、
熱酸化を行って、前記第1領域のシリコン酸化膜を前記第2領域のシリコン酸化膜よりも厚く形成した後、前記窒化膜マスクと、前記第1領域及び第2領域のシリコン酸化膜を除去する工程と
を含むことを特徴とする請求項9〜15のいずれか一項に記載の半導体装置の製造方法。 - 請求項1〜5及び8のいずれか一項に記載の半導体装置を使用するにあたり、
前記第1電圧V1を最大でも1.2Vとし、
前記第2電圧V2を最小でも1.8Vとする
ことを特徴とする半導体装置の使用方法。 - 前記第1電圧V1を最大でも1.0Vとする
ことを特徴とする請求項17に記載の半導体装置の使用方法。 - 前記第1MOS型電界効果トランジスタをロジック回路として用い、前記第2MOS型電界効果トランジスタをデバイスの入出力回路として用いることを特徴とする請求項17又は18に記載の半導体装置の使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007024579A JP5100142B2 (ja) | 2007-02-02 | 2007-02-02 | 半導体装置、半導体装置の製造方法及びその使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007024579A JP5100142B2 (ja) | 2007-02-02 | 2007-02-02 | 半導体装置、半導体装置の製造方法及びその使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192760A JP2008192760A (ja) | 2008-08-21 |
JP5100142B2 true JP5100142B2 (ja) | 2012-12-19 |
Family
ID=39752593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007024579A Active JP5100142B2 (ja) | 2007-02-02 | 2007-02-02 | 半導体装置、半導体装置の製造方法及びその使用方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5100142B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997006564A1 (fr) * | 1995-08-07 | 1997-02-20 | Hitachi, Ltd. | Dispositif a semiconducteur et procede de fabrication |
JP2001308332A (ja) * | 2000-04-19 | 2001-11-02 | Kawasaki Steel Corp | Mosトランジスタの製造方法 |
JP2005072461A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP5172083B2 (ja) * | 2004-10-18 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法、並びにメモリ回路 |
JP2006332400A (ja) * | 2005-05-27 | 2006-12-07 | Nec Corp | 薄膜半導体装置およびその製造方法 |
JP5099981B2 (ja) * | 2005-05-31 | 2012-12-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法およびmos電界効果トランジスタ |
-
2007
- 2007-02-02 JP JP2007024579A patent/JP5100142B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008192760A (ja) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
US6380590B1 (en) | SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same | |
US7259428B2 (en) | Semiconductor device using SOI structure having a triple-well region | |
CN107425057B (zh) | 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法 | |
JP5655195B2 (ja) | 半導体装置 | |
US20060286735A1 (en) | Integrated circuit transistor insulating region fabrication method | |
JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
US10319827B2 (en) | High voltage transistor using buried insulating layer as gate dielectric | |
US20050045947A1 (en) | Thin channel fet with recessed source/drains and extensions | |
US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
JP2006013450A (ja) | 半導体装置およびその製造方法 | |
US9263436B2 (en) | Semiconductor device and method for fabricating the same | |
US8318559B2 (en) | Method of fabricating CMOS transistor | |
JP2001284540A (ja) | 半導体装置およびその製造方法 | |
US6885066B2 (en) | SOI type MOSFET | |
JP3259690B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2891325B2 (ja) | Soi型半導体装置およびその製造方法 | |
US7488638B2 (en) | Method for fabricating a voltage-stable PMOSFET semiconductor structure | |
JP5100142B2 (ja) | 半導体装置、半導体装置の製造方法及びその使用方法 | |
KR20080022275A (ko) | 디이모스 소자의 제조 방법 | |
US8164144B2 (en) | Semiconductor device and manufacturing method thereof | |
US9337180B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2002289850A (ja) | 半導体装置及びその製造方法 | |
JP2006120801A (ja) | 半導体装置及びその製造方法 | |
JP2003234479A (ja) | 電界効果型トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5100142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |