CN104835788A - 半导体器件的制造方法和半导体器件 - Google Patents
半导体器件的制造方法和半导体器件 Download PDFInfo
- Publication number
- CN104835788A CN104835788A CN201410049266.5A CN201410049266A CN104835788A CN 104835788 A CN104835788 A CN 104835788A CN 201410049266 A CN201410049266 A CN 201410049266A CN 104835788 A CN104835788 A CN 104835788A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- district
- well region
- oxide layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- -1 phosphonium ion Chemical class 0.000 claims description 6
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract 3
- 238000007254 oxidation reaction Methods 0.000 abstract 3
- 235000000396 iron Nutrition 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体器件的制造方法和一种半导体器件，其中，所述半导体器件的制造方法，包括：在形成有第一阱区和第二阱区的衬底结构上，分别通过所述第一阱区和所述第二阱区上的多晶硅窗口注入掺杂离子，以形成所述半导体器件的N-区和P-区；在形成有所述N-区和所述P-区的衬底结构表面生长氧化层；透过所述氧化层向所述N-区注入第一掺杂离子，以形成所述半导体器件的N+区，以及透过所述氧化层向所述P-区注入第二掺杂离子，以形成所述半导体器件的P+区。通过本发明的技术方案，可以在注入掺杂离子时，对离子的能量进行削弱，降低了注入离子时对衬底造成的损伤。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体器件的制造方法和一种半导体器件。
背景技术
随着半导体工业成为新兴工业的主流，集成电路已发展成为单一晶粒可以容纳数千万个电晶体的超大型集成电路，而CMOS（ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体）器件因其功耗低、集成度高、噪声低、抗辐射能力强等优点成为超大型集成电路中的主要工艺。在CMOS器件的制作工艺中，需要向衬底中注入等离子体，但是等离子直接接触衬底或金属将等离子体传导到衬底上都会导致衬底表面损伤，在损伤严重时，会导致CMOS器件的参数异常而无法使用。
相关技术中制造CMOS器件的流程如图1A至图1G所示，如图1A所示，在第一阱区和第二阱区上刻蚀形成多晶硅窗口102；如图1B所示，向第一阱区的多晶硅窗口区域注入掺杂离子形成N-区104；如图1C所示，向第二阱区的多晶硅窗口区域注入掺杂离子形成P-区106；如图1D所示，在衬底表面生长氧化层108；如图1E所示，对氧化层108进行刻蚀；如图1F所示，通过第一阱区的多晶硅窗口注入N+离子，形成N+区110；如图1G所示，通过第二阱区的多晶硅窗口注入P+离子，形成P+区112。
可见，相关技术中在注入N+离子和P+离子时，离子直接接触衬底表面，若离子能量较大，会对衬底造成损伤。
因此，如何在注入等离子体时，降低对衬底造成的损伤成为亟待解决的技术问题。
发明内容
本发明正是基于上述问题，提出了一种新的半导体器件的制造方案，可以在注入掺杂离子时，对离子的能量进行削弱，降低了注入离子时对衬底造成的损伤。
有鉴于此，本发明提出了一种半导体器件的制造方法，包括：在形成有第一阱区和第二阱区的衬底结构上，分别通过所述第一阱区和所述第二阱区上的多晶硅窗口注入掺杂离子，以形成所述半导体器件的N-区和P-区；在形成有所述N-区和所述P-区的衬底结构表面生长氧化层；透过所述氧化层向所述N-区注入第一掺杂离子，以形成所述半导体器件的N+区，以及透过所述氧化层向所述P-区注入第二掺杂离子，以形成所述半导体器件的P+区。
在该技术方案中，若直接向N-区注入第一掺杂离子，向P-区注入第二掺杂离子，会由于注入离子时的能量过大而对衬底结构造成损伤，严重时，会造成半导体器件无法使用，而透过氧化层向N-区和P-区注入掺杂离子时，氧化层会对离子的能量进行削弱，从而降低了注入离子时对衬底结构造成的损伤，避免离子能量过大，进入衬底结构过深而对衬底结构造成严重的损伤。同时，由于相关技术中的制造工艺是在生长氧化层并对氧化层进行刻蚀之后才注入掺杂离子，本申请中无需对氧化层进行刻蚀，缩短了半导体器件的制作工艺，提高了半导体器件的制造效率。
在上述技术方案中，优选地，所述氧化层的厚度为1000埃至5000埃。
在上述技术方案中，优选地，所述透过所述氧化层向所述N-区注入第一掺杂离子的步骤具体为：在所述第二阱区上方的氧化层表面涂覆光刻胶；透过所述氧化层向形成有所述N-区和所述P-区的衬底结构注入所述第一掺杂离子。
在该技术方案中，通过在向N-区注入第一掺杂离子之前，在第二阱区上方的氧化层涂覆光刻胶，可以避免第一掺杂离子被注入P-区而影响半导体器件的性能。
在上述技术方案中，优选地，所述透过所述氧化层向所述P-区注入第二掺杂离子的步骤具体为：在所述第一阱区上方的氧化层表面涂覆光刻胶；透过所述氧化层向形成有所述N-区和所述P-区的衬底结构注入所述第二掺杂离子。
在该技术方案中，通过在向P-区注入第二掺杂离子之前，在第一阱区上方的氧化层涂覆光刻胶，可以避免第二掺杂离子被注入N-区而影响半导体器件的性能。
在上述技术方案中，优选地，还包括：在形成有所述第一阱区和所述第二阱区的衬底表面依次生长二氧化硅层、栅氧化层、多晶硅层和钨硅层；刻蚀掉所述多晶硅窗口区域的所述钨硅层、所述多晶硅层和所述栅氧化层，以得到所述衬底结构。
在上述技术方案中，优选地，所述刻蚀为干法刻蚀和/或湿法刻蚀。
在上述技术方案中，优选地，所述衬底为单晶硅。
在上述技术方案中，优选地，所述第一掺杂离子为磷离子和/或砷离子，所述第二掺杂离子为硼离子。
在上述技术方案中，优选地，所述第一阱区为P阱区，所述第二阱区为N阱区。
根据本发明的另一方面，还提出了一种半导体器件，所述半导体器件采用上述任一项技术方案中所述的半导体器件的制造方法制造而成。
在该技术方案中，通过在制造半导体器件时，透过氧化层向N-区和P-区注入掺杂离子，使得氧化层对离子的能量进行削弱，从而降低了注入离子时对衬底结构造成的损伤，避免离子能量过大，进入衬底结构过深而对衬底结构造成严重的损伤。
通过以上技术方案，可以在注入掺杂离子时，对离子的能量进行削弱，降低了注入离子时对衬底造成的损伤。
附图说明
图1A至图1G示出了相关技术中半导体器件的制造工艺；
图2示出了根据本发明的实施例的半导体器件的制造方法的示意流程图；
图3A至图3F示出了示出了根据本发明的实施例的半导体器件的制造工艺。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的实施例的半导体器件的制造方法的示意流程图。
如图2所示，根据本发明的实施例的半导体器件的制造方法，包括：步骤202，在形成有第一阱区和第二阱区的衬底结构上，分别通过所述第一阱区和所述第二阱区上的多晶硅窗口注入掺杂离子，以形成所述半导体器件的N-区和P-区；步骤204，在形成有所述N-区和所述P-区的衬底结构表面生长氧化层；步骤206，透过所述氧化层向所述N-区注入第一掺杂离子，以形成所述半导体器件的N+区，以及透过所述氧化层向所述P-区注入第二掺杂离子，以形成所述半导体器件的P+区。
在该技术方案中，若直接向N-区注入第一掺杂离子，向P-区注入第二掺杂离子，会由于注入离子时的能量过大而对衬底结构造成损伤，严重时，会造成半导体器件无法使用，而透过氧化层向N-区和P-区注入掺杂离子时，氧化层会对离子的能量进行削弱，从而降低了注入离子时对衬底结构造成的损伤，避免离子能量过大，进入衬底结构过深而对衬底结构造成严重的损伤。同时，由于相关技术中的制造工艺是在生长氧化层并对氧化层进行刻蚀之后才注入掺杂离子，本申请中无需对氧化层进行刻蚀，缩短了半导体器件的制作工艺，提高了半导体器件的制造效率。
在上述技术方案中，优选地，所述氧化层的厚度为1000埃至5000埃。
在上述技术方案中，优选地，所述透过所述氧化层向所述N-区注入第一掺杂离子的步骤具体为：在所述第二阱区上方的氧化层表面涂覆光刻胶；透过所述氧化层向形成有所述N-区和所述P-区的衬底结构注入所述第一掺杂离子。
在该技术方案中，通过在向N-区注入第一掺杂离子之前，在第二阱区上方的氧化层涂覆光刻胶，可以避免第一掺杂离子被注入P-区而影响半导体器件的性能。
在上述技术方案中，优选地，所述透过所述氧化层向所述P-区注入第二掺杂离子的步骤具体为：在所述第一阱区上方的氧化层表面涂覆光刻胶；透过所述氧化层向形成有所述N-区和所述P-区的衬底结构注入所述第二掺杂离子。
在该技术方案中，通过在向P-区注入第二掺杂离子之前，在第一阱区上方的氧化层涂覆光刻胶，可以避免第二掺杂离子被注入N-区而影响半导体器件的性能质量。
在上述技术方案中，优选地，还包括：在形成有所述第一阱区和所述第二阱区的衬底表面依次生长二氧化硅层、栅氧化层、多晶硅层和钨硅层；刻蚀掉所述多晶硅窗口区域的所述钨硅层、所述多晶硅层和所述栅氧化层，以得到所述衬底结构。
在上述技术方案中，优选地，所述刻蚀为干法刻蚀和/或湿法刻蚀。
在上述技术方案中，优选地，所述衬底为单晶硅。
在上述技术方案中，优选地，所述第一掺杂离子为磷离子和/或砷离子，所述第二掺杂离子为硼离子。
在上述技术方案中，优选地，所述第一阱区为P阱区，所述第二阱区为N阱区。
下面结合图3A至图3F详细说明根据本发明的实施例的半导体器件的制造工艺。
如图3A所示，在第一阱区和第二阱区上刻蚀形成多晶硅窗口302。
如图3B所示，向第一阱区的多晶硅窗口区域注入掺杂离子形成N-区304。
如图3C所示，向第二阱区的多晶硅窗口区域注入掺杂离子形成P-区306。
如图3D所示，在衬底表面生长氧化层308。
如图3E所示，在第二阱区上方的氧化层表面涂覆光刻胶310，透过通过氧化层308向第一阱区的多晶硅窗口注入N+离子，形成N+区312。其中，涂覆光刻胶310是为了避免N+离子注入第二阱区的多晶硅窗口而影响半导体器件的性能。
如图3F所示，在第一阱区上方的氧化层表面涂覆光刻胶314，透过通过氧化层308向第二阱区的多晶硅窗口注入P+离子，形成P+区316。其中，涂覆光刻胶314是为了避免P+离子注入第一阱区的多晶硅窗口而影响半导体器件的性能。
由于在注入N+离子和P+离子时，是透过氧化层308注入的，因此削弱了离子的能量，降低了注入离子时对衬底的损伤，避免离子进入衬底结构过深而对衬底结构造成损伤。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术制造CMOS器件的工艺中，由于注入离子时，离子能量过大，离子进入衬底较深，会对衬底造成损伤，严重时影响半导体器件的性能。因此，本发明提出了一种新的半导体器件的制造方案，可以在注入掺杂离子时，对离子的能量进行削弱，降低了注入离子时对衬底造成的损伤。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
在形成有第一阱区和第二阱区的衬底结构上，分别通过所述第一阱区和所述第二阱区上的多晶硅窗口注入掺杂离子，以形成所述半导体器件的N-区和P-区；
在形成有所述N-区和所述P-区的衬底结构表面生长氧化层；
透过所述氧化层向所述N-区注入第一掺杂离子，以形成所述半导体器件的N+区，以及透过所述氧化层向所述P-区注入第二掺杂离子，以形成所述半导体器件的P+区。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述氧化层的厚度为1000埃至5000埃。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述透过所述氧化层向所述N-区注入第一掺杂离子的步骤具体为：
在所述第二阱区上方的氧化层表面涂覆光刻胶；
透过所述氧化层向形成有所述N-区和所述P-区的衬底结构注入所述第一掺杂离子。
4.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述透过所述氧化层向所述P-区注入第二掺杂离子的步骤具体为：
在所述第一阱区上方的氧化层表面涂覆光刻胶；
透过所述氧化层向形成有所述N-区和所述P-区的衬底结构注入所述第二掺杂离子。
5.根据权利要求2所述的半导体器件的制造方法，其特征在于，还包括：
在形成有所述第一阱区和所述第二阱区的衬底表面依次生长二氧化硅层、栅氧化层、多晶硅层和钨硅层；
刻蚀掉所述多晶硅窗口区域的所述钨硅层、所述多晶硅层和所述栅氧化层，以得到所述衬底结构。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述刻蚀为干法刻蚀和/或湿法刻蚀。
7.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述衬底为单晶硅。
8.根据权利要求1至7中任一项所述的半导体器件的制造方法，其特征在于，所述第一掺杂离子为磷离子和/或砷离子，所述第二掺杂离子为硼离子。
9.根据权利要求1至7中任一项所述的半导体器件的制造方法，其特征在于，所述第一阱区为P阱区，所述第二阱区为N阱区。
10.一种半导体器件，其特征在于，所述半导体器件采用权利要求1至9中任一项所述的半导体器件的制造方法制造而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410049266.5A CN104835788A (zh) | 2014-02-12 | 2014-02-12 | 半导体器件的制造方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410049266.5A CN104835788A (zh) | 2014-02-12 | 2014-02-12 | 半导体器件的制造方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104835788A true CN104835788A (zh) | 2015-08-12 |
Family
ID=53813576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410049266.5A Pending CN104835788A (zh) | 2014-02-12 | 2014-02-12 | 半导体器件的制造方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104835788A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416166A (zh) * | 2001-10-29 | 2003-05-07 | 韩国电子通信研究院 | 制造具有浅结的集成电路的方法 |
| US20050151203A1 (en) * | 2004-01-09 | 2005-07-14 | Taiwan Semiconductor Manufacturing Co. | Temporary self-aligned stop layer is applied on silicon sidewall |
| US20090047768A1 (en) * | 2007-08-15 | 2009-02-19 | Texas Instruments Incorporated | Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams |
| KR20090125422A (ko) * | 2008-06-02 | 2009-12-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
2014
- 2014-02-12 CN CN201410049266.5A patent/CN104835788A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416166A (zh) * | 2001-10-29 | 2003-05-07 | 韩国电子通信研究院 | 制造具有浅结的集成电路的方法 |
| US20050151203A1 (en) * | 2004-01-09 | 2005-07-14 | Taiwan Semiconductor Manufacturing Co. | Temporary self-aligned stop layer is applied on silicon sidewall |
| US20090047768A1 (en) * | 2007-08-15 | 2009-02-19 | Texas Instruments Incorporated | Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams |
| KR20090125422A (ko) * | 2008-06-02 | 2009-12-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943471B1 (en) | Diode with asymmetric silicon germanium anode | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN105185747A (zh) | 一种降低cmos图像传感器白像素的集成工艺 | |
| KR100928204B1 (ko) | 실리콘 에피층을 이용한 ｃｍｏｓ 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법 | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| CN102790013B (zh) | Cmos晶体管的制作方法 | |
| US10026837B2 (en) | Embedded SiGe process for multi-threshold PMOS transistors | |
| US8039338B2 (en) | Method for reducing defects of gate of CMOS devices during cleaning processes by modifying a parasitic PN junction | |
| CN108258004A (zh) | 图像传感器及其形成方法 | |
| CN104835788A (zh) | 半导体器件的制造方法和半导体器件 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| JP3737504B2 (ja) | 半導体装置の製造方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN106033722B (zh) | 基于cmos制造工艺的齐纳管的制造方法 | |
| CN105845569B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN113257743B (zh) | 半导体器件、制作方法及三维存储器 | |
| CN102543824B (zh) | 一种浅沟槽隔离制作方法 | |
| KR100807501B1 (ko) | 반도체 소자의 제조방법 | |
| CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 | |
| CN103377939B (zh) | 沟槽式功率半导体结构的制造方法 | |
| KR100522835B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100835432B1 (ko) | 반도체 제조 장치에서의 소자 분리 방법 | |
| KR101195260B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
| CN104332442A (zh) | 一种锗基cmos的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150812 |
|
| RJ01 | Rejection of invention patent application after publication |