CN104782238B - 印刷电路板中通孔结构的选择性分割 - Google Patents
印刷电路板中通孔结构的选择性分割 Download PDFInfo
- Publication number
- CN104782238B CN104782238B CN201480003061.1A CN201480003061A CN104782238B CN 104782238 B CN104782238 B CN 104782238B CN 201480003061 A CN201480003061 A CN 201480003061A CN 104782238 B CN104782238 B CN 104782238B
- Authority
- CN
- China
- Prior art keywords
- hole
- copper
- layer
- pcb
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000011218 segmentation Effects 0.000 title abstract description 5
- 238000007747 plating Methods 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- 239000010949 copper Substances 0.000 claims abstract description 20
- 238000005553 drilling Methods 0.000 claims abstract description 11
- 230000003197 catalytic effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 2
- 238000000576 coating method Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0713—Plating poison, e.g. for selective plating or for preventing plating on resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本文的实施例涉及用于对印刷电路板（200）中的通孔选择性分割以便在所述通孔中的两个导电部分之间产生电绝缘部分的方法。该方法牵涉在对通孔（240）钻孔之前使镀覆阻挡层（233，234）在离彼此一定距离（其对应于通孔的电绝缘部分的期望长度）使层压到印刷电路板（200）的步骤。在钻削后，在两个不同处理步骤中将铜添加到通孔（240）内部的所选部分，之后是去除不需要的铜以便产生电绝缘部分的步骤。
Description
技术领域
本文的实施例涉及用于印刷电路板中通孔结构的选择性分割的方法。
背景技术
为了允许信号在多层印刷电路板PCB中的不同导电层之间行进，使用镀覆通孔结构。通常对通孔的整个内表面进行镀覆，但镀覆还可以选择性地在相同通孔内的某些部分处进行以允许更高效使用PCB中的导电层。
图1A和1B图示从专利申请US 2006/199390 A1已知的通孔结构的选择性分割的两个示例。
图1A图示多层PCB 100，其具有夹在多个介电层111-113、121-122中的多个导电层101-106。图1A还图示PCB 100中的通孔结构140。该通孔140包括两个镀覆导电部分141和142并且在这两个镀覆部分之间的是电绝缘部分145。
图1B图示另一个多层PCB 200，其具有夹在多个介电层161-163、171-172中的多个导电层151-156和通孔结构190。该通孔190还包括两个镀覆导电部分191和192，但在这两个镀覆部分之间的是电绝缘部分195，其比图1A中的更大。
电绝缘部分145和195通过使用具有不同厚度的镀覆阻挡层143和193而产生。
使用如图1A中的相对薄的镀覆阻挡层143的劣势是两个镀覆部分141和142之间的距离可能不足以实现有效绝缘距离，尤其对于高压电子器件更是如此。
如图1B中的厚镀覆阻挡层193的劣势是制造过程因为PCB需要多个额外制备步骤（例如在可以施加厚镀覆阻挡层193之前研磨介电层中的开口部分）而需要更大的工作强度。
美国专利申请2012/234587公开了用于对多层印刷电路板（其包括导电层和绝缘层）中的通孔分割以便在通孔内的两个导电部分之间产生电绝缘部分的方法的实施例（图16）。通孔中的电绝缘部分的尺寸局限于绝缘层的厚度。
日本专利申请JP 2002 026522、美国专利申请2003/121699和美国专利6541712公开了相似方法，其中通孔中所得的电绝缘部分的尺寸也是局限于单个镀覆阻挡层或绝缘层的厚度。
发明内容
鉴于该背景技术，本文的目标是避免上文提到的至少一些劣势。
该目标由通过在PCB中使用被至少一个介电层分开的两个镀覆阻挡层来对通孔结构分割以便在所述通孔结构的两个导电部分之间产生通孔结构的电绝缘部分的改进方法来实现。
使用该改进方法的一个优势是在对通孔钻孔时仅需要一个钻削操作。不需要高耐向后钻削或对于每个连续配置的单独钻削的连续层压。
另一个优势是使用两个（或更多）镀覆阻挡层时，可以形成任意尺寸的通孔的导电部分和绝缘/非导电部分，从而允许更灵活的电路设计。
方法允许使用相同类型和厚度的镀覆阻挡层在通孔中形成具有不同尺寸的非导电部分。这具有简化制造过程的额外优势并且不需要保持现成的不同厚度的镀覆阻挡层。
现在将更详细并且用优选实施例以及参考附图描述本发明的实施例。
附图说明
图1A和1B是图示分割通孔结构的框图。
图2A、2B和3是图示PCB和用于在所述PCB内产生改进通孔结构的方法步骤的框图。
图4和5是图示改进通孔结构的其它实施例的框图。
图6是图示用于产生改进通孔结构的方法步骤的流程图。
具体实施方式
用于产生改进通孔结构的方法的实施例在图2A、2B、3和6中图示。图2A图示在一个且相同的PCB 200上应用的方法的四个步骤。PCB 200具有多个导电层（通常是铜层）201-208并且介电层分别作为半固化片层211-214和层压层221-223夹在铜层201-208之间。半固化片（prepreg）（其是预先注入的缩写）是注入有树脂粘合剂的纤维织物。
在层压之前，在步骤1（如在图6中示出的）中，在层压221-223上的铜层203-206上的预定地方添加至少两个镀覆阻挡层231-234的岛。
镀覆阻挡层还可以直接在层压上添加（未在图2A中示出）。在层压过程中，镀覆阻挡层的岛嵌入半固化片层212和213，如在步骤2（如在图6中示出）中看到的。在步骤3（如在图6中看到的）中，在PCB 200中钻削通过铜层201-208和镀覆阻挡层231-234的穿通孔240。在步骤4（如在图6中看到的）中并且在镀覆之前，化学铜的薄层251通过将PCB 200放置在晶种催化浴中而添加到穿通孔240内部。该薄层251附着到穿通孔240的所有内部部分，但镀覆阻挡层231-234除外，如在图2B中在位置252和253中看到的。在步骤5（如在图3和6中示出的）中，PCB被放置在电解铜镀覆浴中。因为定位在两个镀覆阻挡层231和232之间的化学铜的薄层251的部分254和定位在两个镀覆阻挡层233和234之间的部分255与其它导电层电绝缘，在电解镀覆过程期间在这些部分上没有镀覆铜。在穿通孔240的铜镀覆后，仍然在部分254和255上的薄铜层通过使用微蚀刻（或等效的后处理操作）而去除。所得的通孔结构在步骤6（如在图6中示出的）中看到，其具有三个导电部分301-303和两个非导电部分254和255，其中这些非导电部分254和255具有比在仅使用一个薄镀覆阻挡层时大得多的绝缘距离。
在图2A、2B和3中图示的实施例中，镀覆阻挡层231和232嵌入相同的半固化片层212。改进方法不限于该配置。图4图示具有多个铜层401-407和介电层411-413和421-423的PCB 400的实施例。在PCB 400中，镀覆阻挡层431和432远离彼此地嵌入不同的半固化片层412和413，并且其中非导电部分451变得更大。
改进方法不限于仅产生穿通孔，而还可以应用于盲通孔或在相同通孔结构内具有不同直径的通孔。后者的示例在图5中图示。在图5中，PCB 500中的通孔结构分成具有不同直径的两个通孔部分530、535。较窄的通孔部分530采用如上文描述的相同的方式通过使用两个镀覆阻挡层541、542而与较宽的通孔部分535电绝缘。较宽的通孔部分535通过在步骤4中的晶种催化浴之前利用较大钻头向后钻削的额外步骤而产生。所得的较宽通孔部分535的镀覆部分546可以例如用于将部件安装到PCB 500。因为较窄通孔部分530的镀覆部分545与较宽通孔部分535的镀覆部分546绝缘，它可以用于在PCB 500中的其它导电层之间传导电流。
实施例可以在这样的设备中实现，该设备进一步包括至少一个微处理器、计算机可读介质，计算机可读介质包括计算机可读指令，这些指令配置成在由至少一个微处理器执行时控制制造设备以执行本文描述的方法。实施例还可以在数字电子电路、计算机硬件、固件、软件或其组合中实现。适合于包含计算机程序指令的存储装置包括能够对数据处理系统编程的信号，所有形式的非易失性存储器包括但不限于：例如EPROM、EEPROM和闪存装置等半导体存储器装置；磁盘（固定、软盘和可移动）；例如磁带的其它磁介质；例如CD-ROM、DVD-ROM和蓝光盘等光学介质；和磁光装置。前述中的任一个可通过专门设计的专用集成电路（ASIC）或适当编程的现场可编程门阵列（FPGA）补充或包含在其中。
Claims (8)
1.一种对多层印刷电路板中的通孔分割以便在所述通孔中的两个导电部分之间产生电绝缘部分的方法，所述方法包括以下步骤：
-将第一镀覆阻挡层的至少一个岛放置在第一分层结构上并且将第二镀覆阻挡层的至少一个岛放置在第二分层结构上，所述第一分层结构包括第一导电层和第一介电层，所述第二分层结构包括第二导电层和第二介电层；
-使所述第一和第二分层结构与第三中间分层结构层压，所述第三中间分层结构包括至少一个第三介电层，其适于使得所述第一和第二镀覆阻挡层的岛变成嵌入所述至少一个第三介电层；
-在所述印刷电路板上钻削第一孔使得所述第一孔经过所述第一和第二镀覆阻挡层的岛；
-将所述印刷电路板放置在铜晶种催化浴中使得铜被放置在所述第一孔的内部上，但有镀覆阻挡层的部分除外；
-将所述印刷电路板放置在电解铜镀覆浴中，其中由所述铜晶种催化浴放置在所述第一孔的至少一个第三介电层的部分上的铜与所述第一和第二导电层电绝缘使得由所述电解铜镀覆浴形成的额外的铜被放置在所述第一孔的内部上，但所述第一和第二镀覆阻挡层的部分除外并且所述至少一个第三介电层的部分除外；
-去除放置在所述第一孔的至少一个第三介电层的部分上的铜。
2.如权利要求1所述的方法，其中从所述第一孔的至少一个第三介电层的部分去除铜的第三处理步骤通过微蚀刻来完成。
3.如权利要求1所述的方法，其中所述至少一个第三介电层由注入的纤维织物组成，所述纤维织物适于嵌入所述第一和第二镀覆阻挡层的岛。
4.如权利要求1-3中任一项所述的方法，其中所述第一孔部分地穿过所述印刷电路板。
5.如权利要求1-3中任一项所述的方法，其中所述第一孔是通过所述印刷电路板的穿通孔。
6.如权利要求5所述的方法，其中钻削所述第一孔的步骤包括从所述印刷电路板的相对侧用较大的钻头钻削以便产生具有不同直径的所述通孔的两个部分的额外步骤，并且其中这两个通孔部分在所述第一和第二镀覆阻挡层之间的位置中彼此相遇。
7.一种计算机设备，其包括至少一个微处理器和计算机可读介质，所述计算机可读介质包括计算机可读指令，其在由所述至少一个微处理器执行时配置成控制制造设备以执行在权利要求1-6中任一项中描述的方法步骤。
8.一种具有至少一个通孔的多层印刷电路板，所述至少一个通孔具有在所述通孔中的两个导电部分之间的电绝缘部分，并且其中所述至少一个通孔根据在权利要求1至6中任一项中描述的方法步骤产生。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361831400P | 2013-06-05 | 2013-06-05 | |
| US61/831400 | 2013-06-05 | ||
| PCT/SE2014/050619 WO2014196911A1 (en) | 2013-06-05 | 2014-05-20 | Selective partitioning of via structures in printed circuit boards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104782238A CN104782238A (zh) | 2015-07-15 |
| CN104782238B true CN104782238B (zh) | 2018-05-29 |
Family
ID=50928218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480003061.1A Expired - Fee Related CN104782238B (zh) | 2013-06-05 | 2014-05-20 | 印刷电路板中通孔结构的选择性分割 |
Country Status (16)
| Country | Link |
|---|---|
| US (2) | US10034391B2 (zh) |
| EP (2) | EP2893784B1 (zh) |
| JP (1) | JP5981047B2 (zh) |
| KR (1) | KR101748507B1 (zh) |
| CN (1) | CN104782238B (zh) |
| AU (1) | AU2014275589B2 (zh) |
| BR (1) | BR112015008761B1 (zh) |
| HK (1) | HK1210903A1 (zh) |
| IN (1) | IN2015DN02964A (zh) |
| MX (1) | MX348666B (zh) |
| MY (1) | MY175132A (zh) |
| PH (1) | PH12015502555A1 (zh) |
| RU (1) | RU2630416C2 (zh) |
| SG (1) | SG11201509323RA (zh) |
| WO (1) | WO2014196911A1 (zh) |
| ZA (1) | ZA201502653B (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9781844B2 (en) * | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US10820427B2 (en) | 2013-03-15 | 2020-10-27 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US9801277B1 (en) | 2013-08-27 | 2017-10-24 | Flextronics Ap, Llc | Bellows interconnect |
| US9763327B2 (en) * | 2015-03-19 | 2017-09-12 | Multek Technologies Limited | Selective segment via plating process and structure |
| US10264720B1 (en) | 2015-06-23 | 2019-04-16 | Flextronics Ap, Llc | Lead trimming module |
| US10100607B2 (en) | 2015-10-19 | 2018-10-16 | Baker Hughes, A Ge Company, Llc | High temperature, bi-directional shear seal and related methods |
| US10321560B2 (en) | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
| US10292279B2 (en) * | 2016-04-27 | 2019-05-14 | Multek Technologies Limited | Disconnect cavity by plating resist process and structure |
| US10712398B1 (en) | 2016-06-21 | 2020-07-14 | Multek Technologies Limited | Measuring complex PCB-based interconnects in a production environment |
| US11503314B2 (en) | 2016-07-08 | 2022-11-15 | Interdigital Madison Patent Holdings, Sas | Systems and methods for region-of-interest tone remapping |
| US9872399B1 (en) * | 2016-07-22 | 2018-01-16 | International Business Machines Corporation | Implementing backdrilling elimination utilizing anti-electroplate coating |
| US10499500B2 (en) * | 2016-11-04 | 2019-12-03 | Flex Ltd. | Circuit board with embedded metal pallet and a method of fabricating the circuit board |
| CN108168444B (zh) | 2016-11-17 | 2021-03-30 | 马尔泰克技术有限公司 | 用于pcb应用的在空气悬浮上的在线计量 |
| US10182494B1 (en) | 2017-09-07 | 2019-01-15 | Flex Ltd. | Landless via concept |
| KR20190041215A (ko) * | 2017-10-12 | 2019-04-22 | 주식회사 아모그린텍 | 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판 |
| CN107708335A (zh) * | 2017-11-07 | 2018-02-16 | 竞华电子(深圳)有限公司 | 一种多层pcb板的线路制作方法 |
| CN107960019A (zh) * | 2017-11-21 | 2018-04-24 | 生益电子股份有限公司 | 一种实现零残桩的pcb制作方法及pcb |
| US10212828B1 (en) * | 2017-11-27 | 2019-02-19 | International Business Machines Corporation | Via stub elimination by disrupting plating |
| US11039531B1 (en) | 2018-02-05 | 2021-06-15 | Flex Ltd. | System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features |
| CN108449886B (zh) * | 2018-04-04 | 2019-08-20 | 生益电子股份有限公司 | 一种pcb的加工方法 |
| CN109862718A (zh) * | 2019-04-02 | 2019-06-07 | 生益电子股份有限公司 | 一种孔壁铜层在指定层断开的过孔加工方法及pcb |
| CN112399708A (zh) * | 2019-08-12 | 2021-02-23 | 中兴通讯股份有限公司 | 一种印制电路板、支架和通流装置 |
| CN110708864B (zh) * | 2019-10-16 | 2021-06-25 | 生益电子股份有限公司 | 一种含有散热介质的印制电路板及其制备方法 |
| CN115988730A (zh) * | 2021-10-15 | 2023-04-18 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件、以及部件承载件的制造方法和使用方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919953B2 (ja) * | 1990-11-30 | 1999-07-19 | 株式会社東芝 | 多層基板の製造方法 |
| ES2160182T3 (es) | 1994-12-15 | 2001-11-01 | Exxonmobil Chem Patents Inc | Sistemas catalizadores de polimerizacion, su produccion y uso. |
| US6426470B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Formation of multisegmented plated through holes |
| US6541712B1 (en) | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
| JP2003204157A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 多層プリント配線板、多層プリント配線板を搭載した電子機器および多層プリント配線板の製造方法 |
| JP2003229666A (ja) * | 2002-02-04 | 2003-08-15 | Ibiden Co Ltd | 配線板の製造方法および配線板 |
| US20040118605A1 (en) * | 2002-12-20 | 2004-06-24 | Van Der Laan Ruud | Circuit board having a multi-functional hole |
| TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
| US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| RU2324307C2 (ru) * | 2005-11-07 | 2008-05-10 | Юрий Васильевич Таланин | Способ изготовления печатной платы |
| JP2012195389A (ja) * | 2011-03-15 | 2012-10-11 | Fujitsu Ltd | 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法 |
| US9526184B2 (en) * | 2012-06-29 | 2016-12-20 | Viasystems, Inc. | Circuit board multi-functional hole system and method |
| CN102781177B (zh) | 2012-07-20 | 2015-04-01 | 中兴通讯股份有限公司 | 印刷电路板钻孔加工的方法、印刷电路板及通信设备 |
| US9781844B2 (en) * | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| JP6723156B2 (ja) * | 2014-01-22 | 2020-07-15 | サンミナ コーポレーションＳａｎｍｉｎａ Ｃｏｒｐｏｒａｔｉｏｎ | 高いアスペクト比を有するめっきスルーホールの形成方法およびプリント回路基板中の高精度なスタブ除去方法 |
| US9763327B2 (en) * | 2015-03-19 | 2017-09-12 | Multek Technologies Limited | Selective segment via plating process and structure |
-
2014
- 2014-05-20 EP EP14729483.9A patent/EP2893784B1/en active Active
- 2014-05-20 KR KR1020157015978A patent/KR101748507B1/ko active IP Right Grant
- 2014-05-20 RU RU2015155524A patent/RU2630416C2/ru active
- 2014-05-20 MY MYPI2015704367A patent/MY175132A/en unknown
- 2014-05-20 AU AU2014275589A patent/AU2014275589B2/en active Active
- 2014-05-20 US US14/387,928 patent/US10034391B2/en active Active
- 2014-05-20 IN IN2964DEN2015 patent/IN2015DN02964A/en unknown
- 2014-05-20 CN CN201480003061.1A patent/CN104782238B/zh not_active Expired - Fee Related
- 2014-05-20 SG SG11201509323RA patent/SG11201509323RA/en unknown
- 2014-05-20 BR BR112015008761-2A patent/BR112015008761B1/pt not_active IP Right Cessation
- 2014-05-20 MX MX2015016517A patent/MX348666B/es active IP Right Grant
- 2014-05-20 EP EP16191313.2A patent/EP3131374A1/en not_active Withdrawn
- 2014-05-20 JP JP2015544037A patent/JP5981047B2/ja not_active Expired - Fee Related
- 2014-05-20 WO PCT/SE2014/050619 patent/WO2014196911A1/en active Application Filing
-
2015
- 2015-04-20 ZA ZA2015/02653A patent/ZA201502653B/en unknown
- 2015-11-10 PH PH12015502555A patent/PH12015502555A1/en unknown
- 2015-11-25 HK HK15111579.9A patent/HK1210903A1/zh not_active IP Right Cessation
-
2018
- 2018-06-26 US US16/019,452 patent/US10201098B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP5981047B2 (ja) | 2016-08-31 |
| BR112015008761A2 (pt) | 2017-07-04 |
| CN104782238A (zh) | 2015-07-15 |
| US20180310418A1 (en) | 2018-10-25 |
| US10201098B2 (en) | 2019-02-05 |
| BR112015008761B1 (pt) | 2021-11-03 |
| ZA201502653B (en) | 2016-06-29 |
| RU2015155524A (ru) | 2017-07-14 |
| EP2893784B1 (en) | 2016-10-05 |
| MX348666B (es) | 2017-06-23 |
| AU2014275589A1 (en) | 2015-12-24 |
| JP2016502272A (ja) | 2016-01-21 |
| SG11201509323RA (en) | 2015-12-30 |
| KR101748507B1 (ko) | 2017-06-27 |
| US10034391B2 (en) | 2018-07-24 |
| PH12015502555B1 (en) | 2016-02-22 |
| KR20150085062A (ko) | 2015-07-22 |
| IN2015DN02964A (zh) | 2015-09-18 |
| PH12015502555A1 (en) | 2016-02-22 |
| WO2014196911A1 (en) | 2014-12-11 |
| HK1210903A1 (zh) | 2016-05-06 |
| EP2893784A1 (en) | 2015-07-15 |
| AU2014275589B2 (en) | 2017-03-16 |
| EP3131374A1 (en) | 2017-02-15 |
| RU2630416C2 (ru) | 2017-09-07 |
| MY175132A (en) | 2020-06-09 |
| US20160021762A1 (en) | 2016-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104782238B (zh) | 印刷电路板中通孔结构的选择性分割 | |
| US9113569B2 (en) | Wiring board and method for manufacturing same | |
| CN105122958B (zh) | 多层印刷电路板及其制造方法 | |
| US9741490B2 (en) | Power inductor and manufacturing method thereof | |
| JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| US20120314389A1 (en) | Wiring board and method for manufacturing same | |
| US10321560B2 (en) | Dummy core plus plating resist restrict resin process and structure | |
| JP2014192523A (ja) | パワーインダクタおよびその製造方法 | |
| US10772220B2 (en) | Dummy core restrict resin process and structure | |
| US10356906B2 (en) | Method of manufacturing a PCB including a thick-wall via | |
| CN105472884B (zh) | 电路板及其制造方法 | |
| CN104302099A (zh) | 电路板及其制造方法 | |
| JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
| WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
| US8994478B1 (en) | Common mode filter | |
| CN104080274B (zh) | 一种封装基板及其制作方法和基板组件 | |
| OA17662A (en) | Selective partitioning of via structures in printed circuit boards. | |
| JPWO2021009865A1 (ja) | 高密度多層基板、及びその製造方法 | |
| KR20090050140A (ko) | 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 | |
| JP4963495B2 (ja) | 積層配線板およびその製造方法 | |
| US20160324001A1 (en) | Printed circuit board and method for manufacturing the printed circuit board | |
| JP6618986B2 (ja) | 電子変速機制御装置およびその製造方法 | |
| JP2008091604A (ja) | ビルドアップ配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1210903 Country of ref document: HK |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180529 |