JP2008091604A - ビルドアップ配線板およびその製造方法 - Google Patents
ビルドアップ配線板およびその製造方法 Download PDFInfo
- Publication number
- JP2008091604A JP2008091604A JP2006270388A JP2006270388A JP2008091604A JP 2008091604 A JP2008091604 A JP 2008091604A JP 2006270388 A JP2006270388 A JP 2006270388A JP 2006270388 A JP2006270388 A JP 2006270388A JP 2008091604 A JP2008091604 A JP 2008091604A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- build
- wiring board
- core substrate
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】ビルドアップ層に形成するビア底部の直径をほぼ均一に形成することで信頼性の高いビルドアップ配線板を提供する。
【解決手段】絶縁層にビア12が形成されこれらのビア12内に層間接続するための導電性ペースト13が充填されたコア基板11と、このコア基板11の少なくとも一方の面に形成され層間接続するためのビア15が形成されたビルドアップ層14とを有するビルドアップ配線板であって、前記ビルドアップ層14に形成されたビア15の底部の直径が、各々がほぼ均一に形成されたことを特徴とするビルドアップ配線板である。
【選択図】図1
【解決手段】絶縁層にビア12が形成されこれらのビア12内に層間接続するための導電性ペースト13が充填されたコア基板11と、このコア基板11の少なくとも一方の面に形成され層間接続するためのビア15が形成されたビルドアップ層14とを有するビルドアップ配線板であって、前記ビルドアップ層14に形成されたビア15の底部の直径が、各々がほぼ均一に形成されたことを特徴とするビルドアップ配線板である。
【選択図】図1
Description
本発明は産業用および民生用などの各種電子機器に広く用いられているビルドアップ配線板およびその製造方法に関するものである。
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず、広く民生用機器の分野においても、LSI等の半導体チップを高密度に実装できる多層配線基板が安価に供給されることが強く要望されている。このような多層配線基板では微細に配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。このような市場の要望に対して、多層配線基板の任意の電極を任意の配線パターン位置において、層間接続できるインナービアホール接続法すなわち全層IVH構造樹脂多層基板と呼ばれるものがある。
一方、上記の全層IVH構造多層基板では、ビアホール内にペーストを充填しているため、最外層における微細な配線層の形成およびビアホールの小径化に限界があった。そこで、全層IVH構造多層基板の特徴である任意の電極を任意の配線パターン位置において層間接続できる点を活かしつつ、最外層の微細な配線および小径穴の実現を可能にしたビルドアップ配線板が開発されている。
なお、この発明の出願に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−94254号公報
しかしながら従来のビルドアップ配線板は、図2に示すようにコア基板1にビルドアップ層2を積層して形成する際に、圧縮しながら積層しているために、コア基板1の導電性ペースト5が充填されたビア3の有無によって形成される厚みにばらつきが発生する。そのためビルドアップ層2に同一の直径の設定ですべてのビア4を形成した場合、場所によって形成されるビア4の底部の直径にばらつきが発生していた。
具体的には、図2に示すように、直径L1の設定にてビルドアップ層2にビア4を形成したとき、コア基板1のビア3が存在しない部分、すなわちビルドアップ層2が厚く形成される部分のビア4の底部の直径がL4となり、ビルドアップ層2が薄く形成される部分のビア4の底部の直径L2に比べて小さく形成されることになる。
このため、ビア4とコア基板1の導体パターン5との接触面積が小さくなるため、接触抵抗が大きくなる、あるいは層間のピール強度が低下するといった課題が発生し、結果としてビルドアップ配線板としての信頼性が低下するおそれがあった。特にビア4の小径化により、ばらつきがさらに顕著に発生しやすくなっていた。
上記目的を達成するために、本発明は、絶縁層にビアが形成されこれらのビア内に層間接続するための導電性ペーストが充填されたコア基板と、このコア基板の少なくとも一方の面に形成され層間接続するためのビアが形成されたビルドアップ層とを有するビルドアップ配線板であって、前記ビルドアップ層に形成されたビアの直径が、ビルドアップ層の厚みが厚い部分が大きく、薄い部分が小さく形成されていることを特徴とするビルドアップ配線板である。
この構成により、ビア底部の直径を均一に形成することができるので、ビルドアップ層の厚みの厚い部分に形成されたビアとコア基板のパターンとの接触面積を確保することができるので、接触抵抗、ピール強度が安定し、高い信頼性を有するビルドアップ配線板を得ることができる。
以上のように本発明は、ビルドアップ層に形成されたビアの直径が、ビルドアップ層の厚みが厚い部分が大きく、薄い部分が小さく形成された構造であることにより、ビア底部の直径を全体的にほぼ均一に形成することができるので、接触抵抗、ピール強度が安定した信頼性の高いビルドアップ配線板を実現することが可能となる。
(実施の形態1)
以下、本発明の実施の形態1について、本発明の特に請求項1〜4に記載の発明について、図面を参照しながら説明する。
以下、本発明の実施の形態1について、本発明の特に請求項1〜4に記載の発明について、図面を参照しながら説明する。
図1は、本発明の実施の形態1におけるビルドアップ配線板の構成を示す断面図である。
図1に示すように、本実施の形態のビルドアップ配線板は、ガラス織布とエポキシ系樹脂等の熱硬化性樹脂の複合材料からなる絶縁層にビア12が形成され、これらのビア12内に絶縁層を層間接続するための導電性ペースト13が充填されたコア基板11と、このコア基板11の少なくとも一方の面にビルドアップ層14が形成されている。
ここで本実施の形態におけるビルドアップ配線板の、ビルドアップ層のビア形成方法について説明する。
コア基板11の少なくとも一方の面にビルドアップ層14を形成後、このビルドアップ層14を貫通するように、炭酸ガスやYAGなどのレーザによって、ビア15を形成し、コア基板11の導体パターン16の所望ランドを露出する。
従来では、ビルドアップ層14に形成するすべてのビア15について同一のレーザ径を、例えばここではL1に設定していたが、本発明では、形成されるビア15の底部の直径、すなわちコア基板11の導体パターン16の所望ランドの直径をすべてほぼ同一、たとえばここではすべてL2になるように形成されるように設定している。具体的には、図1のように、コア基板11のビア12が存在する部分、すなわちビルドアップ層14が薄く形成される部分に形成されるビア15の直径の設定値L1に対し、コア基板11のビア12が存在しない部分、すなわちビルドアップ層14が厚く形成される部分に形成されるビア15の直径の設定値を、例えばL1よりも大きいL3に設定する。これによって、すべてのビア15の底部の直径をほぼL2になるように形成することができる。
その後、このようにして形成したビア15に、コア基板11の導体パターン16とビルドアップ層14の外側との導通をとるために、めっき等により導電体層を形成し、ビルドアップ配線板を完成させる。
以上のように本実施の形態によれば、上記の方法によりコア基板のビアの有無にかかわらずビア底部の直径をほぼ均一に形成することができ、それによって接触抵抗、ピール強度が安定した、信頼性の高いビルドアップ配線板を実現することが可能となる。
なお、本実施の形態において、コア基板の絶縁層にガラス織布とエポキシ樹脂等の熱硬化性樹脂の複合材料を用いているが、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つとエポキシ系樹脂等の熱硬化性樹脂との複合材、またはガラス織布、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つと全芳香族ポリエステル樹脂等の熱可塑性樹脂との複合材、あるいはフィルム樹脂を用いて絶縁層を形成しても良い。
また、ビルドアップ層の絶縁材料は、感光性樹脂、熱硬化性樹脂、感光性フィルム、熱硬化性フィルムのいずれかを用いて形成しても良い。
また、本実施の形態のビルドアップ層のビア内に導電体層を形成する方法は、フィルドビアで形成してもコンフォーマルビアで形成しても良い。
(実施の形態2)
以下、本発明の実施の形態2について、本発明の特に請求項5、7、8に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
以下、本発明の実施の形態2について、本発明の特に請求項5、7、8に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
本実施の形態では、レーザの実質エネルギーを大きくするために、ビルドアップ層14が厚く形成される部分に、ビア15を形成するレーザのパルス数もしくはショット数を多く設定するようにしてレーザ加工を実施する。例えば周波数1000サイクルすなわち1秒当り1000パルスのレーザを、ビルドアップ層14が薄く形成される部分には1〜5ショットであるのに対し、ビルドアップ層14が厚く形成される部分には3〜15ショットが適当であり、さらには、3〜8ショットが好ましい。
レーザのパルス数もしくはショット数を多くすることにより、レーザ加工時のすべてのビアの直径を同一に設定しても、レーザの届きにくいビルドアップ層14が厚く形成された部分でもコア基板11の導体パターン16に届きやすくなり、ビルドアップ層14が薄く形成された部分とほぼ同等のビア15の底部の直径を形成することができる。すなわちビルドアップ層14のビア15を形成する実質厚さによってレーザの実質的に投入されるエネルギーを変えるのである。
以上のように本実施の形態によれば、ビルドアップ層が厚く形成される部分に対してビアを形成するレーザのパルス数もしくはショット数を多く設定することにより、レーザの実質エネルギーを大きくすることができ、ビルドアップ層が厚く形成される部分に形成されるビア底部の直径をビルドアップ層が薄く形成される部分とほぼ同等に形成することができるので、コア基板のビアの有無にかかわらずビルドアップ層のビア底部の直径をほぼ均一に形成することができ、それによって接触抵抗、ピール強度が安定した、信頼性の高いビルドアップ配線板を実現することが可能となる。
(実施の形態3)
以下、本発明の実施の形態3について、本発明の特に請求項6に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
以下、本発明の実施の形態3について、本発明の特に請求項6に記載の発明について、図面を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
本実施の形態では、レーザの実質エネルギーを大きくするために、ビルドアップ層14が厚く形成される部分に、ビア15を形成するレーザのパルス時間を長く設定するようにしてレーザ加工を実施する。パルス時間は、ビルドアップ層14が薄く形成される部分の5〜25μ秒に対し、10〜35μ秒が適当であり、さらに20〜30μ秒が好ましい。
レーザのパルス時間を長く設定することにより、レーザ加工時のすべてのビアの直径を同一に設定しても、レーザの届きにくいビルドアップ層14が厚く形成された部分でもコア基板11の導体パターン16に届きやすくなり、ビルドアップ層14が薄く形成された部分とほぼ同等のビア15の底部の直径を形成することができる。すなわちビルドアップ層14のビア15を形成する実質厚さによってレーザの実質的に投入されるエネルギーを変えるのである。
以上のように本実施の形態によれば、ビルドアップ層が厚く形成される部分にビアを形成するレーザのパルス時間を長く設定することにより、レーザの実質エネルギーを大きくすることができ、ビルドアップ層が厚く形成される部分に形成されるビア底部の直径を、ビルドアップ層が薄く形成される部分とほぼ同等に形成することができるので、コア基板のビアの有無にかかわらずビア底部の直径をほぼ均一に形成することができ、それによって接触抵抗、ピール強度が安定した、信頼性の高いビルドアップ配線板を実現することが可能となる。
本発明にかかる多層プリント配線基板の層間接続構造は、高い層間接続信頼性を得ることができるため、微細な配線パターンや半導体実装等のより高い信頼性基準を満足する必要のある半導体パッケージや小型モジュール部品等の実装基板に関する用途に適用できる。
11 コア基板
12 ビア
13 導電性ペースト
14 ビルドアップ層
15 ビア
16 導体パターン
12 ビア
13 導電性ペースト
14 ビルドアップ層
15 ビア
16 導体パターン
Claims (8)
- 絶縁層にビアが形成されこれらのビア内に層間接続するための導電性ペーストが充填されたコア基板と、このコア基板の少なくとも一方の面に形成され層間接続するためのビアが形成されたビルドアップ層とを有するビルドアップ配線板であって、前記ビルドアップ層に形成された各々のビアの底部の直径がほぼ均一に形成されていることを特徴とするビルドアップ配線板。
- ビルドアップ層の表層に形成されたビアの直径が、前記ビルドアップ層の厚みが厚い部分が大きく、薄い部分が小さく形成されていることを特徴とする請求項1に記載のビルドアップ配線板。
- 絶縁層にビアが形成されこれらのビア内に層間接続するための導電性ペーストが充填されたコア基板の少なくとも一方の面にビルドアップ層を形成し、このビルドアップ層に前記コア基板と層間接続するためのビアを形成するビルドアップ配線板の製造方法であって、前記ビルドアップ層に形成するビアの底部の直径を、各々ほぼ均一に形成することを特徴とするビルドアップ配線板の製造方法。
- ビルドアップ層の表層に形成するビアの直径を、ビルドアップ層の厚みが厚い部分を大きく、薄い部分を小さく形成することを特徴とする請求項3に記載のビルドアップ配線板の製造方法。
- ビルドアップ層に形成するビアを形成するレーザの実質エネルギーを、前記ビルドアップ層の厚みが厚い部分を薄い部分よりも大きくすることを特徴とする請求項3に記載のビルドアップ配線板の製造方法。
- ビルドアップ層に形成するビアを形成するレーザのパルス時間を、前記ビルドアップ層の厚みが厚い部分を薄い部分よりも長くすることを特徴とする請求項3に記載のビルドアップ配線板の製造方法。
- ビルドアップ層に形成するビアを形成するレーザのパルス数を、前記ビルドアップ層の厚みが厚い部分を薄い部分よりも多くすることを特徴とする請求項3に記載のビルドアップ配線板の製造方法。
- ビルドアップ層に形成するビアを形成するレーザのショット数を、前記ビルドアップ層の厚みが厚い部分を薄い部分よりも多くすることを特徴とする請求項3に記載のビルドアップ配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270388A JP2008091604A (ja) | 2006-10-02 | 2006-10-02 | ビルドアップ配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270388A JP2008091604A (ja) | 2006-10-02 | 2006-10-02 | ビルドアップ配線板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091604A true JP2008091604A (ja) | 2008-04-17 |
Family
ID=39375463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006270388A Pending JP2008091604A (ja) | 2006-10-02 | 2006-10-02 | ビルドアップ配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008091604A (ja) |
-
2006
- 2006-10-02 JP JP2006270388A patent/JP2008091604A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9554462B2 (en) | Printed wiring board | |
US20150213946A1 (en) | Printed wiring board | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2007142399A (ja) | ペーストバンプを用いた印刷回路基板およびその製造方法 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
US11812556B2 (en) | Printed circuit board and manufacturing method thereof | |
KR101332079B1 (ko) | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 | |
JP6721143B2 (ja) | プリント回路基板及びその製造方法 | |
KR102442389B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4485975B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
JP2008091604A (ja) | ビルドアップ配線板およびその製造方法 | |
JP2010123830A (ja) | プリント配線板とその製造方法 | |
JP2007201034A (ja) | 多層配線基板の層間接続構造 | |
JP4347143B2 (ja) | 回路基板およびその製造方法 | |
JPWO2021009865A1 (ja) | 高密度多層基板、及びその製造方法 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
JP2005228916A (ja) | 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
KR102186150B1 (ko) | 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법 | |
JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
JP2004006971A (ja) | 回路形成基板 | |
JP2008108880A (ja) | 多層プリント配線基板とその製造方法 | |
KR20070062397A (ko) | 인쇄 회로 기판의 층간 접속 방법 | |
JP2007042993A (ja) | 多層基板の製造方法 | |
KR20060108902A (ko) | 다층인쇄회로기판 및 그 비어홀 생성방법 |