KR20070062397A - 인쇄 회로 기판의 층간 접속 방법 - Google Patents

인쇄 회로 기판의 층간 접속 방법 Download PDF

Info

Publication number
KR20070062397A
KR20070062397A KR1020060047309A KR20060047309A KR20070062397A KR 20070062397 A KR20070062397 A KR 20070062397A KR 1020060047309 A KR1020060047309 A KR 1020060047309A KR 20060047309 A KR20060047309 A KR 20060047309A KR 20070062397 A KR20070062397 A KR 20070062397A
Authority
KR
South Korea
Prior art keywords
layer
layers
circuit board
laser drill
forming
Prior art date
Application number
KR1020060047309A
Other languages
English (en)
Inventor
노재호
오화동
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020060047309A priority Critical patent/KR20070062397A/ko
Publication of KR20070062397A publication Critical patent/KR20070062397A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄 회로 기판의 층간 접속 방법에 관한 것으로서, 특히 미세 크기의 비아 홀을 구비하고 회로 밀도가 높은 인쇄 회로 기판에 있어서 효율적으로 제1층, 제2층 및 제3층 또는 제2층, 제3층 및 제4층을 층간 접속하는 제조 기술에 관한 것이다. 본 발명은 내층 기판에 층간 접속을 위한 비아 형성 시에 레이저 드릴 작업은 기판의 상부면 및 하부 면에서 선택적으로 시행함으로써, 종래 기술이 지녔던 외층 동박과 내층 비아 홀 사이의 통전 문제를 해결한다.
인쇄 회로 기판, 빌드 업, 스택 비아, 층간 접속, 비아 홀.

Description

인쇄 회로 기판의 층간 접속 방법{METHOD OF INTERCONNECTING THE MULTI-LEVEL CONDUCTING LAYERS FOR PRINTED CIRCUIT BOARD}
도1은 종래 기술에 따른 층간 접속 방식을 나타낸 도면.
도2a는 본 발명에 따라 내층 코아에 레이저 드릴 작업을 통해 비아를 형성한 모습을 나타낸 도면.
도2b는 본 발명의 양호한 실시예에 따라, 4층 기판의 경우 제2층과 제3층을 통전하기 위해 동도금을 수행한 후의 모습을 나타낸 도면.
도2c는 본 발명의 양호한 실시예에 따라, 4층 기판의 경우 외층의 층간 접속을 수행한 후의 모습을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 상층 동박
20 : 하층 동박
30 : 절연층
40 : 비아 홀
45 : 비아 홀 통전 도금
50 : 제1층 동박
60 : 제4층 동박
200 : 제2층 동박
300 : 제4층 동박
본 발명은 다층 인쇄 회로 기판의 층간 접속 방법에 관한 것으로서, 특히 미세 크기의 비아 홀(via hole)을 구비하고, 회로 밀도가 높은 인쇄 회로 기판을 구현하는 제조 기술에 관한 것이다.
더욱 상세하게는, 본 발명은 효율적으로 제1층, 제2층 및 제3층 또는 제2층, 제3층 및 제4층을 층간 접속하는 제조 기술에 관한 것으로서, 내층 기판에 층간 접속을 위한 비아 형성 시에 레이저 드릴 작업(drill)은 기판의 상부면 및 하부 면에서 선택적으로 시행함으로써, 종래 기술이 지녔던 외층 동박과 내층 비아 홀 사이의 통전 문제를 해결한다.
일반적으로, 인쇄 회로 기판 제조 업계에서는 다층 인쇄 회로 기판의 제작을 위해, 절연체를 사이에 두고 상층과 하층에 형성한 동박 회로('내층 코아'라 칭한다)를 서로 비아 홀을 만들어 도전 물질을 채워 넣거나 도금하여 통전시키는 방식으로 층간 접속을 구현하고 있다.
여기서, 절연 물질로서는 에폭시 수지, BT 수지, 폴리이미드 수지 등이 사용되고 있으며, 비아 홀을 기계적 드릴 작업을 통해 형성하고 형성된 비아를 화학적 또는 전기적 구리 도금에 의해 전기적 접속을 이루게 된다. 이어서, 기판 위에 반 도체 칩을 실장하거나 인쇄 회로 기판을 접합하기 위하여 회로 패턴 위에 솔더 볼을 접착한 후 용융시켜서 칩과 기판을 접속하는 방식이 통용되고 있다.
도1은 종래 기술에 따른 층간 접속 방식을 나타낸 도면이다. 도1을 참조하면, 에폭시 수지와 같은 절연층(30)을 사이에 두고 상층 및 하층에 동박(10, 20) 회로를 형성하고 나면, 제2층과 제3층 사이를 수치 해석(CNC) 드릴 작업을 통해 기계적으로 비아 홀(40)을 형성한다. 이어서, 도금(45)을 통해 제2층(10)과 제3층(20)을 통전시키고, 비아 홀(40)에 도전성 잉크 또는 열경화성 잉크도 비아 홀을 충진한다. 이어서, 버핑 공정을 통해 기판을 연마한 후에 제2층 및 제3층 동박 패턴을 형성하고 적층 한 후, 레이저 드릴 작업을 통해 비아 홀을 형성하여 제1층(50) 및 제4층(60)을 통전 형성한다.
그런데, 최근 들어 다층 인쇄 회로 기판의 단자 수가 증가함에 따라 회로의 선폭과 비아 홀의 반경이 미세화하고 있다. 그 결과, 종래와 같이 기계적 드릴 작업 방식으로 비아 홀을 뚫는 것이 용이하지 않게 되고, 더욱이 솔더 볼의 크기를 미세화해야 하는 수준에 이르렀다. 더욱이, 인쇄 회로 기판의 두께가 얇아지면서, 회로 기판을 버핑하는 작업도 용이하지 않다.
한편, 미세크기의 층간 비아 홀을 형성하는 기술로서 일본 특허 공보평 제4-3676호(공고 일자 1992.1.23)이 있는데, 상기 일본 특허 문헌에서는 레이저 드릴 작업 기술이 소개되고 있다.
일본 특허 공보평 제4-3676호에 개시된 종래 기술은, 회로 기판상의 동박 표면을 부분적으로 식각하여 콘포말 마스크(conformal mask)를 제작하고, 조사하는 레이저 빔의 크기를 식각된 마스크 크기보다 넓도록 조사함으로써 콘포말 마스크 내부의 에폭시 수지를 제거하는 방식에 의존하고 있다. 이를 이용하여, 종래 기술은 예를 들어 4층 배선 기판의 경우에, 제2층과 제3층 사이에는 수치제어 드릴을 이용하여 비아를 형성하고, 비아 내부를 전도층 구리를 이용해서 비아 충전을 하고, 그 비아 위 또는 아래에 레이저 비아를 형성해서 제1층과 제3층 사이 또는 제2층과 제4층 사이를 접속하는 기술을 개시하고 있다.
이 밖에도, 종래 기술로서 2층 면에 레이저 비아를 형성한 후 전도층 구리를 도금에 의해 충진한 후, 그 위 또는 아래에 레이저 비아를 형성해서 층간 접속을 이루는 방법도 있다. 그런데, 전술한 종래 기술들은 최근 들어 인쇄 회로 기판이 소형화 경량화되는 추세에 따라 다층 기판의 두께가 얇아지면서 적용하기에 어려운 문제가 있다. 즉, 레이저 드릴에 의한 비아 홀을 동도금을 통해 충진한 단면을 살펴 보면, 그 상부면의 중앙이 아래로 가라앉는 현상이 발생하므로 그 결과 비아 상층 표면이 평탄하지 않게 되고 가운데 부분이 오목하게 들어가는 문제가 발생(이를 '디싱(dishing)'이라 칭함) 할 수 있다. 그 결과 상위층(제2층과 제3층이 내층인 경우 제1층과 제2층 또는 제3층과 제4층)과의 층간 접속시에 전기 접속이 불량해지는 경우가 있다.
따라서, 본 발명의 제1 목적은 회로 패턴이 미세화된 경우 또는 기판 두께가 얇은 경우에도 적용될 수 있는 인쇄 회로 기판의 층간 접속 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 제2층에 수치 제어 드릴(기계적 드릴)을 사용하지 아니하고 제1층과 제3층 또는 제2층과 제4층을 층간 접속할 수 있는 층간 접속 방법을 제공하는 데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 레이저 드릴 작업을 통해 내층에 제2층과 제3층 사이에 층간 비아 홀을 형성한 경우, 외층 즉 제1층 및 제4층과의 전기적 접속에 신뢰성이 담보된, 즉 디싱 문제를 해결한 층간 접속 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 다층 인쇄 회로 기판의 층간 접속을 하는 방법에 있어서,
(a) 상부면에 동박 회로(‘제2층’이라 칭함)를 구성하고, 하부면에 동박 회로 (‘제3층’이라 칭함)를 구성한 내층 코아에 대해 레이저 드릴로 비아 홀을 형성하는 단계; (b) 상기 단계 (a)의 결과 형성된 비아 홀에 제2층과 제3층을 통전시키기 위한 동도금을 형성하는 단계; 및 (c) 상기 내층 코아의 상하면에 각각 동박이 코팅된 외층을 적층하여 외층 회로(각각‘제1층’및‘제4층’이라 칭함)를 형성하고 제1층과 제2층을 통전하고자 하는 부위 및 제4층과 제3층을 통전하고자 하는 부위에 레이저 드릴을 통해 비아 홀을 형성하고 동도금을 진행하여 통전시키는 단계를 포함하되, 상기 단계 (a)의 레이저 드릴을 진행하여 비아 홀을 형성하는 방법은, 후속 단계(c)에서 제1층, 제2층, 제3층을 접속하여야 할 부위의 경우는 제3층 면에서 아래에서 위로 레이저 드릴을 조사하고, 제4층, 제3층, 제2층을 층간 접속 하여야 할 부위의 경우에는 제2층 면에서 위에서 아래로 레이저 드릴을 조사함으로써, 레이저 드릴 작업을 내층 코아의 양방향에서 층간 접속을 할 부위에 따라 선택적으로 방향을 선택하여 조사함을 특징으로 하는 인쇄 회로 기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도2a 내지 도2c 참조해서 본 발명에 따른 층간 접속 방법을 상세히 설명한다. 도2a는 본 발명에 따라 내층 코아에 레이저 드릴 작업을 통해 비아를 형성한 모습을 나타낸 도면이다. 도2a를 참조하면, 내층 코아 기판의 절연층(100)에 레이저 드릴 작업을 통해 비아 홀(110, 120)이 형성되어 있다. 여기서, 본 발명의 요지는 좌측에 도시한 비아 홀(110)을 형성하기 위해서는 내층 코아의 제3층 면으로, 즉 아래 방향에서 위로 레이저를 조사하고, 우측에 도시한 비아 홀(120)을 형성하기 위해서는 제2층 면으로 위에서 아래로 레이저를 조사하는데 특징이 있다. 즉, 본 발명은 레이저 드릴 작업을 기판의 상하면 양쪽에서 각각 시공하는데 그 특징이 있다. 그 이유는 외층 동박과 통전하기 위함 도금 공정 작업 시에 디싱 문제를 해결함에 있으며, 그 메커니즘은 후속 도면 도2b 및 도2c를 참조하면 쉽게 이해할 수 있다.
이어서, 도2b는 본 발명의 양호한 실시예에 따라 제2층과 제3층을 통전하기 위해 동도금을 수행한 후의 모습을 나타낸 도면이다. 도2b를 참조하면, 비아 홀 통전을 위해 동도금을 수행하고 나면 좌측에 도시된 제2층 동박(200)과, 우측에 도시된 아래의 제3층 동박(300')은 평탄한 단면을 지니게 된다. 왜냐하면, 도2b의 좌측 비아 홀(110)은 아래에서 위로 레이저 드릴 작업을 수행하였고, 우측 비아 홀(120)은 위에서 아래로 드릴 작업을 수행한 후 도금하였기 때문이다.
따라서, 제2층의 동박(200) 면과 제3층의 동박 면(300')은 표면이 평탄하여 디싱 문제가 없으므로, 이 평면들 위에 외층 기판을 스택 하여 통전시키고자 하는 경우에 전기적 불량 문제가 제거된다.
도2c는 본 발명에 따라 외층의 층간 접속을 수행한 후의 모습을 나타낸 도면이다. 도2c를 참조하면, 내층에 외층을 적층한 후 제2층 동박(200)에 레이저 드릴 작업을 통해 층간 접속(50)을 수행하고, 동시에 제4층 동박(40)을 스택(stack) 하여 형성한다. 이때에, 본 발명의 경우 내층 동박의 평평한 면에 층간 접속이 이루어지므로 전기 접속 불량 문제가 야기되지 않는다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가 능하다.
이상과 같이, 본 발명은 내층 코아를 상부면과 하부면을 선택적으로 레이저 드릴 작업함으로써 외층과의 층간 접속에서 통전 접속 불량문제를 해결함과 동시에 기판 두께가 얇은 경우에도 다층 배선 기판을 제작할 수 있도록 한다. 그 결과, 미세 크기의 비아 홀을 구비하고 회로 밀도가 높은 인쇄 회로 기판에 있어서 효율적으로 제1층, 제2층 및 제3층 또는 제2층, 제3층 및 제4층을 층간 접속할 수 있도록 하며, 종래 기술이 지녔던 외층 동박과 내층 비아 홀 사이의 통전 불량 문제를 해결한다.

Claims (2)

  1. 다층 인쇄 회로 기판의 층간 접속을 하는 방법에 있어서,
    (a) 상부면에 동박 회로(‘제2층’이라 칭함)를 구성하고, 하부면에 동박 회로 (‘제3층’이라 칭함)를 구성한 내층 코아에 대해 레이저 드릴로 비아 홀을 형성하는 단계;
    (b) 상기 단계 (a)의 결과 형성된 비아 홀에 제2층과 제3층을 통전시키기 위한 동도금을 형성하는 단계; 및
    (c) 상기 내층 코아의 상하면에 각각 동박이 코팅된 외층을 적층하여 외층 회로(각각‘제1층’및‘제4층’이라 칭함)를 형성하고 제1층과 제2층을 통전하고자 하는 부위 및 제4층과 제3층을 통전하고자 하는 부위에 레이저 드릴을 통해 비아 홀을 형성하고 동도금을 진행하여 통전시키는 단계
    를 포함하되, 상기 단계 (a)의 레이저 드릴을 진행하여 비아 홀을 형성하는 방법은, 후속 단계(c)에서 제1층, 제2층, 제3층을 접속하여야 할 부위의 경우는 제3층면에서 아래에서 위로 레이저 드릴을 조사하고, 제4층, 제3층, 제2층을 층간 접속하여야 할 부위의 경우에는 제2층면에서 위에서 아래로 레이저 드릴을 조사함으로써, 레이저 드릴 작업을 내층 코아의 양방향에서 층간 접속을 할 부위에 따라 선택적으로 방향을 선택하여 조사함을 특징으로 하는 인쇄 회로 기판 제조 방법.
  2. 제1항의 방법으로 제조된 인쇄 회로 기판.
KR1020060047309A 2006-05-26 2006-05-26 인쇄 회로 기판의 층간 접속 방법 KR20070062397A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060047309A KR20070062397A (ko) 2006-05-26 2006-05-26 인쇄 회로 기판의 층간 접속 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047309A KR20070062397A (ko) 2006-05-26 2006-05-26 인쇄 회로 기판의 층간 접속 방법

Publications (1)

Publication Number Publication Date
KR20070062397A true KR20070062397A (ko) 2007-06-15

Family

ID=38357897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047309A KR20070062397A (ko) 2006-05-26 2006-05-26 인쇄 회로 기판의 층간 접속 방법

Country Status (1)

Country Link
KR (1) KR20070062397A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784115B2 (en) 2021-08-02 2023-10-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier having dielectric layer with conductively filled through holes tapering in opposite directions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784115B2 (en) 2021-08-02 2023-10-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier having dielectric layer with conductively filled through holes tapering in opposite directions

Similar Documents

Publication Publication Date Title
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US7242591B2 (en) Wiring board incorporating components and process for producing the same
JP4767269B2 (ja) 印刷回路基板の製造方法
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2007088475A (ja) キャビティを備えた基板製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2010034430A (ja) 配線基板及びその製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20070062397A (ko) 인쇄 회로 기판의 층간 접속 방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
US7807034B2 (en) Manufacturing method of non-etched circuit board
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20090099334A (ko) 인쇄회로기판 및 그 제조방법
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR20130047080A (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
CN110381675B (zh) 一种电路板结构及其制造方法
US20140076611A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G15R Request for early opening
E601 Decision to refuse application