RU2630416C2 - Селективное разделение переходных отверстий в печатных платах - Google Patents

Селективное разделение переходных отверстий в печатных платах Download PDF

Info

Publication number
RU2630416C2
RU2630416C2 RU2015155524A RU2015155524A RU2630416C2 RU 2630416 C2 RU2630416 C2 RU 2630416C2 RU 2015155524 A RU2015155524 A RU 2015155524A RU 2015155524 A RU2015155524 A RU 2015155524A RU 2630416 C2 RU2630416 C2 RU 2630416C2
Authority
RU
Russia
Prior art keywords
hole
vias
metallization
printed circuit
layers
Prior art date
Application number
RU2015155524A
Other languages
English (en)
Other versions
RU2015155524A (ru
Inventor
Стиг КЕЛЬМАН
Томас БЕРГСТЕН
Original Assignee
Телефонактиеболагет Л М Эрикссон (Пабл)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Телефонактиеболагет Л М Эрикссон (Пабл) filed Critical Телефонактиеболагет Л М Эрикссон (Пабл)
Publication of RU2015155524A publication Critical patent/RU2015155524A/ru
Application granted granted Critical
Publication of RU2630416C2 publication Critical patent/RU2630416C2/ru

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0713—Plating poison, e.g. for selective plating or for preventing plating on resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Изобретения относятся к способу селективного разделения переходного отверстия в печатной плате для получения электроизоляционного участка между двумя проводящими участками указанного переходного отверстия. Технический результат - создание в переходном отверстии непроводящих участков разных размеров с использованием резистных к металлизации слоев одного типа и толщины, что упрощает процесс производства, исключает необходимость в наличии запаса резистных к металлизации слоев разной толщины, обеспечивает более гибкое проектирование схем. Достигается тем, что способ содержит этап, предшествующий сверлению отверстия для переходного отверстия (240), заключающийся в ламинировании печатной платы (200) для получения первого и второго резистных к металлизации слоев (233, 234) на таком расстоянии друг от друга, которое соответствует заданной длине электроизоляционного участка переходного отверстия. После сверления на определенные участки внутренней поверхности переходного отверстия (240) наносят медь за два различных технологических этапа, за которыми следует этап удаления меди с ненужных участков с получением электроизоляционного участка. 3 н. и 5 з.п. ф-лы, 8 ил.

Description

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
Изложенные варианты осуществления изобретения относятся к способу селективного разделения переходных отверстий в печатных платах.
УРОВЕНЬ ТЕХНИКИ
Для обеспечения возможности прохождения сигналов между разными проводящими слоями в многослойных печатных платах (printed circuit board - PCB) используют металлизированные переходные отверстия. Часто металлизацию осуществляют на внутренней поверхности переходного отверстия, однако металлизация также может быть селективной на определенных участках одного и того же переходного отверстия с целью более эффективного использования проводящих слоев РСВ.
На фиг. 1А и 1В приведены два примера селективного разделения переходных отверстий, известные из заявки на патент США 2006/199390 А1.
На фиг. 1А показана многослойная РСВ 100 со множеством проводящих слоев 101-106, перемежающихся со множеством диэлектрических слоев 111-113, 121-122. На фиг. 1А также показано переходное отверстие 140 в РСВ 100. Переходное отверстие 140 включает два металлизированных электропроводных участка 141 и 142; между этими двумя металлизированными участками находится электроизоляционный участок 145.
На фиг. 1В показана другая многослойная РСВ 200 со множеством проводящих слоев 151-156, перемежающихся со множеством диэлектрических слоев 161-163, 171-172 и переходным отверстием 190. Переходное отверстие 190 также включает два металлизированных электропроводных участка 191 и 192, однако между этими двумя металлизированными участками имеется электроизоляционный участок 195 большего размера, чем на фиг. 1А.
Электроизоляционные участки 145 и 195 получены с использованием резистных к металлизации слоев 143 и 193 разной толщины.
Недостатком использования относительно тонкого резистного к металлизации слоя 143, как на фиг. 1А, является то, что расстояние между двумя металлизированными участками 141 и 142 может быть недостаточным с точки зрения достижения надлежащего отделяющего расстояния, особенно для высоковольтной электронной техники.
Недостатком толстого резистного к металлизации слоя 193, как на фиг. 1В, является более трудоемкий процесс производства, так как для этого требуется ряд дополнительных подготовительных этапов, таких как выфрезеровка участков электроизоляционных слоев перед нанесением резистного к металлизации слоя 193.
В заявке на патент США 2012/234587 описан один из вариантов осуществления способа разделения переходного отверстия в многослойной печатной плате, включающей проводящие слои и изоляционные слои, направленный на создание электроизоляционного участка между двумя электропроводными участками в этом переходном отверстии (фиг. 16). Размер электроизоляционного участка переходного отверстия ограничен толщиной изоляционного слоя.
В заявке на патент Японии 2002 026522, заявке на патент США 2003/121699 и патенте США 6541712 описаны подобные способы, в которых размер получаемого электроизоляционного участка переходного отверстия также ограничен толщиной единственного резистного к металлизации слоя или изоляционного слоя.
РАСКРЫТИЕ ИЗОБРЕТЕНИЯ
Ввиду имеющегося уровня техники целью изобретения является преодоление, по меньшей мере, некоторых из упомянутых выше недостатков.
Эта цель достигается посредством усовершенствованного способа разделения переходного отверстия при помощи двух резистных к металлизации слоев в РСВ, разделенной по меньшей мере одним диэлектрическим слоем, с целью получения электроизоляционного участка переходного отверстия между двумя проводящими участками указанного переходного отверстия.
Одним из преимуществ использования данного усовершенствованного способа является то, что требуется только одна операция сверления при просверливании отверстий для переходного отверстия. Нет необходимости в сверлении с обратной стороны с жестким допуском или в последовательном ламинировании с отдельной операцией сверления для каждой последовательной конфигурации.
Другое преимущество состоит в том, что при использовании двух (или более) резистных к металлизации слоев могут быть созданы проводящие участки и электроизоляционные/непроводящие участки переходного отверстия произвольного размера, что позволяет применять более гибкое проектирование схем.
Способ позволяет создавать в переходном отверстии непроводящие участки разных размеров с использованием резистных к металлизации слоев одного типа и толщины. Это дает дополнительное преимущество, заключающееся в упрощении процесса производства, и исключает необходимость в наличии запаса резистных к металлизации слоев разной толщины.
Далее варианты осуществления изобретения описаны более подробно с указанием предпочтительных вариантов осуществления и со ссылкой на прилагаемые чертежи.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На фиг. 1А и 1В представлены структурные схемы разделенных переходных отверстий.
На фиг. 2А, 2В и 3 представлены структурные схемы одной РСВ и этапов способа изготовления усовершенствованного переходного отверстия в указанной РСВ.
На фиг. 4 и 5 представлены структурные схемы других вариантов осуществления усовершенствованных переходных отверстий.
На фиг. 6 представлена блок-схема этапов способа изготовления усовершенствованных переходных отверстий.
ОСУЩЕСТВЛЕНИЕ ИЗОБРЕТЕНИЯ
Один из вариантов осуществления способа изготовления усовершенствованного переходного отверстия поясняется на фиг. 2А, 2В, 3 и 6. На фиг. 2А показаны четыре этапа способа, примененные к одной и той же РСВ 200. РСВ 200 имеет множество проводящих слоев (обычно - медных слоев) 201-208; с медными слоями 201-208 перемежаются диэлектрические слои: слои-препреги 211-214 и ламинатные слои 221-223 соответственно. Препрег - это сокращение, полученное от pre-impregnated и означающее волокнистый тканый материал, пропитанный полимерным связующим.
Перед ламинированием, на этапе 1 (как показано на фиг. 6) на медные слои 203-206 в определенных местах наносят области из по меньшей мере двух резистных к металлизации слоев 231-234.
Резистный к металлизации слой также может быть добавлен непосредственно на ламинат (на фиг. 2А не показан). В ходе ламинирования области резистных к металлизации слоев внедряются в слои-препреги 212 и 213 на этапе 2 (как показано на фиг. 6). На этапе 3 (как показано на фиг. 6) в РСВ 200 сверлят сквозное отверстие 240, проходящее через медные слои 201-208 и резистные к металлизации слои 231-234. На этапе 4 (как показано на фиг. 6) и перед металлизацией тонкий слой 251 медного реактива наносят внутри отверстия 240 путем помещения РСВ 200 в ванну, катализирующую образование затравочных кристаллов меди. Этот тонкий слой 251 сцепляется со всеми внутренними участками сквозного отверстия 240 за исключением резистных к металлизации слоев 231-234, на что указывают номера позиций 252 и 253 на фиг. 2В. На этапе 5 (как показано на фиг. 3 и 6) РСВ помещают в ванну электролитического омеднения. Поскольку участок 254 тонкого слоя 251 медного реактива, расположенный между двумя резистными к металлизации слоями 231 и 232, и участок 255, расположенный между двумя резистными к металлизации слоями 233 и 234, электрически изолированы от других проводящих слоев, на этих участках в ходе электролитической металлизации осаждения меди не происходит. После омеднения сквозного отверстия 240 тонкий медный слой, который остается на участках 254 и 255, удаляют при помощи микротравления (или эквивалентной операции последующей обработки). Готовое переходное отверстие, получаемое на этапе 6 (как показано на фиг. 6), включает три проводящих участка 301-303 и два непроводящих участка 254 и 255, при этом непроводящие участки 254 и 255 характеризуются значительно большим отделяющим расстоянием, чем при использовании только одного тонкого резистного к металлизации слоя.
В варианте осуществления изобретения, поясняемом фиг. 2А, 2В и 3, резистные к металлизации слои 231 и 232 внедрены в один и тот же слой-препрег 212. Данный усовершенствованный способ не ограничивается этой конфигурацией. На фиг. 4 показан вариант осуществления РСВ 400, имеющей множество медных слоев 401-407 и диэлектрические слои 411-413 и 421-423. В РСВ 400 резистные к металлизации слои 431 и 432 внедрены в разные слои-препреги 412 и 413 независимо друг от друга, при этом непроводящий участок 451 становится больше.
Данный усовершенствованный способ не ограничивается только изготовлением сквозного переходного отверстия, он также может быть применен к глухим переходным отверстиям или переходным отверстиям, характеризующимся наличием участков с разными диаметрами в одном и том же отверстии. Один из примеров такого отверстия показан на фиг. 5. Как можно видеть на фиг. 5, переходное отверстие в РСВ 500 разделено на два участка 530, 535 переходного отверстия с разными диаметрами. Более узкий участок 530 переходного отверстия электрически изолирован от более широкого участка 535 переходного отверстия при помощи двух резистных к металлизации слоев 541, 542 также, как описано выше. Более широкий участок 535 переходного отверстия изготовлен посредством введения дополнительного этапа сверления с обратной стороны сверлом большего диаметра перед помещением в ванну, катализирующую образование затравочных кристаллов меди, на этапе 4. Полученный металлизированный участок 546 более широкого участка 535 переходного отверстия может быть использован, например, для монтажа на РСВ 500 различных компонентов. Поскольку металлизированный участок 545 более узкого участка 530 переходного отверстия изолирован от металлизированного участка 546 более широкого участка 535 переходного отверстия, он может быть использован для проведения тока между другими проводящими слоями РСВ 500.
Варианты осуществления изобретения могут быть реализованы в устройстве, дополнительно включающем в себя по меньшей мере один микропроцессор, машиночитаемый носитель, содержащий машиночитаемые инструкции, которые при выполнении по меньшей мере одним микропроцессором выполнены с возможностью управления технологическим оборудованием для осуществления описанных в настоящем документе способов. Варианты осуществления изобретения также могут быть реализованы в цифровых электронных схемах, в компьютерном аппаратном обеспечении, встроенном программном обеспечении, компьютерном программном обеспечении или их сочетании. Устройства хранения данных, пригодные для реализации команд компьютерных программ, содержащих сигналы, допускающие программирование систем обработки данных, включают все формы долговременной памяти в том числе помимо прочего: полупроводниковые запоминающие устройства, такие как EPROM (стираемое программируемое постоянное запоминающее устройство (ПЗУ)), EEPROM (электрически стираемое программируемое ПЗУ) и флеш-ПЗУ; магнитные дисковые ЗУ (несъемные, флоппи-диски, съемные); другие магнитные носители, такие как лента; оптические носители, такие как CD-ROM, DVD-ROM и Blu-ray; и магнитооптические устройства. Любое из перечисленных устройств может быть дополнено или встроено в специально спроектированные прикладные интегральные схемы (ASIC - application-specific integrated circuits) или надлежащим образом запрограммированные вентильные матрицы, программируемые пользователем (FPGA - field-programmed gate array).

Claims (14)

1. Способ разделения переходного отверстия в многослойной печатной плате (200) для изготовления электроизоляционного участка между двумя электропроводящими участками в указанном переходном отверстии, при этом способ содержит этапы:
- нанесения (1), по меньшей мере, одной области первого резистного к металлизации слоя (233) на первую слоистую структуру, содержащую первый проводящий слой (205) и первый диэлектрический слой (222), и нанесения (1), по меньшей мере, одной области второго резистного к металлизации слоя (234) на вторую слоистую структуру, содержащую второй проводящий слой (206) и второй диэлектрический слой (223),
- ламинирования (2) первой и второй слоистых структур с третьей промежуточной слоистой структурой, содержащей, по меньшей мере, один третий диэлектрический слой (213), расположенный так, что области первого и второго резистных к металлизации слоев (233, 234) внедряются в, по меньшей мере, один третий диэлектрический слой (213),
- сверления (3) первого отверстия (240) в печатной плате (200) так, что первое отверстие (240) проходит через области первого и второго резистных к металлизации слоев (233, 234),
- помещения (4) указанной печатной платы (200) в ванну, катализирующую образование затравочных кристаллов меди, для нанесения меди на внутреннюю поверхность первого отверстия (240), за исключением участков (252, 253) с резистными к металлизации слоями (233, 234),
- помещения (5) печатной платы (200) в ванну электролитического омеднения, причем медь, нанесенная на, по меньшей мере, один участок (255) третьего диэлектрического слоя в первом отверстии (240), электрически изолирована от первого и второго проводящих слоев (205, 206), с тем чтобы дополнительное количество меди наносилось на внутреннюю поверхность первого отверстия (240), за исключением участков (252, 253) первого и второго резистных к металлизации слоев (233, 234) и за исключением участка (255), по меньшей мере, одного третьего диэлектрического слоя (213),
- удаления (6) меди, нанесенной на, по меньшей мере, один участок (255) третьего диэлектрического слоя первого отверстия (240).
2. Способ по п. 1, в котором третий этап обработки, заключающийся в удалении меди с, по меньшей мере, одного участка (255) третьего диэлектрического слоя первого отверстия (240), осуществляют путем микротравления.
3. Способ по п. 1, в котором, по меньшей мере, один третий диэлектрический слой (213) изготовлен из пропитанного волокнистого тканого материала, пригодного для внедрения областей первого и второго резистных к металлизации слоев (233, 234).
4. Способ по любому из пп. 1-3, в котором первое отверстие (240) частично проникает в печатную плату (200).
5. Способ по любому из пп. 1-3, в котором первое отверстие (240) представляет собой сквозное отверстие в печатной плате (200).
6. Способ по п. 5, в котором этап сверления (3) первого отверстия содержит дополнительный этап сверления с обратной стороны печатной платы (500) сверлом большего диаметра для получения двух участков (530, 535) переходного отверстия разных диаметров, при этом два участка (530, 535) переходного отверстия соединяются друг с другом в положении между первым и вторым резистными к металлизации слоями (541, 542).
7. Устройство, содержащее, по меньшей мере, один микропроцессор и машиночитаемый носитель, включающий в себя машиночитаемые инструкции, которые при выполнении, по меньшей мере, одним микропроцессором выполнены с возможностью управления технологическим оборудованием для осуществления этапов способа, описанного в любом из предшествующих пунктов.
8. Многослойная печатная плата (200) с по меньшей мере одним переходным отверстием (240), имеющим электроизоляционный участок между двумя электропроводящими участками в указанном переходном отверстии (240), при этом упомянутое, по меньшей мере, одно переходное отверстие изготовлено в соответствии с этапами способа, описанного в любом из пп. 1-6.
RU2015155524A 2013-06-05 2014-05-20 Селективное разделение переходных отверстий в печатных платах RU2630416C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361831400P 2013-06-05 2013-06-05
US61/831,400 2013-06-05
PCT/SE2014/050619 WO2014196911A1 (en) 2013-06-05 2014-05-20 Selective partitioning of via structures in printed circuit boards

Publications (2)

Publication Number Publication Date
RU2015155524A RU2015155524A (ru) 2017-07-14
RU2630416C2 true RU2630416C2 (ru) 2017-09-07

Family

ID=50928218

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015155524A RU2630416C2 (ru) 2013-06-05 2014-05-20 Селективное разделение переходных отверстий в печатных платах

Country Status (16)

Country Link
US (2) US10034391B2 (ru)
EP (2) EP2893784B1 (ru)
JP (1) JP5981047B2 (ru)
KR (1) KR101748507B1 (ru)
CN (1) CN104782238B (ru)
AU (1) AU2014275589B2 (ru)
BR (1) BR112015008761B1 (ru)
HK (1) HK1210903A1 (ru)
IN (1) IN2015DN02964A (ru)
MX (1) MX348666B (ru)
MY (1) MY175132A (ru)
PH (1) PH12015502555A1 (ru)
RU (1) RU2630416C2 (ru)
SG (1) SG11201509323RA (ru)
WO (1) WO2014196911A1 (ru)
ZA (1) ZA201502653B (ru)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9781844B2 (en) * 2013-03-15 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US10820427B2 (en) 2013-03-15 2020-10-27 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9763327B2 (en) * 2015-03-19 2017-09-12 Multek Technologies Limited Selective segment via plating process and structure
US10264720B1 (en) 2015-06-23 2019-04-16 Flextronics Ap, Llc Lead trimming module
US10100607B2 (en) 2015-10-19 2018-10-16 Baker Hughes, A Ge Company, Llc High temperature, bi-directional shear seal and related methods
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10292279B2 (en) * 2016-04-27 2019-05-14 Multek Technologies Limited Disconnect cavity by plating resist process and structure
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US11503314B2 (en) 2016-07-08 2022-11-15 Interdigital Madison Patent Holdings, Sas Systems and methods for region-of-interest tone remapping
US9872399B1 (en) * 2016-07-22 2018-01-16 International Business Machines Corporation Implementing backdrilling elimination utilizing anti-electroplate coating
US10499500B2 (en) * 2016-11-04 2019-12-03 Flex Ltd. Circuit board with embedded metal pallet and a method of fabricating the circuit board
CN108168444B (zh) 2016-11-17 2021-03-30 马尔泰克技术有限公司 用于pcb应用的在空气悬浮上的在线计量
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN107708335A (zh) * 2017-11-07 2018-02-16 竞华电子(深圳)有限公司 一种多层pcb板的线路制作方法
CN107960019A (zh) * 2017-11-21 2018-04-24 生益电子股份有限公司 一种实现零残桩的pcb制作方法及pcb
US10212828B1 (en) * 2017-11-27 2019-02-19 International Business Machines Corporation Via stub elimination by disrupting plating
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
CN108449886B (zh) * 2018-04-04 2019-08-20 生益电子股份有限公司 一种pcb的加工方法
CN109862718A (zh) * 2019-04-02 2019-06-07 生益电子股份有限公司 一种孔壁铜层在指定层断开的过孔加工方法及pcb
CN112399708A (zh) * 2019-08-12 2021-02-23 中兴通讯股份有限公司 一种印制电路板、支架和通流装置
CN110708864B (zh) * 2019-10-16 2021-06-25 生益电子股份有限公司 一种含有散热介质的印制电路板及其制备方法
CN115988730A (zh) * 2021-10-15 2023-04-18 奥特斯奥地利科技与系统技术有限公司 部件承载件、以及部件承载件的制造方法和使用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030121699A1 (en) * 2001-12-28 2003-07-03 Kabushiki Kaisha Toshiba Multi-layered printed wiring board having via holes, circuit module comprising circuit elements mounted on the multi-layered printed wiring board, and method of manufacturing the multi-layered printed wiring board
JP2003229666A (ja) * 2002-02-04 2003-08-15 Ibiden Co Ltd 配線板の製造方法および配線板
US20060199390A1 (en) * 2005-03-04 2006-09-07 Dudnikov George Jr Simultaneous and selective partitioning of via structures using plating resist
RU2324307C2 (ru) * 2005-11-07 2008-05-10 Юрий Васильевич Таланин Способ изготовления печатной платы
US20120234587A1 (en) * 2011-03-15 2012-09-20 Fujitsu Limited Printed wiring board, printed circuit board unit, electronic apparatus and method for manufacturing printed wiring board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919953B2 (ja) * 1990-11-30 1999-07-19 株式会社東芝 多層基板の製造方法
ES2160182T3 (es) 1994-12-15 2001-11-01 Exxonmobil Chem Patents Inc Sistemas catalizadores de polimerizacion, su produccion y uso.
US6426470B1 (en) * 2001-01-17 2002-07-30 International Business Machines Corporation Formation of multisegmented plated through holes
US6541712B1 (en) 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20040118605A1 (en) * 2002-12-20 2004-06-24 Van Der Laan Ruud Circuit board having a multi-functional hole
US9781830B2 (en) 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US9526184B2 (en) * 2012-06-29 2016-12-20 Viasystems, Inc. Circuit board multi-functional hole system and method
CN102781177B (zh) 2012-07-20 2015-04-01 中兴通讯股份有限公司 印刷电路板钻孔加工的方法、印刷电路板及通信设备
US9781844B2 (en) * 2013-03-15 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
JP6723156B2 (ja) * 2014-01-22 2020-07-15 サンミナ コーポレーションＳａｎｍｉｎａ Ｃｏｒｐｏｒａｔｉｏｎ 高いアスペクト比を有するめっきスルーホールの形成方法およびプリント回路基板中の高精度なスタブ除去方法
US9763327B2 (en) * 2015-03-19 2017-09-12 Multek Technologies Limited Selective segment via plating process and structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030121699A1 (en) * 2001-12-28 2003-07-03 Kabushiki Kaisha Toshiba Multi-layered printed wiring board having via holes, circuit module comprising circuit elements mounted on the multi-layered printed wiring board, and method of manufacturing the multi-layered printed wiring board
JP2003229666A (ja) * 2002-02-04 2003-08-15 Ibiden Co Ltd 配線板の製造方法および配線板
US20060199390A1 (en) * 2005-03-04 2006-09-07 Dudnikov George Jr Simultaneous and selective partitioning of via structures using plating resist
RU2324307C2 (ru) * 2005-11-07 2008-05-10 Юрий Васильевич Таланин Способ изготовления печатной платы
US20120234587A1 (en) * 2011-03-15 2012-09-20 Fujitsu Limited Printed wiring board, printed circuit board unit, electronic apparatus and method for manufacturing printed wiring board

Also Published As

Publication number Publication date
JP5981047B2 (ja) 2016-08-31
BR112015008761A2 (pt) 2017-07-04
CN104782238A (zh) 2015-07-15
US20180310418A1 (en) 2018-10-25
US10201098B2 (en) 2019-02-05
BR112015008761B1 (pt) 2021-11-03
ZA201502653B (en) 2016-06-29
RU2015155524A (ru) 2017-07-14
EP2893784B1 (en) 2016-10-05
MX348666B (es) 2017-06-23
AU2014275589A1 (en) 2015-12-24
JP2016502272A (ja) 2016-01-21
SG11201509323RA (en) 2015-12-30
KR101748507B1 (ko) 2017-06-27
US10034391B2 (en) 2018-07-24
PH12015502555B1 (en) 2016-02-22
KR20150085062A (ko) 2015-07-22
IN2015DN02964A (ru) 2015-09-18
PH12015502555A1 (en) 2016-02-22
CN104782238B (zh) 2018-05-29
WO2014196911A1 (en) 2014-12-11
HK1210903A1 (en) 2016-05-06
EP2893784A1 (en) 2015-07-15
AU2014275589B2 (en) 2017-03-16
EP3131374A1 (en) 2017-02-15
MY175132A (en) 2020-06-09
US20160021762A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
RU2630416C2 (ru) Селективное разделение переходных отверстий в печатных платах
US9763327B2 (en) Selective segment via plating process and structure
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
CN106034377B (zh) 选择性段过孔电镀工艺和结构
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2016213296A (ja) プリント配線板
US9992880B2 (en) Rigid-bend printed circuit board fabrication
US10772220B2 (en) Dummy core restrict resin process and structure
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
CN105530768B (zh) 一种电路板的制作方法及电路板
US8601683B2 (en) Method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material
TW201743671A (zh) 高密度增層多層板之製造方法
CN109429429B (zh) 印制电路板中垂直走线的制作方法及印制电路板
US20190141840A1 (en) Single lamination blind and method for forming the same
US20150366071A1 (en) Process for manufacturing a printed circuit board
CN106163076B (zh) 选择性段过孔电镀工艺和结构
OA17662A (en) Selective partitioning of via structures in printed circuit boards.
CN114375105B (zh) 一种多层软硬结合HDl板的悬空反离型制作方法
US20170339788A1 (en) Split via second drill process and structure
JP4963495B2 (ja) 積層配線板およびその製造方法
JPH07221458A (ja) 多層プリント配線板
KR20180054729A (ko) 다층 배선판 및 그의 제조 방법
JP2013247306A (ja) 配線基板の製造方法
JP2014216579A (ja) 配線基板の製造方法