CN104779231A - 半导体封装件及其制法 - Google Patents
半导体封装件及其制法 Download PDFInfo
- Publication number
- CN104779231A CN104779231A CN201410038799.3A CN201410038799A CN104779231A CN 104779231 A CN104779231 A CN 104779231A CN 201410038799 A CN201410038799 A CN 201410038799A CN 104779231 A CN104779231 A CN 104779231A
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- substrate body
- electric connection
- hole
- connection projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910052802 copper Inorganic materials 0.000 claims abstract description 55
- 239000010949 copper Substances 0.000 claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 150000001879 copper Chemical class 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 235000021419 vinegar Nutrition 0.000 claims description 6
- 239000000052 vinegar Substances 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 7
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract 4
- 238000002360 preparation method Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 18
- 238000009713 electroplating Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体封装件及其制法，该制法先于一基板本体中形成贯穿其相对两表面的导电通孔，再于该基板本体的置晶侧的导电通孔的端面上形成电性连接凸块，并于该基板本体的两表面上形成线路层，且于该基板本体上接置晶片，该晶片的一表面上具有铜柱，该铜柱上设置有焊料，该晶片通过铜柱、焊料与电性连接凸块电性连接基板本体，由于焊料熔融时可以包覆该电性连接凸块，进以提升焊接效果与信赖性。
Description
技术领域
本发明提供一种半导体封装件及其制法，尤指一种具有导电通孔的半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化（miniaturization）的封装需求，遂发展出许多封装技术。
于制作一般半导体封装件时，为了阻挡脏污落入电镀孔(PTH)中，进而减少脏污造成后续工艺（如焊接时）的热膨胀问题，或者，为了避免回焊(reflow)时，焊球(solder ball)流入电镀孔中而产生水气蒸散，进而对半导体封装件造成破坏，因此通常会在半导体封装件的电镀孔上镀上一供电性导通的电性连接垫(pad)来遮盖电镀孔，以解决上述的物质掉入电镀孔的问题，业界一般称前述结构为塞孔(via in pad或via on pad)。
但形成塞孔的电性连接垫时，由于该电性连接垫下方并非有完整的支撑，所以并不容易形成一个完全平整的电性连接垫，故电性连接垫通常都会形成有凹陷部位，而具有凹陷部位的电性连接垫在接置焊料时会产生两个问题，第一个问题是，电性连接垫因不平整而容易有不易焊接的问题；第二个更为严重的问题是，即便是想尽办法完成焊接动作，但因该电性连接垫不平整，所以还是会有部分该电性连接垫无法接触焊球，这种焊接不良的现象，容易在后续加热或落摔等信赖性实验时产生焊接点断裂的问题。
虽然，有厂商使用树脂填孔的方式，例如先将树脂材料填入电镀孔的孔洞中，再于该电镀孔上形成电性连接垫，以得到平整度较佳的电性连接垫，再继续进行其他工艺；然而，这种树脂填孔技术仅能适用在线宽线距较大的产品，例如塑性球格阵列(plastic ball gridarray，PBGA)，而线宽线距较小的产品便无法使用，例如晶片尺寸封装件（chip scale package，CSP）；但是，具有较细与较高密度的线路的产品本就是业界积极研发的目标，因此，必须有更新的技术来克服塞孔的焊接不良的问题。
发明内容
有鉴于上述现有技术的缺失，本发明的目的为提供一种半导体封装件及其制法，以提升焊接效果与信赖性。
本发明的半导体封装件的制法包括：于一基板本体中形成贯穿其相对两表面的导电通孔，且其中一该表面为置晶侧；于该基板本体的置晶侧的导电通孔的端面上形成电性连接凸块，并于该基板本体的两表面上形成线路层；以及于该基板本体上接置晶片，该晶片通过该电性连接凸块电性连接该基板本体。
于本发明的制法中，该晶片的一表面上具有铜柱，于该铜柱上形成有焊料，该晶片与该基板本体之间进一步通过铜柱、焊料与电性连接凸块电性连接，该铜柱的底部具有一与焊料电性连接的铜柱端面，该电性连接凸块立体地突出于导电通孔的端面，其顶部为一承接面，该承接面的面积小于该铜柱端面的面积，该电性连接凸块的最窄宽度小于该铜柱端面的直径，以令该焊料熔融时得以包覆该电性连接凸块，以提高焊接信赖性。
此外，前述承接面的图案为矩形、十字形、圆形或其他外形，但不以此为限。
而前述电性连接凸块与线路层的形成步骤包括：于该基板本体的两表面与该基板本体的导电通孔的端面上形成导电层；于该导电层上电镀形成该电性连接凸块与线路层；以及移除外露的该导电层。
另外，增加说明本发明的制法中，前述导电通孔的形成步骤包括：提供一该两表面均形成有第一金属层的该基板本体；形成贯穿该两表面与两第一金属层的通孔；于各该第一金属层上形成第二金属层，该第二金属层并填入该通孔中而构成该导电通孔，形成该第一金属层与第二金属层的材质为铜；以及移除高于各该表面的第一金属层与第二金属层。
于本发明的制法中，形成该通孔的方式为机械钻孔或激光钻孔。
所述的半导体封装件的制法中，形成该基板本体的材质为双马来醯亚胺-三氮杂苯树脂。
本发明还提供一种半导体封装件，包括：基板本体，其具有相对的两表面，且其中一该表面为置晶侧；导电通孔，其形成于该基板本体中，且贯穿该相对两表面；电性连接凸块，其形成于该基板本体的置晶侧的导电通孔的端面上；线路层，其形成于该基板本体的置晶侧的表面上；以及晶片，其接置于该基板本体上，该晶片与该基板本体之间通过该电性连接凸块电性连接。
所述的半导体封装件中，该晶片的一表面上具有铜柱，该铜柱上设置有焊料，该晶片与该基板本体之间进一步通过铜柱、焊料与电性连接凸块电性连接；或者，该电性连接凸块上设置有焊料，该焊料上设置有铜柱，该晶片与该基板本体之间进一步通过铜柱、焊料与电性连接凸块电性连接。
于前所述的半导体封装件，该线路层电性连接该电性连接凸块该铜柱的底部具有一与焊料电性连接的铜柱端面，该电性连接凸块立体地突出于导电通孔的端面，其电性连接凸块的顶部为一承接面，该铜柱的底部具有一与焊料电性连接的铜柱端面，该承接面的面积小于该铜柱端面的面积，该电性连接凸块的最窄宽度小于该铜柱端面的直径，以令该焊料熔融时得以包覆该电性连接凸块，进而提高焊接信赖性。
此外，前述承接面的图案为矩形、十字形、圆形或其他外形，但不以此为限。而形成该基板本体的材质为双马来醯亚胺-三氮杂苯树脂，也不以此为限。
依上所述，本发明通过于基板的置晶侧的导电通孔的端面上形成电性连接凸块，且该电性连接凸块立体地突出于导电通孔的端面，使得后续覆晶接置用的焊料能包覆围绕该电性连接凸块，进而能提高晶片与基板间的焊接效果与焊接信赖性。
附图说明
图1A至图1F为本发明的半导体封装件及其制法的剖视图。
图2A至图2C为图1F的俯视图的不同实施例。
主要组件符号说明
10 基板本体
101 表面
100 通孔
11 第一金属层
12 第二金属层
121 导电通孔
13 导电层
141 线路层
142 电性连接凸块
1421 承接面
20 晶片
21 铜柱
211 铜柱端面
30 焊料。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的用语也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图1A至图1F，其为本发明的半导体封装件及其制法的剖视图。
首先，请参照图1A，提供一两表面101均形成有第一金属层11的基板本体10，并通过机械钻孔或激光钻孔方式形成贯穿该两表面101与两第一金属层11的通孔100，形成该第一金属层11的材质为铜，且形成该基板本体10的材质为双马来醯亚胺–三氮杂苯树脂（Bismaleimide-Triazine resin，BT树脂）。
接着，请参照图1B，于各该第一金属层11上形成第二金属层12，该第二金属层12并填入该通孔100中而构成导电通孔121，形成该第二金属层12的材质为铜。
请参照图1C，移除高于各该表面101的第一金属层11与第二金属层12。
请参照图1D，于该基板本体10的两表面101与该基板本体10的导电通孔121的端面上形成导电层13，并于该导电层13上电镀形成线路层141，且于该基板本体10的置晶侧（于本实施例为上侧）的导电通孔121的端面上形成电性连接凸块142，并可视实际作业所需，一并成形该线路层141与电性连接凸块142，令该电性连接凸块142的顶部为一承接面1421。
请参照图1E，通过闪蚀（flash etching）方式移除外露的该导电层13。
请参照图1F，于该电性连接凸块142上覆晶接置晶片20，该晶片20的一表面上具有铜柱21，该铜柱21的底部具有一与焊料30电性连接的铜柱端面211，该晶片20通过铜柱21、焊料30与电性连接凸块142电性连接基板本体10。
请参阅图2A至图2C，其为图1F的俯视图的不同实施例，且为了便于说明而仅显示铜柱端面211、承接面1421与导电通孔121的端面。
如图2A所示，本发明的承接面1421的面积小于该铜柱端面211的面积，该电性连接凸块142的最窄宽度小于该铜柱端面211的直径，且电性连接凸块142立体地突出于导电通孔121的端面，请同时参阅图1F，以令该焊料30熔融时得以包覆该电性连接凸块142，以提高焊接信赖性。
而在此图2A中，该承接面1421的图案为矩形，但不以此为限。
再参考图2B，其为图2A的另一实施例，该承接面1421的面积小于该铜柱端面211的面积，且该电性连接凸块142的最窄宽度小于该铜柱端面211的直径，该承接面1421的图案为十字形，但也不以此为限，该承接面1421的图案也可例如为圆形或其他形状。
如图2C所示，其为图2A的又一实施例，本图式还显示该线路层141与电性连接凸块142，该线路层141连接该电性连接凸块142。
本发明还提供一种半导体封装件，包括：基板本体10，其具有相对的两表面101，且其中一该表面101为置晶侧；导电通孔121，其形成于该基板本体10中，且贯穿其相对两表面101；电性连接凸块142，其形成于该基板本体10的置晶侧的导电通孔121的端面上；线路层141，其形成于该基板本体10的置晶侧的表面101上；以及晶片20，其接置于该基板本体10上，该晶片20的一表面上具有铜柱21，该铜柱21上设置有焊料30，该晶片20通过铜柱21、焊料30与电性连接凸块142电性连接基板本体10。
前述的半导体封装件中，该铜柱21的底部具有一与焊料30电性连接的铜柱端面211，该电性连接凸块142立体地突出于导电通孔121的端面，请同时参阅图1F，该电性连接凸块142的顶部为一承接面1421，该承接面1421的面积小于该铜柱端面211的面积，该电性连接凸块142的最窄宽度小于该铜柱端面211的直径，以令该焊料30熔融时得以包覆该电性连接凸块142，以提高焊接信赖性。
于本实施例的半导体封装件中，该承接面1421的图案为矩形、十字形、圆形或其他外形，但不以此为限。而形成该基板本体10的材质为双马来醯亚胺-三氮杂苯树脂（Bismaleimide-Triazine resin，BT树脂），也不以此为限。
综上所述，相比于现有技术，由于本发明通过于基板的置晶侧的导电通孔的端面上形成电性连接凸块，且该电性连接凸块立体地突出于导电通孔的端面，使得后续覆晶接置用的焊料能包覆围绕该电性连接凸块，即焊料与基板本体间的接触面积显著增加，进而能改善现有塞孔处焊接品质不佳的问题，并有效提高晶片与基板间的焊接效果与焊接信赖性。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (19)
1.一种半导体封装件的制法，包括：
于一基板本体中形成多个贯穿其相对两表面的导电通孔；
于该基板本体的一该表面的导电通孔的端面上形成电性连接凸块，并于该基板本体的两表面上形成线路层；以及
于该基板本体上接置晶片，该晶片通过该电性连接凸块电性连接该基板本体。
2.如权利要求1所述的半导体封装件的制法，其特征在于，该晶片的一表面上具有铜柱，于该铜柱上形成有焊料，该晶片与该基板本体之间进一步通过铜柱、焊料与电性连接凸块电性连接。
3.如权利要求2所述的半导体封装件的制法，其特征在于，该电性连接凸块的顶部为一承接面，该铜柱的底部具有一与焊料电性连接的铜柱端面，该承接面的面积小于该铜柱端面的面积。
4.如权利要求3所述的半导体封装件的制法，其特征在于，该承接面的图案为矩形、十字形或圆形。
5.如权利要求2所述的半导体封装件的制法，其特征在于，该电性连接凸块的最窄宽度小于该铜柱端面的直径。
6.如权利要求2所述的半导体封装件的制法，其特征在于，该焊料还包覆该电性连接凸块。
7.如权利要求1所述的半导体封装件的制法，其特征在于，于该基板本体中形成该导电通孔的步骤包括：
提供一该两表面均形成有第一金属层的该基板本体；
形成贯穿该两表面与两第一金属层的通孔；
于各该第一金属层上形成第二金属层，该第二金属层并填入该通孔中而构成该导电通孔；以及
移除高于各该表面的第一金属层与第二金属层。
8.如权利要求7所述的半导体封装件的制法，其特征在于，形成该第一金属层与第二金属层的材质为铜。
9.如权利要求7所述的半导体封装件的制法，其特征在于，形成该通孔的方式为机械钻孔或激光钻孔。
10.如权利要求1所述的半导体封装件的制法，其特征在于，形成该电性连接凸块与线路层的步骤包括：
于该基板本体的两表面与该基板本体的导电通孔的端面上形成导电层；
于该导电层上电镀形成该电性连接凸块与线路层；以及
移除外露的该导电层。
11.如权利要求1所述的半导体封装件的制法，其特征在于，形成该基板本体的材质为双马来醯亚胺-三氮杂苯树脂。
12.一种半导体封装件，包括：
基板本体，其具有相对的两表面；
多个导电通孔，其形成于该基板本体中，且贯穿该相对两表面；
电性连接凸块，其形成于该基板本体的一该表面的导电通孔的端面上；
线路层，其形成于该基板本体的该表面上；以及
晶片，其接置于该基板本体上，该晶片与该基板本体之间通过该电性连接凸块电性连接。
13.如权利要求12所述的半导体封装件，其特征在于，该晶片的一表面上具有铜柱，该铜柱上设置有焊料，该晶片与该基板本体之间进一步通过铜柱、焊料与电性连接凸块电性连接。
14.如权利要求12所述的半导体封装件，其特征在于，该线路层电性连接该电性连接凸块。
15.如权利要求13所述的半导体封装件，其特征在于，该电性连接凸块的最窄宽度小于该铜柱端面的直径。
16.如权利要求13所述的半导体封装件，其特征在于，该电性连接凸块的顶部为一承接面，该铜柱的底部具有一与焊料电性连接的铜柱端面，该承接面的面积小于该铜柱端面的面积。
17.如权利要求16所述的半导体封装件，其特征在于，该承接面的图案为矩形、十字形或圆形。
18.如权利要求13所述的半导体封装件，其特征在于，该焊料还包覆该电性连接凸块。
19.如权利要求12所述的半导体封装件，其特征在于，形成该基板本体的材质为双马来醯亚胺-三氮杂苯树脂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103101390A TWI514490B (zh) | 2014-01-15 | 2014-01-15 | 半導體封裝件及其製法 |
| TW103101390 | 2014-01-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104779231A true CN104779231A (zh) | 2015-07-15 |
Family
ID=53620622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410038799.3A Pending CN104779231A (zh) | 2014-01-15 | 2014-01-27 | 半导体封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104779231A (zh) |
| TW (1) | TWI514490B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128913A (zh) * | 2019-12-24 | 2020-05-08 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047154A (zh) * | 2006-03-29 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
| CN101404269A (zh) * | 2007-10-05 | 2009-04-08 | 夏普株式会社 | 半导体器件、半导体器件的安装方法和安装结构 |
| CN101874296A (zh) * | 2007-09-28 | 2010-10-27 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
| CN102867808A (zh) * | 2011-07-06 | 2013-01-09 | 联发科技股份有限公司 | 封装结构与其制法 |
| CN103066043A (zh) * | 2011-10-20 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 半导体封装件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8755196B2 (en) * | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US9583365B2 (en) * | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
-
2014
- 2014-01-15 TW TW103101390A patent/TWI514490B/zh active
- 2014-01-27 CN CN201410038799.3A patent/CN104779231A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047154A (zh) * | 2006-03-29 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
| CN101874296A (zh) * | 2007-09-28 | 2010-10-27 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
| CN101404269A (zh) * | 2007-10-05 | 2009-04-08 | 夏普株式会社 | 半导体器件、半导体器件的安装方法和安装结构 |
| CN102867808A (zh) * | 2011-07-06 | 2013-01-09 | 联发科技股份有限公司 | 封装结构与其制法 |
| CN103066043A (zh) * | 2011-10-20 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 半导体封装件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128913A (zh) * | 2019-12-24 | 2020-05-08 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
| CN111128913B (zh) * | 2019-12-24 | 2022-02-11 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201528392A (zh) | 2015-07-16 |
| TWI514490B (zh) | 2015-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI524499B (zh) | 堆疊式封裝元件以及封裝半導體晶片的方法 | |
| US20160247786A1 (en) | Packages with Stacked Dies and Methods of Forming the Same | |
| CN108028239A (zh) | 半导体封装结构及其制造方法 | |
| US9960105B2 (en) | Controlled solder height packages and assembly processes | |
| TW201417223A (zh) | 半導體裝置之封裝方法、封裝裝置及其製造方法 | |
| JP2015138818A (ja) | プリント回路板及び積層型半導体装置 | |
| TWI446508B (zh) | 無核心式封裝基板及其製法 | |
| US8337735B2 (en) | Solder mold plates used in packaging process and method of manufacturing solder mold plates | |
| SG136004A1 (en) | Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions | |
| WO2017215488A1 (zh) | 一种底部有焊端的模块 | |
| CN104795356A (zh) | 半导体封装件及其制法 | |
| JP2014135354A (ja) | 回路基板、回路基板の製造方法、及び、電子部品 | |
| JP2006202991A (ja) | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 | |
| TW201421634A (zh) | 具有修改之覆蓋區之球狀格柵陣列及島狀格柵陣列 | |
| US10403578B2 (en) | Electronic device package | |
| CN104851865A (zh) | 覆晶式封装基板、覆晶式封装件及其制法 | |
| CN104779231A (zh) | 半导体封装件及其制法 | |
| CN105140203A (zh) | 焊球及其制造方法和包括焊球的球栅阵列封装件 | |
| TWI549203B (zh) | 防止中介導體橋接之半導體封裝件立體堆疊方法 | |
| KR102573760B1 (ko) | 반도체 패키지 | |
| CN113594119B (zh) | 半导体封装及其制造方法 | |
| TWM481486U (zh) | 倒裝封裝裝置 | |
| TW201417231A (zh) | 封裝基板及晶片封裝構件 | |
| TW201822310A (zh) | 堆疊封裝結構及其製造方法 | |
| KR102494595B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150715 |