CN104681000A - 移位寄存器、栅极控制电路、阵列基板和显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极控制电路、阵列基板和显示面板。本发明通过在移位寄存器中设置与移位模块和缓冲模块电连接的开关模块，该开关模块可以根据控制信号正常传输移位模块产生的第一初级扫描信号或者该第一初级扫描信号进行处理并得到第二初级扫描信号，其中，第一初级扫描信号和第二初级扫描信号互为反相信号，这样由该移位寄存器组成的栅极控制电路可以对采用相邻多行像素单元或者多列像素单元为重复单元的显示面板在其绑定IC和FPC等材料之前进行红、绿和蓝等纯色画面的色偏的检测，从而可以提早检测出由色偏导致的显示面板的不良，并可以节省IC和PFC等材料。

Description

移位寄存器、栅极控制电路、阵列基板和显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极控制电路、阵列基板和显示面板。

背景技术

近年来，随着显示技术的发展，显示面板的应用也越来越广泛。在显示面板工作时，位于显示面板中的栅极控制电路要产生扫描信号，以逐一地驱动显示面板内的每一条扫描线，使得数据信号能够传输到显示面板内的每一个像素单元。

图1a给出了现有技术的栅极控制电路的结构示意图。如图1a所示，栅极控制电路包括M级依次电连接的移位寄存器，M为大于1的正整数，其中，对于任意相邻两级移位寄存器，后一级移位寄存器的触发信号输入端与其前一级移位寄存器的次级触发信号输出端电连接。在图1a中，STVi代表每级移位寄存器的触发信号输入端，GTVi代表每级移位寄存器的次级触发信号输出端，GOUTi代表每级移位寄存器的扫描信号输出端，其中1≤i≤M；CKV1代表各级移位寄存器的第一时钟信号输入端；CKV2代表各级移位寄存器的第二时钟信号输入端；ckv1代表第一时钟信号线，用于为各级移位寄存器提供第一时钟信号；ckv2代表第二时钟信号线，用于为各级移位寄存器提供第二时钟信号；stv代表触发信号线，与第一级移位寄存器的触发信号输入端STV1电连接，用于为其提供触发信号；其中，相邻两级移位寄存器的第一时钟信号输入端CKV1和第二时钟信号输入端CKV2分别与第一时钟信号线ckv1和第二时钟信号线ckv2交替电连接。

图1b给出了图1a中的每个移位寄存器的结构示意图。如图1b所示，移位寄存器的结构包括移位模块111和缓冲模块112，其中，移位模块111用于产生第一初级扫描信号；缓冲模块112，与移位模块111连接，用于对接收的第一初级扫描信号进行缓冲处理并得到扫描信号。

现有技术中的显示面板多采用上述图1a所示的栅极控制电路。图1c给出了现有技术的显示面板的结构示意图。如图1c所示，显示面板120包括显示区域121和围绕显示区域121的外围区域122，其中，在显示区域121中可以设置多个像素单元，在外围区域122中设置有栅极控制电路123和检测电路124，栅极控制电路123为显示区域121中的各个像素单元提供扫描信号，且栅极控制电路123采用图1a所示的栅极控制电路；检测电路124用于在显示面板绑定柔性印刷电路板(Flexible Printed Circuit，简称FPC)和集成控制芯片(Integrated Circuit，简称，IC)等材料之前对显示面板显示红、绿和蓝等纯色画面的色偏问题进行检测。当检测电路124进行检测时，控制信号输入端CN0接收到低电平的控制信号并控制各第一薄膜晶体管T1开启，第一数据信号输入端(VI1和VI2)和第二数据信号输入端(VI3和VI4)分别将接收到的第一数据信号、第二数据信号经相应的第一薄膜晶体管T1传送给显示区域121中的像素单元，并给相应的像素单元充电，以控制相应的像素单元处于亮态或者暗态；当显示面板进行正常显示时，检测电路124中的控制信号输入端CN0接收到高电平的控制信号并控制各第一薄膜晶体管T1截止，从而可以避免检测电路124对显示面板正常显示的影响。

目前，为了增加显示面板显示彩色画面的品质，位于显示区域中的像素单元通常采用相邻多行或多列像素单元为重复单元的排列方式，例如，如图1d所示，像素单元125采用相邻四行像素单元为重复单元的排列方式。对于按上述排列方式排列的像素单元，当包括其的显示面板显示红、绿和蓝等纯色画面时，数据线上的电压需要不断地变化。如果图1c所示的显示面板的显示区域中设置有上述排列方式的像素单元，则检测电路124对显示面板进行检测时，由于输入检测电路124的数据信号的个数受限(仅为两个，分别为第一数据信号和第二数据信号)，使得电阻R1与R2之间和电阻R3与R4之间形成较大的并联电阻，导致检测电路124对像素单元充电的时间增长，无法满足正常显示的需求，因此，也就无法使显示面板显示红、绿和蓝等纯色画面，从而使得检测电路无法检测出显示面板的色偏问题，相应地，显示面板的色偏问题只能在显示面板绑定FPC和IC等材料后再通过IC才能检测出来，这样会浪费掉消耗的FPC和IC等材料。

发明内容

有鉴于此，本发明实施例提供一种移位寄存器、栅极控制电路、阵列基板和显示面板，以解决现有技术中的像素单元的排列方式采用相邻多行或多列像素单元为重复单元时检测电路无法检测出显示面板显示纯色画面时产生色偏的技术问题。

第一方面，本发明实施例提供一种移位寄存器，包括：移位模块、开关模块和缓冲模块，其中，

所述移位模块用于产生第一初级扫描信号；

所述开关模块，与所述移位模块连接，用于根据控制信号正常传输所接收的所述第一初级扫描信号或者对所接收的所述第一初级扫描信号进行处理并得到第二初级扫描信号，其中，所述第一初级扫描信号和所述第二初级扫描信号互为反相信号；

所述缓冲模块，与所述开关模块连接，用于对接收的所述第一初级扫描信号或者所述第二初级扫描信号进行缓冲处理并得到扫描信号。

第二方面，本发明实施例还提供一种栅极控制电路，包括N级电连接的上述第一方面所述的移位寄存器，N为大于1的正整数，其中，对于任意相邻的两级移位寄存器，下一级移位寄存器的触发信号输入端与其上一级移位寄存器的次级触发信号输出端电连接。

第三方面，本发明实施例还提供一种阵列基板，包括显示区域和围绕所述显示区域的外围区域，所述显示区域包括多条扫描线、多条数据线和所述多条扫描线与所述多条数据线绝缘交叉限定的多个像素单元，其中，相邻多行像素单元或者多列像素单元为重复单元，所述外围区域包括上述第二方面所述的栅极控制电路，其中，所述栅极控制电路与所述多条扫描线电连接。

第四方面，本发明实施例还提供一种显示面板，包括对置基板、阵列基板和设置在所述对置基板和所述阵列基板之间的液晶层，其中，所述阵列基板为上述第三方面所述的阵列基板。

本发明实施例提供的移位寄存器、栅极控制电路、阵列基板和显示面板，通过在移位寄存器中设置与移位模块和缓冲模块电连接的开关模块，该开关模块可以根据控制信号正常传输移位模块产生的第一初级扫描信号或者该第一初级扫描信号进行处理并得到第二初级扫描信号，其中，第一初级扫描信号和第二初级扫描信号互为反相信号，这样由该移位寄存器组成的栅极控制电路可以对采用相邻多行像素单元或者多列像素单元为重复单元的显示面板在其绑定IC和FPC等材料之前进行红、绿和蓝等纯色画面的色偏的检测，从而可以提早检测出由色偏导致的显示面板的不良，并可以节省IC和PFC等材料。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1a是现有技术的栅极控制电路的结构示意图；

图1b是图1a中的每个移位寄存器的结构示意图；

图1c是现有技术的显示面板的结构示意图；

图1d是现有技术的一种像素单元排列的结构示意图；

图2是本发明实施例提供的一种移位寄存器的结构示意图；

图3是本发明实施例提供的另一种移位寄存器的结构示意图；

图4是本发明实施例提供的一种移位寄存器的电路示意图；

图5是图4中各输入端的输入信号和各输出端的输出信号的一种时序图；

图6是本发明实施例提供的一种栅极控制电路的结构示意图；

图7a是本发明实施例提供的一种栅极控制电路的具体实施方式的结构示意图；

图7b是图7a中的栅极控制电路的各信号的一种时序图；

图7c是图7a中的栅极控制电路的各信号的另一种时序图；

图8是本发明实施例提供的一种阵列基板的结构示意图；

图9是本发明实施例提供的另一种阵列基板的结构示意图；

图10是本发明实施例提供的一种显示面板的结构示意图；

图11是本发明实施例提供的一种像素单元排列的结构示意图；

图12是与图11所示的像素单元排列对应的显示面板进行检测时的各信号的一种时序图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

本发明实施例提供一种移位寄存器。图2是本发明实施例提供的一种移位寄存器的结构示意图。如图2所示，移位寄存器包括：移位模块21、开关模块22和缓冲模块23，其中，移位模块21用于产生第一初级扫描信号；开关模块22，与移位模块21连接，用于根据控制信号正常传输所接收的第一初级扫描信号或者对所接收的第一初级扫描信号进行处理并得到第二初级扫描信号，其中，第一初级扫描信号和第二初级扫描信号互为反相信号；缓冲模块23，与开关模块22连接，用于对接收的第一初级扫描信号或者第二初级扫描信号进行缓冲处理并得到扫描信号。

具体地，上述开关模块22可以对所接收的第一初级扫描信号进行处理并得到第二初级扫描信号，其中，第一初级扫描信号和第二初级扫描信号互为反相信号，可以理解为：当第一初级扫描信号为使能信号时，经过开关模块22的处理后，第一初级扫描信号变成第二初级扫描信号，而第二初级扫描信号为非使能信号。通过第一初级扫描信号变成第二初级扫描信号，相应地，移位寄存器的输出信号也发生了改变，即移位寄存器的输出信号可以从作为使能信号的扫描信号(也可以称相应的扫描信号为有效的扫描信号)变成作为非使能信号的扫描信号(也可以称相应的扫描信号为无效的扫描信号)。由于作为使能信号的扫描信号可以控制一行或者一列像素单元开启，因此，如果作为使能信号的扫描信号变成作为非使能信号的扫描信号，则应该开启的一行或者一列像素单元会处于关闭状态，从而可以通过开关模块来控制一行或者一列像素单元的开启或者关闭。

在本发明实施例中，如图3所示，移位寄存器中的开关模块22可以包括用于接收控制信号的控制信号输入端CNS、第一电平信号输入端DP1和第一晶体管Q1；第一晶体管Q1的栅极与控制信号输入端CNS电连接，第一晶体管Q1的第一极M11与第一电平信号输入端DP1电连接，第一晶体管Q1的第二极M12分别与移位模块21和缓冲模块23电连接，其中，当控制信号控制第一晶体管Q1截止时，开关模块22正常传输第一初级扫描信号，也就是说，沿着移位模块21到缓冲模块23的信号传输方向上，在节点P的前后，信号均为第一初级扫描信号，当控制信号控制第一晶体管Q1导通时，第一电平信号输入端DP1接收的第一电平信号经第一晶体管Q1与第一初级扫描信号叠加得到第二初级扫描信号，也就是说，沿着移位模块21到缓冲模块23的信号传输方向上，在节点P之前，信号仍然为第一初级扫描信号，在节点P及其之后，信号变为第二初级扫描信号。基于此，在移位寄存器进行工作时，可以根据需要给开关模块施加控制信号，以控制第一晶体管Q1的导通或者截止。需要说明的是，对于上述的第一晶体管Q1的第一极M11，可以设定为源极或者漏极，对应地，其第二极M12可以设定为漏极或者源极。

在图3中，由于第一晶体管Q1为P型晶体管，因此，开关模块的工作原理为：当控制信号为高电平信号时，第一晶体管Q1截止，当控制信号为低电平时，第一晶体管Q1导通。然而，上述的第一晶体管也可以采用N型晶体管，相应地，开关模块的工作原理为：当控制信号为低电平时，第一晶体管截止，当控制信号为高电平信号时，第一晶体管导通。

在本发明实施例中，如图3所示，第一电平信号可以为恒定的电平信号，且当第一晶体管Q1导通时，第一初级扫描信号与第一电平信号互为反相信号。由于当第一晶体管Q1导通时，第一初级扫描信号与第一电平信号叠加得到第二初级扫描信号，且第一初级扫描信号和第二初级扫描信号互为反相信号，因此，需要使第一初级扫描信号与第一电平信号互为反相信号，也就是说，当第一晶体管Q1导通且此时第一初级扫描信号为高电平信号时，第一电平信号可以为恒定的低电平信号，当第一晶体管Q1导通且此时第一初级扫描信号为低电平信号时，第一电平信号可以为恒定的高电平信号，因此，作为恒定信号的第一电平信号可以根据实际需要来进行设定。

在本发明实施例中，进一步地，如图4所示，移位寄存器中的移位模块21可以包括第一反相器INV1、第二反相器INV2、第一时钟反相器CINV1、第二时钟反相器CINV2、第一与非门NAND1、第一时钟信号输入端CKV1、第二时钟信号输入端CKV2、触发信号输入端STV、次级触发信号输出端CTV和用于输出第一初级扫描信号的初级扫描信号输出端CSG，其中，初级扫描信号输出端CSG分别与开关模块22和缓冲模块23电连接；第一反相器INV1的输入端与第一时钟信号输入端CKV1电连接，第一反相器INV1的输出端分别与第一时钟反相器CINV1的第一控制端和第二时钟反相器CINV2的第二控制端电连接；第一时钟反相器CINV1的输入端与触发信号输入端STV电连接，第一时钟反相器CINV1的第二控制端分别与第一时钟信号输入端CKV1和第二时钟反相器CINV2的第一控制端电连接，第一时钟反相器CINV1的输出端分别与第二时钟反相器CINV2的输出端和第二反相器INV2的输入端电连接；第二时钟反相器CINV2的输入端分别与第二反相器INV2的输出端、次级触发信号输出端CTV和第一与非门NAND1的第一输入端电连接；第一与非门NAND1的第二输入端与第二时钟信号输入端CKV2电连接，第一与非门NAND1的输出端与初级扫描信号输出端CSG电连接。

在本发明实施例中，为了使移位模块稳定工作并提高其工作精度，如图4所示，进一步地，移位模块还可以包括复位信号输入端RESET、第二电平信号输入端DP2和第二晶体管Q2，其中，第二晶体管Q2的栅极与复位信号输入端RESET电连接，第二晶体管Q2的第一极M21与第二电平信号输入端DP2电连接，第二晶体管Q2的第二极M22与第一时钟反相器CINV1的输出端电连接。需要说明的是，对于上述的第二晶体管Q2的第一极M21，可以设定为源极或者漏极，对应地，其第二级M22可以设定为漏极或者源极。

在图4中，第二晶体管Q2为P型晶体管，当复位信号输入端RESET接收的复位信号为低电平时，第二晶体管Q2截止；当复位信号输入端RESET接收的复位信号为高电平信号时，第二晶体管Q2导通，第二电平信号输入端DP2接收的第二电平信号经第二晶体管Q2传输到第一时钟反相器CINV1的输出端，并将该处的信号变成与第二电平信号同相的信号，从而使移位模块实现复位。然而，上述的第二晶体管也可以采用N型晶体管，相应的复位信号对第二晶体管的控制与第二晶体管采用P型晶体管时恰好相反。

对于图4所示的移位模块21，根据其工作原理可知，第一初级扫描信号为低电平信号时，相应的第一初级扫描信号为使能信号，为了得到作为非使能信号的第二初级扫描信号，即第二初级扫描信号为高电平信号，则此时与第一初级扫描信号叠加的第一电平信号需要为恒定的高电平信号。且在图4中，根据移位模块21的工作原理，第二电平信号也需要为恒定的高电平信号，因此，在设定第一电平信号和第二电平信号时，可以使第一电平信号和第二电平信号的电平值相等，并可以通过一条信号走线提供，这样可以减少信号走线的数量。

由于图4中的移位模块21输出的第一初级扫描信号为低电平信号时，相应的第一初级扫描信号为使能信号，因此，如果作为使能信号的扫描信号为高电平信号，则相应的缓冲模块需要包括L个串联电连接的第三反相器和用于输出扫描信号的扫描信号输出端，其中，L为大于0的奇数；第一个第三反相器的输入端分别与开关模块和移位模块电连接，第L个第三反相器的输出端与所述扫描信号输出端电连接。例如，在图4中，缓冲模块23包括三个串联电连接的第三反相器(INV31～INV33)和扫描信号输出端GOUT，其中，第一个第三反相器INV31的输入端分别与开关模块22和移位模块21电连接，第三个第三反相器INV33的输出端与扫描信号输出端GOUT电连接。

此外，如果作为使能信号的扫描信号为低电平信号，则相应的缓冲模块可以包括L1个串联电连接的第三反相器，其中L1为大于0的偶数，因此，可以根据作为使能信号的扫描信号的电平情况对缓冲模块进行设置，在此不作限定。

在本发明实施例中，如图4所示，第一时钟信号输入端CKV1用于接收第一时钟信号，第二时钟信号输入端CKV2用于接收第二时钟信号，其中，第一时钟信号和第二时钟信号为脉冲信号，且两个时钟信号交替输出高电平信号。

图5是图4中各输入端的输入信号和各输出端的输出信号的一种时序图。在图5中，SSTV代表触发信号输入端接收的输入触发信号；SCKV1代表第一时钟信号输入端CKV1接收的第一时钟信号；SCKV2代表第二时钟信号输入端CKV2接收的第二时钟信号；SCNS代表控制信号输入端CNS接收的控制信号；SP代表节点P处的信号；SGOUT代表扫描信号输出端GOUT输出的扫描信号。且在图5给出的整个时序过程中，图4中的第一电平信号输入端DP1接收的第一电平信号为恒定的高电平信号。接下来，结合图5对图4所示的移位寄存器的工作原理做进一步的描述。

在T11阶段，触发信号SSTV为高电平信号，第一时钟信号SCKV1为高电平信号，第二时钟信号SCKV2为低电平信号，根据移位模块21的工作原理，第一初级扫描信号输出端CSG输出的第一初级扫描信号为高电平信号，即第一初级扫描信号为非使能信号。由于此阶段的控制信号SCNS为高电平信号，因此，第一晶体管Q1截止，节点P处的信号SP为第一初级扫描信号，即信号SP为高电平信号，此阶段开关模块22起到传输第一初级扫描信号的作用；第一初级扫描信号经过缓冲模块23后变成扫描信号，此阶段的扫描信号为低电平信号，即此阶段的扫描信号为非使能信号。

在T12阶段，触发信号SSTV为低电平信号，第一时钟信号SCKV1为低电平信号，第二时钟信号SCKV2为高电平信号，根据移位模块21的工作原理，此阶段的第一初级扫描信号为低电平信号，即此阶段的第一初级扫描信号为使能信号。由于此阶段的控制信号SCNS仍为高电平信号，因此，第一晶体管Q1截止，节点P处的信号SP仍为第一初级扫描信号，即信号SP为低电平信号，此阶段开关模块22仍起到传输第一初级扫描信号的作用；第一初级扫描信号经过缓冲模块23后变成扫描信号，此阶段的扫描信号为高电平信号，即此阶段的扫描信号为使能信号。

对于T13阶段，与T11阶段的工作原理相同，具体请参见T11阶段的相关描述，在此不再赘述。

在T14阶段，触发信号SSTV为低电平信号，第一时钟信号SCKV1为低电平信号，第二时钟信号SCKV2为高电平信号，根据移位模块21的工作原理，此阶段的第一初级扫描信号为低电平信号，即此阶段的第一初级扫描信号为使能信号。由于此阶段的控制信号SCNS为低电平信号，因此，第一晶体管Q1导通，高电平的第一电平信号与第一初级扫描信号在节点P处叠加，则节点P处的信号SP变为第二初级扫描信号，即信号SP为高电平信号，且为非使能信号，此阶段开关模块22起到将第一初级扫描信号变为第二初级扫描信号的作用；第二初级扫描信号经过缓冲模块23后变成扫描信号，此阶段的扫描信号为低电平信号，即此阶段的扫描信号为非使能信号。

由上述对移位寄存器的工作原理的描述可知，通过在移位寄存器中设置分别与移位模块和缓冲模块电连接的开关模块，，这样该开关模块可以根据需要，将作为使能信号的第一初级扫描信号变成作为非使能信号的第二初级扫描信号，从而可以使得移位寄存器的输出信号从作为使能信号的扫描信号变成作为非使能信号的扫描信号。

本发明实施例还提供一种栅极控制电路。图6是本发明实施例提供的一种栅极控制电路的结构示意图。如图6所示，栅极控制电路包括N级电连接的移位寄存器，N为大于1的正整数，其中，对于任意相邻的两级移位寄存器，下一级移位寄存器的触发信号输入端与其上一级移位寄存器的次级触发信号输出端电连接，且栅极控制电路中的各级移位寄存器采用上述实施例中所述的移位寄存器。

在图6中，STVj代表各级移位寄存器的触发信号输入端，CTVj代表各级移位寄存器的次级触发信号输出端，GOUTj代表各级移位寄存器的扫描信号输出端，其中1≤j≤N；cns代表控制信号线，与各级移位寄存器的控制信号输入端CNS电连接并为其提供控制信号；res代表复位信号线，与各级移位寄存器的复位信号输入端RESET电连接并为其提供复位信号；stv代表触发信号线，用于为第一级移位寄存器的触发信号输入端STV1提供触发信号；ckv1代表第一时钟信号线，用于提供第一时钟信号，ckv2代表第二时钟信号线，用于提供第二时钟信号，且在图6中，奇数级移位寄存器的第一时钟信号输入端CKV1与第一时钟信号线ckv1电连接，其第二时钟信号输入端CKV2与第二时钟信号线ckv2电连接，相应地，偶数级移位寄存器的第一时钟信号输入端CKV1与第二时钟信号线ckv2电连接，其第二时钟信号输入端CKV2与第一时钟信号线ckv1电连接。

然而，图6仅为栅极控制电路的一个具体示例，在另一个具体示例中，奇数级移位寄存器的第一时钟信号输入端CKV1可以与第二时钟信号线ckv2电连接，其第二时钟信号输入端CKV2可以与第一时钟信号线ckv1电连接，相应地，偶数级移位寄存器的第一时钟信号输入端CKV1与第一时钟信号线ckv1电连接，其第二时钟信号输入端CKV2与第二时钟信号线ckv2电连接。综上可得，对于栅极控制电路，相邻两级移位寄存器的第一时钟信号输入端和第二时钟信号输入端分别与第一时钟信号线和第二时钟信号线交替电连接即可。

图7a是本发明实施例提供的一种栅极控制电路的具体实施方式的结构示意图。如图7a所示，栅极控制电路包括四级电连接的移位寄存器，即通过将图6中的栅极控制电路的移位寄存器的级数N取4来得到的。图7b是图7a中的栅极控制电路的各信号的时序图。在图7b中，sstv代表触发信号线stv提供的触发信号；sckv1代表第一时钟信号线ckv1提供的第一时钟信号；sckv2代表第二时钟信号线ckv2提供的第二时钟信号；scns代表控制信号线cns提供的控制信号；SGOUT1～SGOUT4代表第一级移位寄存器到第四级移位寄存器输出的扫描信号。同时，假设低电平的控制信号scns为使能信号。接下来，结合图7b对图7a所示的栅极控制电路的工作原理做进一步的说明。

如图7b所示，在T21阶段，触发信号sstv为低电平信号，第一时钟信号sckv1为低电平信号，第二时钟信号sckv2为高电平信号，且控制信号scns在此阶段为高电平信号，根据上述实施中移位寄存器的工作原理可知，第一级移位寄存器输出的扫描信号SGOUT1为高电平信号，也就是说，此阶段产生的扫描信号SGOUT1为使能信号。

在T22阶段，触发信号sstv仍为低电平信号，第一时钟信号sckv1为高电平信号，第二时钟信号sckv2为低电平信号，且控制信号scns在此阶段为低电平信号，根据上述实施例中移位寄存器的工作原理可知，第二级移位寄存器输出的扫描信号SGOUT2为低电平信号，也就是说，此阶段产生的扫描信号SGOUT2为非使能信号。

同理，对于T23阶段，第三级移位寄存器输出的扫描信号SGOUT3为高电平信号，也就是说，此阶段产生的扫描信号SGOUT3为使能信号；对于T24阶段，第四级移位寄存器输出的扫描信号SGOUT4为高电平信号，也就是说，此阶段产生的扫描信号SGOUT4为使能信号。

上述图7a所示的栅极控制电路在工作时，仅有一级移位寄存器输出了作为非使能信号的扫描信号，然而在实际设计中，可以根据需要设定控制信号，使栅极控制电路在工作时有多级移位寄存器输出作为非使能信号的扫描信号，在此不作限定。

由图7b可知，在T22阶段，第二级移位寄存器输出的扫描信号SGOUT2为低电平信号的持续时间与第一时钟信号sckv1在此阶段为高电平信号的持续时间和控制信号scns在此阶段为低电平信号的持续时间有关，因此，可以通过调节第一时钟信号sckv1在此阶段为高电平信号的持续时间和控制信号scns在此阶段为低电平信号的持续时间，来改变第二级移位寄存器输出的扫描信号SGOUT2为低电平信号的持续时间。例如，在图7b中，第一时钟信号sckv1在T22阶段为高电平信号的持续时间为Δt1，该持续时间也是第二级移位寄存器输出的扫描信号SGOUT2在此阶段为低电平信号的持续时间；在图7c中，第一时钟信号sckv1在T22阶段为高电平信号的持续时间为Δt2，该持续时间也是第二级移位寄存器输出的扫描信号SGOUT2在此阶段为低电平信号的持续时间，由于Δt2小于Δt1，因此，图7c中的扫描信号SGOUT2在T22阶段为低电平信号的持续时间小于图7b中的扫描信号SGOUT2在T22阶段为低电平信号的持续时间，从而实现了缩短扫描信号为非使能信号的持续时间。

本发明实施例还提供一种阵列基板。图8是本发明实施例提供的一种阵列基板的结构示意图。如图8所示，阵列基板30包括显示区域31和围绕显示区域31的外围区域32，显示区域31包括多条扫描线311、多条数据线312和多条扫描线311与多条数据线312绝缘交叉限定的多个像素单元313，其中，相邻多行像素单元313或者多列像素单元313为重复单元，且外围区域32包括栅极控制电路321和数据控制电路322，其中，栅极控制电路321与多条扫描线311电连接并为其提供扫描信号，数据控制电路322与多条数据线312电连接并为其提供数据信号，且阵列基板中的栅极控制电路采用上述实施例中所述的栅极控制电路。

需要说明的是，对于采用上述实施例中所述的栅极控制电路的阵列基板，设置在其中的像素单元的排列方式可以为相邻多行像素单元或者多列像素单元为重复单元，也可以为一行像素单元或者一列像素单元为重复单元，在此不作限定。

在图8中，栅极控制电路321设置在外围区域31的左侧，这仅是在外围区域的一侧设置栅极控制电路的一个具体示例，在其他的具体示例中，栅极控制电路也可以设置在外围区域的右侧，或者根据实际阵列基板的版面设计，栅极控制电路也可以设置在外围区域的上侧或者下侧，在此不作限定。

然而栅极控制电路不仅可以设置在外围区域的一侧，还可以设置在外围区域相对的两侧。图9是本发明实施例提供的另一种阵列基板的结构示意图。如图9所示，栅极控制电路可以包括第一栅极控制电路321a和第二栅极控制电路321b，其中，第一栅极控制电路321a和第二栅极控制电路321b设置在外围区域32相对的两侧。在图9中，第一栅极控制电路321a设置在外围区域32的左侧，第二栅极控制电路321b设置在外围区域的右侧，除此之外，第一栅极控制电路也可以设置在外围区域的右侧，相应地，第二栅极控制电路设置在外围区域的左侧，在此不作限定。与栅极控制电路设置在外围区域的一侧相比，栅极控制电路设置在外围区域相对的两侧可以使阵列基板减少外围区域的面积，从而有利于阵列基板实现窄边框。

在本发明实施例中，如图9所示，第一栅极控制电路321a和第二栅极控制电路321b与扫描线311交替电连接，其中，第一栅极控制电路321a与奇数行扫描线311电连接，相应地，第二栅极控制电路321b与偶数行扫描线311电连接。除此之外，第一栅极控制电路也可以与偶数行扫描线电连接，相应地，第二栅极控制电路与奇数行扫描线电连接，在此不作限定。

在本发明实施例中，对于上述栅极控制电路包括第一栅极控制电路和第二栅极控制电路的情况，阵列基板可以采用双边驱动模式，以图9所示的阵列基板为例，该驱动模式的驱动过程可以描述为：在一帧画面显示时间内，第一栅极控制电路321a和第二栅极控制电路321b交替驱动各行扫描线311，因此，在一帧画面显示时间内，各行扫描线的驱动顺序为：从第一行扫描线依次驱动到最后一行扫描线。

此外阵列基板也可以采用交错驱动模式，以图9所示的阵列基板为例，该驱动模式的驱动过程可以描述为：在一帧画面显示时间内，第一栅极控制电路321a先驱动与其电连接的奇数行扫描线，然后第二栅极控制电路321b再驱动与其电连接的偶数行扫描线，因此，各行扫描线的驱动顺序为：先依次驱动第一行扫描线、第三行扫描线、……，然后再依次驱动第二行扫描线、第四行扫描线、……。

本发明实施例还提供一种显示面板。图10是本发明实施例提供的一种显示面板的结构示意图。如图10所示，显示面板包括对置基板41、阵列基板42和设置在对置基板41和阵列基板42之间的液晶层43，其中，液晶层43包括多个液晶分子431，阵列基板42为上述实施例所述的阵列基板。

在本发明实施例中，显示面板中的像素单元的排列方式可以采用相邻多行像素单元或者多列像素单元为重复单元，且在显示面板绑定IC和FPC之前，可以通过上述栅极控制电路来实现对显示面板显示红、绿和蓝等纯色画面的色偏进行检测。由于上述栅极控制电路中的各级移位寄存器中设置有开关模块，因此，通过控制信号线提供的控制信号控制开关模块的开启或者关闭，可以使相应的扫描线接收到作为非使能信号的扫描信号或者接收到作为使能信号的扫描信号，从而实现对显示面板显示红、绿和蓝等纯色画面的色偏的检测，具体检测过程可以描述为：对与一条数据线电连接的像素单元进行充电时，可以将像素单元按照是否需要点亮分为两类，例如，如果需要点亮的像素单元为红色像素单元，则红色像素单元作为一类像素单元，而不需要点亮的绿色像素单元和蓝色像素单元作为另一类像素单元；在一帧画面显示时间内栅极控制电路扫描两次，每次通过控制信号控制移位寄存器中的开关模块只为一类像素单元充电，且在栅极控制电路进行扫描时，对于不需要充电的像素单元所在的行，减短此行扫描线接收的作为非使能信号的扫描信号的持续时间，只要在持续时间内次级触发信号能够正常传输到下一级移位寄存器即可，这样可以使栅极控制电路在进行检测过程中扫描两次的时间与正常显示时扫描一次的时间近似。因此，对于采用相邻多行像素单元或者多列像素单元为重复单元的显示面板，在其绑定IC和FPC等材料之前，可以通过上述结构简单且控制信号较少的栅极控制电路来对其进行红、绿和蓝等纯色画面的色偏的检测，这样可以提早检测出由色偏导致的显示面板的不良，从而可以节省IC和PFC等材料。

需要说明的是，在上述栅极控制电路为显示面板的正常显示提供扫描信号时，通过控制信号的控制使得所有移位寄存器中的开关模块关闭，这样可以避免开关模块对显示面板的正常显示的影响。

接下来就以相邻四行像素单元为重复单元和栅极控制电路设置在阵列基板的外围区域相对的两侧且阵列基板的驱动模式采用交错驱动模式为例对显示面板显示纯色画面的色偏的检测过程做进一步地说明，然而对于其他结构的显示面板，可以参考此说明的相关描述。

图11是本发明实施例提供的一种像素单元排列的结构示意图。如图11所示，作为一个具体示例，显示面板包括三列且八行的像素单元44，其中第一行像素单元到第四行像素单元与第五行像素单元到第八行像素单元的排列方式相同；对应地，显示面板包括八条扫描线(S1～S8)，分别给第一行像素单元到第八行像素单元提供扫描信号，以及三条数据线(D1～D3)，分别给第一列像素单元到第三列像素单元提供数据信号，且奇数行扫描线(第一行扫描线S1、第三行扫描线S3、第五行扫描线S5和第七行扫描线S7)由显示面板中左侧的栅极控制电路提供相应的扫描信号，并通过位于相应行扫描线左侧上方的从左指向右的单向箭头表示，偶数行扫描线(第二行扫描线S2、第四行扫描线S4、第六行扫描线S6和第八行扫描线S8)由显示面板中右侧的栅极控制电路提供相应的扫描信号，并通过位于相应行扫描线右侧上方的从右指向左的单向箭头表示。

图12是与图11所示的像素单元排列对应的显示面板进行检测时的各信号的一种时序图。在图12中，SS1、SS3、SS5和SS7分别代表第一行扫描线S1、第三行扫描线S3、第五行扫描线S5和第七行扫描线S7接收的扫描信号；SCNS代表显示面板中控制信号线提供的用于控制开关模块的控制信号。接下来结合图12对图11中的红色像素单元显示红色画面时的色偏的检测过程做进一步地描述。

在图11中，第一条数据线D1可以对与其电连接的一列像素单元进行充电。在检测进行时，栅极控制电路进行第一次扫描，第一条数据线D1保持使像素单元点亮的电压，第一行扫描线S1接收的扫描信号SS1为和第五行扫描线S5接收的扫描信号SS5为使能信号，与第一行扫描线S1和第五行扫描线S5以及第一条数据线D1电连接的红色像素单元被充入点亮的电压而处于点亮状态；并且由于控制信号控制相应开关模块的开启，使得第三行扫描线S3接收的扫描信号SS3和第七行扫描线S7接收的扫描信号SS7为非使能信号，则在该次扫描下，与第三行扫描线S3和第七行扫描线S7以及第一条数据线D1电连接的绿色像素单元处于关闭状态；栅极控制电路进行第二次扫描，使得第一条数据线D1保持使像素单元为暗态的电压，由于控制信号控制相应的开关模块的开启，第一行扫描线S1接收的扫描信号SS1为和第五行扫描线S5接收的扫描信号SS5为非使能信号，与第一行扫描线S1和第五行扫描线S5以及第一条数据线D1电连接的红色像素单元处于关闭状态；并且第三行扫描线S3接收的扫描信号SS3和第七行扫描线S7接收的扫描信号SS7为使能信号，则在该次扫描下，与第三行扫描线S3和第七行扫描线S7以及第一条数据线D1电连接的绿色像素单元被充入暗态的电压而处于暗态，因此，通过上述的检测过程表明：与第一条数据线D1电连接的红色像素单元可以正常地点亮，而与第一条数据线D1电连接的其他颜色的像素单元很好地处于暗态，即与第一条数据线D1电连接的红色像素单元可以正常地显示红色画面，不存在色偏问题。对于其他颜色的像素单元在显示纯色画面时的色偏的检测或者与其他数据线电连接的红色像素单元在显示红色画面时的色偏的检测，可以参照上述的相关描述，在此不再赘述。

需要说明的是，上述显示面板可以具有触控功能，也可以不具有触控功能，在实际制作时，可以根据具体的需要进行选择和设计。其中，触控功能可以为电磁触控功能、电容触控功能或者电磁电容触控功能等。

上述显示面板可以应用于手机、台式电脑、笔记本、平板电脑、电子相册和电子纸等显示装置中。

本发明实施例提供的移位寄存器、栅极控制电路、阵列基板和显示面板，通过在移位寄存器中设置与移位模块和缓冲模块电连接的开关模块，该开关模块可以根据控制信号正常传输移位模块产生的第一初级扫描信号或者该第一初级扫描信号进行处理并得到第二初级扫描信号，其中，第一初级扫描信号和第二初级扫描信号互为反相信号，这样由该移位寄存器组成的栅极控制电路可以对采用相邻多行像素单元或者多列像素单元为重复单元的显示面板在其绑定IC和FPC等材料之前进行红、绿和蓝等纯色画面的色偏的检测，从而可以提早检测出由色偏导致的显示面板的不良，并可以节省IC和PFC等材料。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种移位寄存器，其特征在于，包括：移位模块、开关模块和缓冲模块，其中，

所述移位模块用于产生第一初级扫描信号；

所述开关模块，与所述移位模块连接，用于根据控制信号正常传输所接收的所述第一初级扫描信号或者对所接收的所述第一初级扫描信号进行处理并得到第二初级扫描信号，其中，所述第一初级扫描信号和所述第二初级扫描信号互为反相信号；

所述缓冲模块，与所述开关模块连接，用于对接收的所述第一初级扫描信号或者所述第二初级扫描信号进行缓冲处理并得到扫描信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述开关模块包括用于接收控制信号的控制信号输入端、第一电平信号输入端和第一晶体管；

所述第一晶体管的栅极与所述控制信号输入端电连接，所述第一晶体管的第一极与所述第一电平信号输入端电连接，所述第一晶体管的第二极分别与所述移位模块和所述缓冲模块电连接，其中，当所述控制信号控制所述第一晶体管截止时，所述开关模块正常传输所述第一初级扫描信号，当所述控制信号控制所述第一晶体管导通时，所述第一电平信号输入端接收的第一电平信号经所述第一晶体管与所述第一初级扫描信号叠加得到所述第二初级扫描信号。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一电平信号为恒定的电平信号，且当所述第一晶体管导通时，所述第一初级扫描信号与所述第一电平信号互为反相信号。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一电平信号为恒定的高电平信号。

5.根据权利要求2所述的移位寄存器，其特征在于，所述第一晶体管为N型晶体管或者P型晶体管。

6.根据权利要求1或2所述的移位寄存器，其特征在于，所述移位模块包括第一反相器、第二反相器、第一时钟反相器、第二时钟反相器、第一与非门、第一时钟信号输入端、第二时钟信号输入端、触发信号输入端、次级触发信号输出端和用于输出第一初级扫描信号的初级扫描信号输出端，其中，所述初级扫描信号输出端分别与所述开关模块和所述缓冲模块电连接；

所述第一反相器的输入端与所述第一时钟信号输入端电连接，所述第一反相器的输出端分别与所述第一时钟反相器的第一控制端和所述第二时钟反相器的第二控制端电连接；

所述第一时钟反相器的输入端与所述触发信号输入端电连接，所述第一时钟反相器的第二控制端分别与所述第一时钟信号输入端和所述第二时钟反相器的第一控制端电连接，所述第一时钟反相器的输出端分别与所述第二时钟反相器的输出端和所述第二反相器的输入端电连接；

所述第二时钟反相器的输入端分别与所述第二反相器的输出端、所述次级触发信号输出端和所述第一与非门的第一输入端电连接；

所述第一与非门的第二输入端与所述第二时钟信号输入端电连接，所述第一与非门的输出端与所述初级扫描信号输出端电连接。

7.根据权利要求6所述的移位寄存器，其特征在于，所述移位模块还包括复位信号输入端、第二电平信号输入端和第二晶体管，其中，所述第二晶体管的栅极与所述复位信号输入端电连接，所述第二晶体管的第一极与所述第二电平信号输入端电连接，所述第二晶体管的第二极与所述第一时钟反相器的输出端电连接。

8.根据权利要求6所述的移位寄存器，其特征在于，所述第二晶体管为N型晶体管或者P型晶体管。

9.根据权利要求6所述的移位寄存器，其特征在于，所述缓冲模块包括L个串联电连接的第三反相器和用于输出扫描信号的扫描信号输出端，其中，L为大于0的奇数；

所述第一个第三反相器的输入端分别与所述开关模块和所述移位模块电连接，所述第L个第三反相器的输出端与所述扫描信号输出端电连接。

10.根据权利要求6所述的移位寄存器，其特征在于，所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，其中，所述第一时钟信号和所述第二时钟信号为脉冲信号，且两个时钟信号交替输出高电平信号。

11.一种栅极控制电路，其特征在于，包括N级电连接的如权利要求1-10所述的移位寄存器，N为大于1的正整数，其中，对于任意相邻的两级移位寄存器，下一级移位寄存器的触发信号输入端与其上一级移位寄存器的次级触发信号输出端电连接。

12.一种阵列基板，包括显示区域和围绕所述显示区域的外围区域，所述显示区域包括多条扫描线、多条数据线和所述多条扫描线与所述多条数据线绝缘交叉限定的多个像素单元，其中，相邻多行像素单元或者多列像素单元为重复单元，其特征在于，所述外围区域包括如权利要求11所述的栅极控制电路，其中，所述栅极控制电路与所述多条扫描线电连接。

13.根据权利要求12所述的阵列基板，其特征在于，所述栅极控制电路设置在所述外围区域的一侧。

14.根据权利要求12所述的阵列基板，其特征在于，所述栅极控制电路包括第一栅极控制电路和第二栅极控制电路，其中，所述第一栅极控制电路和所述第二栅极控制电路设置在所述外围区域相对的两侧。

15.根据权利要求14所述的阵列基板，其特征在于，所述第一栅极控制电路和所述第二栅极控制电路与所述扫描线交替电连接。

16.根据权利要求15所述的阵列基板，其特征在于，所述阵列基板采用双边驱动模式或者交错驱动模式。

17.一种显示面板，包括对置基板、阵列基板和设置在所述对置基板和所述阵列基板之间的液晶层，其特征在于，所述阵列基板为权利要求12-16中任一项所述的阵列基板。