CN104464601A - 一种电子设备及其显示面板 - Google Patents

Abstract

本发明公开了一种电子设备及其显示面板，该显示面板包括：多个阵列排布的像素单元，同一像素列中的像素单元包括第一像素单元与第二像素单元；栅极驱动电路，包括：用于扫描具有第一像素单元的各像素行的第一栅极驱动电路以及用于扫描具有第二像素单元的各像素行的第二栅极驱动电路；数据电路，数据电路包括：与对应像素列的第一像素单元连接的第一数据电路；与对应像素列的第二像素单元连接的第二数据电路；栅极驱动电路每次同时扫描至少两像素行，第一栅极驱动电路与第二栅极驱动电路各扫描一像素行，且二者扫描时序相同。所述显示面板可以同时扫描两像素行，同时为同一像素列中的一个第一像素单元与第二像素单元充电，提高了帧频。

Description

一种电子设备及其显示面板

技术领域

本发明涉及显示装置技术领域，尤其涉及一种电子设备及其显示面板。

背景技术

随着科技的发展，具有显示面板的电子设备越来越广泛的应用到人们的日常生活与工作中，为人们的日常生活与工作带来了巨大的便利，且使得人们的日常生活与工作丰富多样化。

参考图1，图1为现有技术中一种显示面板的结构示意图，该显示面板具有多个阵列分布的像素单元11、多条数据线12、多条栅极线13以及栅极驱动电路14。所述像素单元11包括R像素单元、G像素单元以及B像素单元。同一像素行的像素单元11电连接同一条数据线12，同一像素列的像素单元11电连接同一条栅极线13。图1中示出了6条数据线，包括数据线D1-D6，示出了M条栅极线，包括栅极线G1-栅极线GM。

在进行显示驱动时，由于同一像素列的像素单元11电连接同一条数据线12，为了实现不同像素单元11能够进行不同显示，需要对栅极线13进行分时扫描，即逐一扫描所述栅极线13，每次为一列像素单元中的一个像素单元11充电。

显示面板分辨率越高，显示面板越大，其栅极线越多。由于现有的显示面板在进行显示驱动时，只能逐一开启扫描栅极线，大量的栅极线在逐一扫描时，导致显示面板的帧频较低。

发明内容

有鉴于此，本发明实施例提供的了一种电子设备及其显示面板，以提高显示面板的帧频。

为实现上述目的，本发明实施例提供了一种显示面板，该显示面板包括：

M×N个阵列排布的像素单元，位于同一像素列中的像素单元包括第一像素单元与第二像素单元，M、N为正整数；

栅极驱动电路，栅极驱动电路包括：用于扫描具有第一像素单元的各像素行的第一栅极驱动电路以及用于扫描具有第二像素单元的各像素行的第二栅极驱动电路；

与像素列一一对应的数据电路，数据电路包括：与对应像素列的第一像素单元连接的第一数据电路；与对应像素列的第二像素单元连接的第二数据电路；

第1数据线-第2N数据线，对于第n像素列，其第一数据电路通过第2n-1数据线与第一像素单元连接，其第二数据电路通过第2n数据线与第二像素单元连接，n为不大于N的正整数；

栅极驱动电路每次同时扫描至少两像素行，第一栅极驱动电路与第二栅极驱动电路各扫描一像素行，且二者扫描时序相同。

在本发明中，在上述显示面板中，阵列包括多个像素列组，像素列组在阵列的行方向上包括依次排列的第一像素列、第二像素列以及第三像素列；

第一像素列的所有像素单元均为R像素单元，第二像素列的所有像素单元均为G像素单元，第三像素列的所有像素单元均为B像素单元；

在同一像素列组中，第一像素列、第二像素列以及第三像素列的第一数据电路连接同一数据信号，第一像素列、第二像素列以及第三像素列的第二数据电路连接同一数据信号；

在同一像素列中，第一数据电路与第二数据电路的时序相同。

在本发明中，在上述显示面板中，M为偶数，在同一像素列中，第一像素单元与第二像素单元的个数相同。

在本发明中，在上述显示面板中，M为奇数，在同一像素列中，第一像素单元的个数与第二像素单元的个数差值的绝对值为1。

在本发明中，在上述显示面板中，显示面板包括第1栅极线-第M栅极线，栅极线与像素行一一对应；栅极驱动电路通过各栅极线扫描对应像素行；

阵列的第1像素行-第m像素行的像素单元为第一像素单元，第一栅极驱动电路与第1栅极线-第m栅极线均连接，M为偶数时，M为奇数时， $m=\frac{M-1}{2}$ 或 $m=\frac{M+1}{2};$

阵列的第m+1像素行-第M像素行的像素单元为第二像素单元，第二栅极驱动电路与第m+1栅极线-第M栅极线均连接；其中，M＞1。

在本发明中，在上述显示面板中，还包括：与第1栅极线-第m栅极线均连接的第三驱动电路以及与第m+1栅极线-第M栅极线均连接的第四驱动电路；

第一栅极驱动电路与第三栅极驱动电路对称的设置在阵列的左右两侧；第二栅极驱动电路域第四栅极驱动电路对称的设置在阵列的左右两侧。

在本发明中，在上述显示面板中，第一栅极驱动电路包括：分别设置在阵列左右两侧的奇数栅极驱动电路与偶数栅极驱动电路；

奇数栅极驱动电路与第1栅极线-第m栅极线中奇数栅极线连接，偶数栅极驱动电路与第1栅极线-第m栅极线中偶数栅极线连接。

在本发明中，在上述显示面板中，第二栅极驱动电路包括：分别设置在阵列两侧的奇数栅极驱动电路与偶数栅极驱动电路；

奇数栅极驱动电路与第m+1栅极线-第M栅极线中奇数栅极线连接，偶数栅极驱动电路与第m+1栅极线-第M栅极线中偶数栅极线连接。

在本发明中，在上述显示面板中，阵列的第2q-1像素行的像素单元均为第一像素单元，第一栅极驱动电路与各第2q-1像素行均连接，q为正整数，且2q-1≤M；

阵列的第2i像素行的像素单元均为第二像素单元，第二驱动电路与各第2i像素行均连接，i为正整数，且2i≤M。

在本发明中，在上述显示面板中，还包括：与各第2q-1像素行均连接的第三驱动电路以及与各第2i像素行均连接的第四驱动电路；

第一栅极驱动电路与第三栅极驱动电路对称的设置在阵列的左右两侧；第二栅极驱动电路域第四栅极驱动电路对称的设置在阵列的两侧。

在本发明中，在上述显示面板中，显示面板包括第1栅极线-第M栅极线，栅极线与像素列一一对应；栅极电路通过栅极线扫描对应像素行；

第一栅极驱动电路通过第2q-1栅极线与第2q-1像素行连接；第二栅极驱动电路通过第2i栅极线与第2i像素行连接。

在本发明中，在上述显示面板中，M为偶数时，显示面板包括第1栅极线-第栅极线；

第j栅极线同时连接第2j-1像素行与第2j像素行，j正整数，且不大于

在本发明中，在上述显示面板中，M为奇数时，显示面板包括第1栅极线-第栅极线；

第j栅极线同时连接第2j-1像素行与第2j像素行，j为正整数，且小于

第栅极线连接第M像素行。

在本发明中，在上述显示面板中，同一像素列组的各数据电路组成选通电路，选通电路包括：第一开关管-第六开关管、第一数据端、第二数据端、第一红色时钟信号端、第二红色时钟信号端、第一绿色时钟信号端、第二绿色时钟信号端、第一蓝色时钟信号端以及第二蓝色时钟信号端。

在本发明中，在上述显示面板中，在同一像素列组中：

第一开关管的栅极连接第一红色时钟信号端，其漏极连接第一像素列的第一像素单元的数据线；

第二开关管的栅极连接第二红色时钟信号端，其漏极连接第一像素列的第二像素单元的数据线；

第三开关管的栅极连接第一绿色时钟信号端，其漏极连接第二像素列的第一像素单元的数据线；

第四开关管的栅极连接第二绿色时钟信号端，其漏极连接第二像素列的第二像素单元的数据线；

第五开关管的栅极连接第一蓝色时钟信号端，其漏极连接第三像素列的第一像素单元的数据线；

第六开关管的栅极连接第二蓝色时钟信号端，其漏极连接第三像素列的第二像素单元的数据线；

第一开关管、第三开关管以及第五开关管的栅极均连接第一数据端；第二开关管、第四开关管以及第六开关管均连接第二数据端。

本发明还提供了一种电子设备，包括上述任一项的显示面板。

通过上述描述可知，本发明提供的显示面板包括：M×N个阵列排布的像素单元，位于同一像素列中的像素单元包括第一像素单元与第二像素单元，M、N为正整数；栅极驱动电路，栅极驱动电路包括：用于扫描具有第一像素单元的各像素行的第一栅极驱动电路以及用于扫描具有第二像素单元的各像素行的第二栅极驱动电路；与像素列一一对应的数据电路，数据电路包括：与对应像素列的第一像素单元连接的第一数据电路；与对应像素列的第二像素单元连接的第二数据电路；第1数据线-第2N数据线，对于第n像素列，其第一数据电路通过第2n-1数据线与第一像素单元连接，其第二数据电路通过第2n数据线与第二像素单元连接，n为不大于N的正整数；栅极驱动电路每次同时扫描至少两像素行，第一栅极驱动电路与第二栅极驱动电路各扫描一像素行，且二者扫描时序相同。

显示面板中，将一像素行的像素单元分为第一像素单元与第二像素单元，在同一像素行中：第一像素单元采用一条数据线，第二像素单元采用一条数据线。通过第一栅极驱动电路扫描第一像素单元所在行的栅极线，通过第二栅极驱动电路扫描第二像素单元所在的栅极线，可以同时扫描一第一像素单元所在行栅极线以及一第二像素单元所在行栅极线，这样，最高可使得帧频提高1倍。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中一种显示面板的结构示意图；

图2为本发明实施例提供的一种显示面板的结构示意图；

图3为本发明实施例提供的另一种显示面板的结构示意图；

图4为本发明实施例提供的又一种显示面板的结构示意图；

图5为本发明实施例提供的又一种显示面板的结构示意图；

图6为本发明实施例提供的又一种显示面板的结构示意图；

图7为本发明实施例提供的一种显示面板的显示驱动时序图；

图8为本发明实施例提供的另一种显示面板的显示驱动时序图；

图9为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种显示面板，该显示面板包括：M×N个阵列排布的像素单元，位于同一像素列中的像素单元包括第一像素单元与第二像素单元，M、N为正整数；栅极驱动电路，栅极驱动电路包括：用于扫描具有第一像素单元的各像素行的第一栅极驱动电路以及用于扫描具有第二像素单元的各像素行的第二栅极驱动电路；与像素列一一对应的数据电路，数据电路包括：与对应像素列的第一像素单元连接的第一数据电路；与对应像素列的第二像素单元连接的第二数据电路；第1数据线-第2N数据线，对于第n像素列，其第一数据电路通过第2n-1数据线与第一像素单元连接，其第二数据电路通过第2n数据线与第二像素单元连接，n为不大于N的正整数；栅极驱动电路每次同时扫描至少两像素行，第一栅极驱动电路与第二栅极驱动电路各扫描一像素行，且二者扫描时序相同。

为了使本发明实施例提供的技术方案更加清楚，下面结合附图对上述方案进行详细描述。

参考图2，图2为本发明实施例提供的一种显示面板的结构示意图。所示显示面板包括：M×N个像素单元21、多条数据线22、多条栅极线23、栅极驱动电路、驱动芯片26以及数据电路。其中，M、N为正整数。驱动芯片26用于为数据信号端提供数据信号。

M×N个像素单元21阵列排布，位于同一像素列中的像素单元21包括第一像素单元P1与第二像素单元P2。

栅极驱动电路包括：第一栅极驱动电路24以及第二栅极驱动电路25。第一栅极驱动电路24用于扫描具有第一像素单元P1的各像素行，即第一栅极驱动电路24与具有第一像素单元P1的各像素行的栅极线电连接。第二栅极驱动电路25用于扫描具有第二像素单元P2的各像素行，即第二栅极驱动电路25与具有第二像素单元P2的各像素行的栅极线电连接。

数据电路与像素列一一对应，数据电路包括：与对应像素列的第一像素单元P1连接的第一数据电路M1；与对应像素列的第二像素单元P2连接的第二数据电路M2。在本实施例中，第一数据电路M1与第二数据电路M2均为开关管，开关管具有栅极、第一电极和第二电极。

多条数据线包括：第1数据线D₁-第2N数据线D_2N。对于第n像素列，其第一数据电路M1通过第2n-1数据线与第一像素单元P1连接，其第二数据电路M2通过第2n数据线与第二像素单元连接，n为不大于N的正整数。

栅极驱动电路每次同时扫描至少两像素行。第一栅极驱动电路24与第二栅极驱动电路25各扫描一像素行，且二者扫描时序相同。此时，虽然位于同一像素列的一个第一像素单元P1与一个第二像素单元P2同时被扫描打开，二者可以通过不同的数据线提供数据信号，显示不同的像素点。

可见，显示面板可以同时对两像素行进行扫描，当每一像素列的第一像素单元与第二像素单元个数相同时，可以提高一倍的帧频。

阵列包括多个像素列组27，像素列组27在阵列的行方向Y上包括依次排列的第一像素列、第二像素列以及第三像素列；第一像素列的所有像素单元均为R像素单元，第二像素列的所有像素单元均为G像素单元，第三像素列的所有像素单元均为B像素单元；在同一像素列组27中，第一像素列、第二像素列以及第三像素列的第一数据电路连接同一数据信号，第一像素列、第二像素列以及第三像素列的第二数据电路连接同一数据信号；在同一像素列中，第一数据电路与第二数据电路的时序相同，第一数据电路与第二数据电路连接不同的数据信号端。其中，X表示像素列方向。

如图2所示，在虚线方框所示像素列组27中，第1数据线D₁与第2数据线D₂之间的像素列为该像素列组27的第一像素列，第3数据线D₃与第4数据线D₄之间的像素列为该像素列组27的第二像素列，第5数据线D₅与第6数据线D₆之间的像素列为该像素列组27的第三像素列。在该像素列组27中：第一像素列、第二像素列以及第三像素列的第一数据电路M1连接同一数据信号端S1，即三者的第一数据电路M1的开关管的第一电极均与数据信号端S1电连接，输入同一数据信号；第一像素列、第二像素列以及第三像素列的第二数据电路M2连接同一数据信号端S1'，即三者的第二数据电路M2的开关管的第一电极均与数据信号端S1'电连接，输入同一数据信号。

第一红色时钟信号CKHR1与第二红色时钟信号CKHR2时序相同，所有的R像素单元列的第一数据电路M1的开关管的栅极连接第一红色时钟信号CKHR1，所有的R像素单元列的第二数据电路M2的开关管的栅极连接第二红色时钟信号CKHR2；第一绿色时钟信号CKHG1与第二绿色时钟信号CKHG2时序相同，所有的G像素单元列的第一数据电路M1的开关管的栅极连接第一绿色时钟信号CKHG1，所有的G像素单元列的第二数据电路M2的开关管的栅极连接第二绿色时钟信号CKHG2；第一蓝色时钟信号CKHB1与第二蓝色时钟信号CKHB2时序相同，所有的B像素单元列的第一数据电路M1的开关管的栅极连接第一蓝色时钟信号CKHB1，所有的B像素单元列的第二数据电路M2的开关管的栅极连接第二蓝色时钟信号CKHB2。以使得同一像素列中，第一数据电路M1与第二数据电路M2的时序相同，进而使得在第一栅极驱动电路24与第二栅极驱动电路25在分别打开一条栅极线时，有一个第一像素单元P1与一个像素单元P2分别连接对应的数据信号端。

M为偶数，在同一像素列中，第一像素单元P1与第二像素单元P2的个数相同。此时，第一栅极驱动电路24与第二栅极驱动电路25连接相同条数的栅极线，二者的扫描次数相同。

M为奇数，在同一像素列中，第一像素单元的个数与第二像素单元的个数差值的绝对值为1。为了使得第一栅极驱动电路24与第二栅极驱动电路25的扫描次数相同，保证扫描同步，在同一像素列中，如第一像素单元的个数多1，在一帧扫时序中，在第一栅极驱动电路的最后一次扫描时，第二驱动扫描电路进行空扫描；如第一像素单元的个数多1，在一帧扫时序中，在第一栅极驱动电路的最后一次扫描时，第二驱动扫描电路进行空扫描。

显示面板包括第1栅极线G₁-第M栅极线G_M，栅极线与像素行一一对应；栅极驱动电路通过各栅极线扫描对应像素行；阵列的第1像素行-第m像素行的像素单元为第一像素单元，第一栅极驱动电路与第1栅极线-第m栅极线均连接，M为偶数时，M为奇数时，或阵列的第m+1像素行-第M像素行的像素单元为第二像素单元，第二栅极驱动电路与第m+1栅极线-第M栅极线均连接；其中，M＞1。图2所示实施方式中，第一栅极驱动电路24连接显示面板的上半部分的栅极线，第二栅极驱动电路25连接显示面板的下半部分的栅极线。如上述，上半部分的栅极线与下半部分的栅极线根据M的取值，可以相同或是相差1条。

图2所示显示面板中第一栅极驱动电路24与第二栅极驱动电路25位于阵列的同一侧，二者也可以一个位于阵列的左侧，另一个位于阵列的右侧。

参考图3，图3为本发明实施例提供的另一种显示面板的结构示意图。图3所示显示面板在图2所示实施方式基础上，还包括：与第1栅极线-第m栅极线均连接的第三驱动电路27以及与第m+1栅极线-第M栅极线均连接的第四驱动电路28；第一栅极驱动电路24与第三栅极驱动电路27对称的设置在阵列的左右两侧；第二栅极驱动电路25域第四栅极驱动电路28对称的设置在阵列的左右两侧。同一像素行采用两个栅极驱动电路，可以提高显示面板的扫描相应速度。

参考图4，图4为本发明实施例提供的又一种显示面板的结构示意图。图3所示显示面板在图2所示实施方式基础上，将第一栅极驱动电路24以及第二栅极驱动电路25均为两部分，分别设置在阵列的左右两侧。第一栅极驱动电路24包括：分别设置在阵列左右两侧的奇数栅极驱动电路241与偶数栅极驱动电路242；奇数栅极驱动电路241与第1栅极线-第m栅极线中奇数栅极线连接，偶数栅极驱动电路242与第1栅极线-第m栅极线中偶数栅极线连接。第二栅极驱动电路25包括：分别设置在阵列两侧的奇数栅极驱动电路251与偶数栅极驱动电路252；奇数栅极驱动电路251与第m+1栅极线-第M栅极线中奇数栅极线连接，偶数栅极驱动电路252与第m+1栅极线-第M栅极线中偶数栅极线连接。图4中，M为偶数示意说明。

在上述实施例方式中，一像素列中，上半部分的像素单元为第一像素单元，下半部分的像素单元为第二像素单元。此时，一像素行需要单独采用一条栅极线。

在其他实施方式中，还可以设置阵列的第2q-1像素行的像素单元均为第一像素单元，第一栅极驱动电路与各第2q-1像素行均连接，q为正整数，且2q-1≤M；阵列的第2i像素行的像素单元均为第二像素单元，第二驱动电路与各第2i像素行均连接，i为正整数，且2i≤M。即奇数像素行的像素单元为第一像素单元，偶数像素行的像素单元为第二像素单元。具体的，如图5所示，图5为本发明实施例提供的又一种显示面板的结构示意图，所有奇数像素行的像素单元均连接第一栅极驱动电路51，所有偶数像素行的像素单元均连接第二栅极驱动电路52。第一栅极驱动电路51与第二栅极驱动电路52可以分别设置在阵列的左右两侧，即分别设置在栅极线的两端，也可以设置在阵列的一侧，即同时设置在左侧或是右侧。图5所示显示面板还包括：与各第2q-1像素行均连接的第三驱动电路(图中未示出)以及与各第2i像素行均连接的第四驱动电路(图中未示出)；第一栅极驱动电路与第三栅极驱动电路对称的设置在阵列的左右两侧；第二栅极驱动电路域第四栅极驱动电路对称的设置在阵列的两侧。通过第一栅极驱动电路51与第三驱动电路同时驱动奇数像素行，通过第二栅极驱动电路52与第四栅极驱动电路同时驱动偶数像素行，提高扫描响应速度。

图5所示显示面板中，一像素行单独采用一条栅极线。即图5所示显示面板包括第1栅极线G₁-第M栅极线G_M栅极线与像素列一一对应；栅极电路通过栅极线扫描对应像素行；第一栅极驱动电路51通过第2q-1栅极线与第2q-1像素行连接；第二栅极驱动电路52通过第2i栅极线与第2i像素行连接。

参考图6，图6为本发明实施例提供的又一种显示面板的结构示意图。当M为偶数时，显示面板包括第1栅极线-第栅极线；第j栅极线同时连接第2j-1像素行与第2j像素行，j正整数，且不大于

在其他实施方式中，如果M为奇数，此时，显示面板包括第1栅极线-第栅极线；第j栅极线同时连接第2j-1像素行与第2j像素行，j为正整数，且小于第栅极线连接第M像素行。同样是以奇数像素行的像素单元为第一像素单元，第二像素行的像素单元为第二像素单元。最后一条栅极线单独驱动一像素行，其他栅极线同时驱动两像素行。

还可以设置偶数像素行的像素单元为第一像素单元，奇数像素行的像素单元为第二像素段元。阵列的为M行N列，各行在列方向X上依次为第1像素行-第M像素行。

在上述各个显示面板实施例中，同一像素列组的各数据电路组成选通电路，选通电路包括：第一开关管-第六开关管、第一数据端、第二数据端、第一红色时钟信号端、第二红色时钟信号端、第一绿色时钟信号端、第二绿色时钟信号端、第一蓝色时钟信号端以及第二蓝色时钟信号端。在同一像素列组中：第一开关管的栅极连接第一红色时钟信号，其漏极连接第一像素列的第一像素单元的数据线；第二开关管的栅极连接第二红色时钟信号，其漏极连接第一像素列的第二像素单元的数据线；第三开关管的栅极连接第一绿色时钟信号，其漏极连接第二像素列的第一像素单元的数据线；第四开关管的栅极连接第二绿色时钟信号，其漏极连接第二像素列的第二像素单元的数据线；第五开关管的栅极连接第一蓝色时钟信号，其漏极连接第三像素列的第一像素单元的数据线；第六开关管的栅极连接第二蓝色时钟信号，其漏极连接第三像素列的第二像素单元的数据线；第一开关管、第三开关管以及第五开关管的栅极均连接第一数据端；第二开关管、第四开关管以及第六开关管均连接第二数据端。

以图2所示显示面板为例，在像素列组27中，第一像素列的第一数据电路M1包括第一开关管T1，其第二数据电路M2包括开关管T2；第二像素列的第一数据电路M1包括第一开关管T3，其第二数据电路M2包括开关管T4；第三像素列的第一数据电路M1包括第一开关管T5，其第二数据电路M2包括开关管T6。选通电路包括：第一开关管T1-第六开关管T6、第一数据端S1、第二数据端S1'、第一红色时钟信号端(用于输入第一红色时钟信号CKHR1)、第二红色时钟信号端(第二红色时钟信号CKHR2)、第一绿色时钟信号端(第一绿色时钟信号CKHG1)、第二绿色时钟信号端(第二绿色时钟信号CKHG2)、第一蓝色时钟信号端(第一蓝色时钟信号CKHB1)以及第二蓝色时钟信号端(第二蓝色时钟信号CKHB2)。第一开关管T1-第六开关管T6均为NMOS，其栅极连接高电平的时钟信号后导通。

在同一像素列组中，通过六个开关管以及六个时钟信号，可以使得同一像素列的一个第一像素单元与一个第二像素单元同事进行数据信号驱动。具体的参考图7，图7为本发明实施例提供的一种显示面板的显示驱动时序图。

图7所示时序图是针对以像素列的上半部分为第一像素单元，像素列的下半部分为第二像素单元的实施方式。结合图2所示显示面板，在扫描前通过复位信号GREST对栅极驱动电路中的移位寄存器进行电位归零。输入扫描起始信号STV后，根据第一时钟信号CKV1与第二时钟信号CKV2控制第一栅极驱动电路对各栅极线进行逐级扫描，同时第二栅极驱动电路对各栅极线进行逐级扫描。相同颜色的时钟信号相同。

第一栅极驱动电路依次输出：第1扫描信号GOUT(1)，用于扫描第1栅极线G₁；第2扫描信号GOUT(2)，用于扫描第2栅极线G₂；直到输出第m扫描信号，用于扫描第m栅极线。第一扫描信号GOUT(1)-第m扫描信号逐级输出，使得扫描顺序是从第1栅极线G₁-第m栅极线。第二栅极驱动电路依次输出：第m+1扫描信号GOUT(m+1)，用于扫描第m+1栅极线；第m+2扫描信号GOUT(m+2)，用于扫描第m+2栅极线；直到输出第M扫描信号，用于扫描第M栅极线。第m+1扫描信号GOUT(m+1)-第M扫描信号逐级输出，使得扫描顺序是从第m+1栅极线-第m栅极线。

当选通电路用于驱动以奇偶像素行划分第一像素单元与第二像素单元的显示面板时，如用于图5所示显示面板，其时序图如图8所示，图8为本发明实施例提供的另一种显示面板的显示驱动时序图。图8所示时序图与图7所示时序图不同在于，第一栅极驱动电路与第二栅极驱动电路输出的扫描信号的改变。

图8所示时序图中，第一栅极驱动电路依次输出：第1扫描信号GOUT(1)，用于扫描第1栅极线G₁；第3扫描信号GOUT(3)，用于扫描第3栅极线G₃；直到输出最后奇数像素行的扫描信号，用于扫描最后奇数像素行。第1扫描信号GOUT(1)-最后奇数像素行的扫描信号逐级输出，使得扫描顺序是从第1栅极线G₁-最后奇数像素行对应的栅极线。第二栅极驱动电路依次输出：第2扫描信号GOUT(2)，用于扫描第2栅极线G₂；第4扫描信号GOUT(4)，用于扫描第4栅极线G₄；最后偶数像素行的扫描信号，用于扫描最后偶数像素行。第2扫描信号GOUT(2)-最后偶数像素行的扫描信号逐级输出，使得扫描顺序是从第2栅极线G₂-最后偶数像素行对应的栅极线。

显示面板的一个像素列组通过六个开关管、六个时钟信号、第一栅极驱动电路以及第二栅极驱动电路，同时同一像素列中的一个第一像素单元与第二像素单元充电，提高栅极线的扫描速率，提高帧频。

本发明实施例还提供了一种电子设备，该电子设备包括上述实施例任一种实施方式的显示面板。具体的，参考图9，图9为本发明实施例提供的一种电子设备90的结构示意图，该电子设备90包括显示面板91显示面板91为上述实施例任一种实施方式的显示面板。

电子设备可以为电脑，还可为手机、电视等具有显示功能的电子装置。电子设备采用上述显示面板，具有较高的帧频。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种显示面板，其特征在于，包括：

M×N个阵列排布的像素单元，位于同一像素列中的像素单元包括第一像素单元与第二像素单元，M、N为正整数；

栅极驱动电路，所述栅极驱动电路包括：用于扫描具有第一像素单元的各像素行的第一栅极驱动电路以及用于扫描具有第二像素单元的各像素行的第二栅极驱动电路；

与像素列一一对应的数据电路，所述数据电路包括：与对应像素列的第一像素单元连接的第一数据电路；与对应像素列的第二像素单元连接的第二数据电路；

第1数据线-第2N数据线，对于第n像素列，其第一数据电路通过第2n-1数据线与所述第一像素单元连接，其第二数据电路通过第2n数据线与所述第二像素单元连接，n为不大于N的正整数；

所述栅极驱动电路每次同时扫描至少两像素行，所述第一栅极驱动电路与所述第二栅极驱动电路各扫描一像素行，且二者扫描时序相同。

2.根据权利要求1所述的显示面板，其特征在于，所述阵列包括多个像素列组，所述像素列组在所述阵列的行方向上包括依次排列的第一像素列、第二像素列以及第三像素列；

所述第一像素列的所有像素单元均为R像素单元，所述第二像素列的所有像素单元均为G像素单元，所述第三像素列的所有像素单元均为B像素单元；

在同一像素列组中，所述第一像素列、第二像素列以及第三像素列的第一数据电路连接同一数据信号，所述第一像素列、第二像素列以及第三像素列的第二数据电路连接同一数据信号；

在同一像素列中，第一数据电路与第二数据电路的时序相同。

3.根据权利要求2所述的显示面板，其特征在于，M为偶数，在同一像素列中，所述第一像素单元与所述第二像素单元的个数相同。

4.根据权利要求2所述的显示面板，其特征在于，M为奇数，在同一像素列中，所述第一像素单元的个数与所述第二像素单元的个数差值的绝对值为1。

5.根据权利要求3或4所述的显示面板，其特征在于，所述显示面板包括第1栅极线-第M栅极线，所述栅极线与所述像素行一一对应；所述栅极驱动电路通过各栅极线扫描对应像素行；

所述阵列的第1像素行-第m像素行的像素单元为所述第一像素单元，所述第一栅极驱动电路与第1栅极线-第m栅极线均连接，M为偶数时，M为奇数时， $m=\frac{M-1}{2}$ 或 $m=\frac{M+1}{2};$

所述阵列的第m+1像素行-第M像素行的像素单元为所述第二像素单元，所述第二栅极驱动电路与第m+1栅极线-第M栅极线均连接；其中，M＞1。

6.根据权利要求5所述的显示面板，其特征在于，还包括：与第1栅极线-第m栅极线均连接的第三驱动电路以及与第m+1栅极线-第M栅极线均连接的第四驱动电路；

所述第一栅极驱动电路与所述第三栅极驱动电路对称的设置在所述阵列的左右两侧；所述第二栅极驱动电路域所述第四栅极驱动电路对称的设置在所述阵列的左右两侧。

7.根据权利要求5所述的显示面板，其特征在于，所述第一栅极驱动电路包括：分别设置在所述阵列左右两侧的奇数栅极驱动电路与偶数栅极驱动电路；

所述奇数栅极驱动电路与第1栅极线-第m栅极线中奇数栅极线连接，所述偶数栅极驱动电路与第1栅极线-第m栅极线中偶数栅极线连接。

8.根据权利要求5所述的显示面板，其特征在于，所述第二栅极驱动电路包括：分别设置在所述阵列两侧的奇数栅极驱动电路与偶数栅极驱动电路；

所述奇数栅极驱动电路与第m+1栅极线-第M栅极线中奇数栅极线连接，所述偶数栅极驱动电路与第m+1栅极线-第M栅极线中偶数栅极线连接。

9.根据权利要求3或4所述的显示面板，其特征在于，

所述阵列的第2q-1像素行的像素单元均为所述第一像素单元，所述第一栅极驱动电路与各第2q-1像素行均连接，q为正整数，且2q-1≤M；

所述阵列的第2i像素行的像素单元均为所述第二像素单元，所述第二驱动电路与各第2i像素行均连接，i为正整数，且2i≤M。

10.根据权利要求9所述的显示面板，其特征在于，还包括：与各第2q-1像素行均连接的第三驱动电路以及与各第2i像素行均连接的第四驱动电路；

所述第一栅极驱动电路与所述第三栅极驱动电路对称的设置在所述阵列的左右两侧；所述第二栅极驱动电路域所述第四栅极驱动电路对称的设置在所述阵列的两侧。

11.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括第1栅极线-第M栅极线，所述栅极线与所述像素列一一对应；所述栅极电路通过所述栅极线扫描对应像素行；

所述第一栅极驱动电路通过第2q-1栅极线与第2q-1像素行连接；所述第二栅极驱动电路通过第2i栅极线与第2i像素行连接。

12.根据权利要求9所述的显示面板，其特征在于，M为偶数时，所述显示面板包括第1栅极线-第栅极线；

第j栅极线同时连接第2j-1像素行与第2j像素行，j正整数，且不大于

13.根据权利要求9所述的显示面板，其特征在于，M为奇数时，所述显示面板包括第1栅极线-第栅极线；

第j栅极线同时连接第2j-1像素行与第2j像素行，j为正整数，且小于

第栅极线连接第M像素行。

14.根据权利要求2所述的显示面板，其特征在于，同一像素列组的各数据电路组成选通电路，所述选通电路包括：第一开关管-第六开关管、第一数据端、第二数据端、第一红色时钟信号端、第二红色时钟信号端、第一绿色时钟信号端、第二绿色时钟信号端、第一蓝色时钟信号端以及第二蓝色时钟信号端。

15.根据权利要求14所述的显示面板，其特征在于，在同一像素列组中：

第一开关管的栅极连接第一红色时钟信号端，其漏极连接第一像素列的第一像素单元的数据线；

第二开关管的栅极连接第二红色时钟信号端，其漏极连接第一像素列的第二像素单元的数据线；

第三开关管的栅极连接第一绿色时钟信号端，其漏极连接第二像素列的第一像素单元的数据线；

第四开关管的栅极连接第二绿色时钟信号端，其漏极连接第二像素列的第二像素单元的数据线；

第五开关管的栅极连接第一蓝色时钟信号端，其漏极连接第三像素列的第一像素单元的数据线；

第六开关管的栅极连接第二蓝色时钟信号端，其漏极连接第三像素列的第二像素单元的数据线；

第一开关管、第三开关管以及第五开关管的栅极均连接第一数据端；第二开关管、第四开关管以及第六开关管均连接第二数据端。

16.一种电子设备，其特征在于，包括如权利要求1-15所述的显示面板。