CN203870955U

CN203870955U - 显示面板

Info

Publication number: CN203870955U
Application number: CN201420183244.3U
Authority: CN
Inventors: 廖自强; 赖枝文
Original assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Priority date: 2014-04-15
Filing date: 2014-04-15
Publication date: 2014-10-08
Anticipated expiration: 2024-04-15

Abstract

本实用新型公开一种显示面板，包含多列画素、闸极驱动电路及检测电路，闸极驱动电路包含多个闸极驱动单元，检测电路包含多个电晶体，每个电晶体包含第一端、控制端以及第二端，电晶体的第一端耦接于检测点，电晶体的控制端耦接于对应的闸极驱动单元及对应的一列画素，电晶体的第二端耦接于电晶体的控制端。

Description

显示面板

技术领域

本实用新型涉及一种显示面板，更具体地说，是一种具有指出失效的闸极驱动电路级数的能力的显示面板。

背景技术

随着液晶显示器(Liquid Crystal Display)的进步，许多功能强大且便利的LCD显示屏幕在近年蓬勃发展并被广泛应用在许多电子产品中，例如电视、手机、平板电脑、相机屏幕等等。一般而言，LCD显示器包含闸极驱动电路，而闸极驱动电路会将扫描信号依序输出至对应的闸极线以驱动连接于闸极线的子画素。为了缩小显示面板的体积以及增加显示器的效能，现今发展出一种闸极驱动电路基板(Gate in Panel)的技术，此GIP技术为将闸极驱动电路制作在阵列(Array)基板上，以取代传统LCD显示器利用一般驱动晶片来实现闸极驱动电路的形式。这个基板可以是一个玻璃阵列基板甚至可以是一个可弯曲材质的阵列基板。如同传统LCD显示器的闸极驱动模式，在GIP电路中，扫描信号须配合时序，循序对闸极线输出高低电压以驱动在显示面板内的多画素。

然而，因为闸极驱动电路内包含多级的闸极驱动单元，每一级的闸极驱动单元会依据前一级闸极驱动单元所产生的扫描信号对后一级的闸极线输出，故在闸极驱动电路中，每一条闸极线输出的扫描信号具有因果性(causality)。也就是说，倘若在闸极驱动电路中其中一级失效，会使后面所有级数的扫描信号输出异常而影响显示器的影像品质。因此，如何设计一个良好的检测电路，用来侦测在闸极驱动电路内的扫描信号是否异常，而以最有效率的方式来处理异常信号以提升显示器影像品质是非常重要的。

实用新型内容

本实用新型提供一种显示面板，包含多列画素、闸极驱动电路、源极驱动电路以及检测电路。多列画素的每一列画素包含多个画素。闸极驱动电路包含多个闸极驱动单元，每个闸极驱动单元输出扫描信号以驱动对应的该列画素。源极驱动电路耦接于该些画素，用以对该些画素提供资料信号。检测电路包含多个电晶体，每个电晶体包含耦接于检测点的第一端，耦接于对应的该闸极驱动单元及对应的该列画素的控制端，以及耦接于该电晶体的该控制端的第二端。当该闸极驱动单元输出该扫描信号时，该扫描信号开启该电晶体，且该电晶体于开启时将该扫描信号输出至该检测点，以判断该闸极驱动单元是否能正常输出该扫描信号。

本实用新型另提供一种显示面板，包含多列画素、第一闸极驱动电路、第二闸极驱动电路、源极驱动电路、第一检测电路以及第二检测电路。多列画素的每一列画素包含多个画素。第一闸极驱动电路包含多个第一闸极驱动单元，每个第一闸极驱动单元输出第一扫描信号以驱动耦接于该第一闸极驱动单元的列画素。第二闸极驱动电路包含多个第二闸极驱动单元，每个第二闸极驱动单元输出第二扫描信号驱动耦接于该第二闸极驱动单元的列画素。源极驱动电路耦接于该些画素，用以对该些画素提供资料信号。第一检测电路包含多个第一电晶体，每个第一电晶体包含耦接于第一检测点的第一端，耦接于对应的该第一闸极驱动单元的控制端，以及耦接于各该第一电晶体的该控制端的第二端。第二检测电路包含多个第二电晶体，每个第二电晶体包含耦接于第二检测点的第一端，耦接于对应的该第二闸极驱动单元的控制端，以及耦接于各该第二电晶体的该控制端的第二端。当该第一闸极驱动单元输出该第一扫描信号时，该第一扫描信号开启该第一电晶体，且该第一电晶体于开启时将该第一扫描信号输出至该第一检测点。当该第二闸极驱动单元输出该第二扫描信号时，该第二扫描信号开启该第二电晶体，且该第二电晶体于开启时将该第二扫描信号输出至该第二检测点，以判断该第一闸极驱动单元及该第二闸极驱动单元是否能正常输出该第一扫描信号及该第二扫描信号。

附图说明

图1为本实用新型第一实施例的显示面板的电路示意图。

图2为本实用新型第二实施例的显示面板的电路示意图。

其中：

100、200、240 闸极驱动电路

105、120、130 检测点

110、210、211 检测电路

120、220 画素阵列

20、30 显示面板

G₁至G_N 闸极线

GD₁至GD_N 闸极驱动单元

N₁至N_N 电晶体

NL₁、NL₂、NL₃、…、NL_N/2 第一电晶体

NR₁、NR₂、NR₃、…、NR_N/2 第二电晶体

S₁至S_M 资料线

T₁、T₂ 检测线

具体实施方式

为让本实用新型更显而易懂，下文依本实用新型所述的显示面板，特举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本实用新型所涵盖的范围。

请参考图1，图1为本实用新型第一实施例的显示面板20的电路示意图。如图1所示，显示面板20包含闸极驱动电路100、检测电路110以及画素阵列120。闸极驱动电路100包含有多个闸极驱动单元GD1至GDN，并分别耦接于多条闸极线G1至GN，其中N为正整数。多条闸极线G1至GN分别耦接于画素阵列120中的第1列至第N列的多画素以控制其致能状态。多个闸极驱动单元GD1至GDN利用时脉信号，循序对多条闸极线G1至GN输出高低电压的扫描信号。检测电路110包含一条检测线T1，多电晶体N1至NN，以及检测点105。因为扫描信号在驱动多个画素时，扫描信号本身信号强度(电压)会随着闸极线G1至GN的传输距离而逐渐衰减，为了让检测电路有最佳的检测品质，在本实施例中的检测电路设置于闸极驱动电路与多列画素之间以用来检测未衰减的扫描信号。

在检测电路之中，多电晶体N1至NN可为多N型金氧半电晶体，每个电晶体N1至NN包含第一端，耦接于检测线T1；控制端，耦接于对应闸极驱动单元GD1至GDN的闸极线G1至GN；及第二端，耦接于同一电晶体N1至NN的控制端。检测点105耦接于检测线T1的一端。

换言之，在此实施例中，电晶体N1的第一端耦接于检测线T1，第二端以及控制端均耦接于第一闸极线G1；电晶体N2的第一端耦接于检测线T1，第二端以及控制端均耦接于第二闸极线G2；电晶体N3的第一端耦接于检测线T1，第二端以及控制端均耦接于第三闸极线G3；…；至电晶体NN的第一端耦接于检测线T1，第二端以及控制端均耦接于第N闸极线GN。

在本实施例中，画素阵列120为N×M维度的画素阵列，其中M为正整数。在画素阵列中的多画素将利用N条闸极线G1至GN以及M条资料线S1至SM来驱动。当显示面板20欲显示数位影像时，会利用闸极驱动电路100内多个闸极驱动单元GD1至GDN，依序产生扫描信号输出至对应的多闸极线G1至GN中依序开启在画素阵列120中第一列至第N列的画素，再由对应的资料线S1至SM写入影像资料。

举例来说，第一闸极驱动单元GD1于第一时脉区间内产生一个时脉宽度的高电位扫描信号，并将这个高电位扫描信号输出至第一闸极线G1以开启在画素阵列120中对应于第一闸极线G1上的第一列画素；第二闸极端GD2于第二时脉区间内产生一个时脉宽度的高电位扫描信号，并将这个高电位扫描信号输出至第二闸极线G2以开启在画素阵列120中对应于第二闸极线G2上的第二列画素；第三闸极端GD3于第三时脉区间内产生一个时脉宽度的高电位扫描信号，并将这个高电位扫描信号输出至第三闸极线G3以开启在画素阵列120中对应于第三闸极线G3上的第三列画素；…；至第N闸极端GDN于第N时脉区间内产生一个时脉宽度的高电位扫描信号，并将这个高电位扫描信号输出至第N闸极线GN以开启在画素阵列120中对应于第N闸极线GN上的第N列画素。

这边说明一下，由于多个闸极驱动单元GD1至GDN是依照时脉信号依序产生扫描信号，故前一闸极驱动单元输出的扫描信号的时脉降缘(Falling edge)会领先后一闸极驱动单元输出的扫描信号的时脉升缘(Rising edge)一段额外的延迟时间。此额外的延迟时间不小于闸极驱动单元的电阻电容延迟(RC delay)时间，并可以避免扫描信号在相邻的时脉区间产生脉波交迭(Pulses Overlap)的效应，而造成干扰(Interference)进而影响显示器显示影像的品质。当多个闸极驱动单元GD1至GDN分别产生高电位扫描信号时，因为在检测电路100内的多电晶体N1至NN的控制端以及第二端分别为耦接于多条闸极线G1至GN，故高电位扫描信号会将对应的电晶体开启，并将此高电位扫描信号由电晶体的第二端传送到和第一端耦接的检测线T1上。

也就是说，当第一闸极线G1上载有高电位扫描信号时，电晶体N1为开启且高电位扫描信号会通过第一电晶体N1传送至检测线T1上；当第二闸极线G2上载有高电位扫描信号时，电晶体N2为开启且高电位扫描信号会通过第二电晶体N2传送至检测线T1上；当第三闸极线G3上载有高电位扫描信号时，电晶体N3为开启且高电位扫描信号会通过第三电晶体N3传送至检测线T1上；…；至当第N闸极线GN上载有高电位扫描信号时，电晶体NN为开启且高电位扫描信号会通过第N电晶体NN传送至检测线T1上。

由于检测点105为耦接于检测线T1，通过观察检测点105在每个时脉区间上的扫描信号，即可分析出异常的扫描信号所对应的闸极驱动单元级数。举例来说，假设欲分析第K级的闸极驱动单元是否出现异常(异常状况包含扫描信号的电压异常或是扫描信号的脉波宽度异常)，可以由观察检测点105上在第K时脉区间内输出波形是否符合预定的扫描信号波形，如果不符合即可判断第K级的闸极驱动单元出现异常。

请参考图2，图2为本实用新型第二实施例的显示面板30的电路示意图。如图2所示，显示面板30内包含第一闸极驱动单元200、第二闸极驱动单元240、第一检测电路210、第二检测电路211以及画素阵列220。第一闸极驱动电路200以及第二闸极驱动电路240分别在画素阵列220的两侧，其中第一闸极驱动电路200含有多个单数顺位的闸极驱动单元GD1、GD3、GD5、…、GDN-1，第二闸极驱动电路240含有多个双数顺位的闸极驱动单元GD2、GD4、GD6、…、GDN。这边假设N为偶数。多个单数顺位的闸极驱动单元GD1、GD3、GD5、…、GDN-1分别耦接于多条单数顺位的闸极线G1、G3、G5、…、GN-1并分别耦接于画素阵列220中的第1、3、5、…、N-1的单数顺位列的多画素以控制其致能状态；多个双数顺位的闸极驱动单元GD2、GD4、GD6、…、GDN分别耦接于多条双数顺位的闸极线G2、G4、G6、…、GN并分别耦接于画素阵列220中的第2、4、6、…、N的双数顺位列的多画素以控制其致能状态。第一闸极驱动电路200内的单数顺位的闸极驱动单元GD1、GD3、GD5、…、GDN-1会依照单数时序循序对闸极线G1、G3、G5、…、GN-1输出高低电压的第一扫描信号；而第二闸极驱动电路240内双数顺位的闸极驱动单元GD2、GD4、GD6、…、GDN会依照双数时序循序对闸极线G2、G4、G6、…、GN输出高低电压的第二扫描信号，详细情况将于后文详述。

在本实施例中，第一检测电路210设置于第一闸极驱动电路200与画素阵列220之间，第一检测电路210包含第一检测线T1、多个第一电晶体NL1、NL2、NL3、…、NLN/2以及检测点140。其中多个第一电晶体NL1、NL2、NL3、…、NLN/2可为多N型金氧半电晶体，每个第一电晶体包含第一端，耦接于第一检测线T1；控制端，耦接于对应单数顺位的闸极驱动单元的闸极线G1、G3、G5、…、GN-1；及第二端，耦接于同一第一电晶体的控制端。检测点140耦接于第一检测线T1的一端。第二检测电路211设置于第二闸极驱动电路240与画素阵列220之间，第二检测电路211包含第二检测线T2、多个第二电晶体NR1、NR2、NR3、…、NRN/2以及检测点150。其中多个第二电晶体NR1、NR2、NR3、…、NRN/2可为多N型金氧半电晶体，每个第二电晶体包含第一端，耦接于第二检测线T2；控制端，耦接于对应双数顺位的闸极驱动单元的闸极线G2、G4、G6、…、GN；及第二端，耦接于同一第二电晶体的控制端。检测点150耦接于第二检测线T2的一端。

换言之，第一电晶体NL1的第一端为耦接于第一检测线T1，第二端以及控制端均为耦接于第一闸极线G1；第一电晶体NL2的第一端为耦接于第一检测线T1，第二端以及控制端均为耦接于第三闸极线G3；第一电晶体NL3的第一端为耦接于第一检测线T1，第二端以及控制端均为耦接于第五闸极线G5；…；第一电晶体NLN/2的第一端为耦接于第一检测线T1，第二端以及控制端均为耦接于第N-1闸极线GN-1。第二电晶体NR1的第一端为耦接于第二检测线T2，第二端以及控制端均为耦接于第二闸极线G2；第二电晶体NR2的第一端为耦接于第二检测线T2，第二端以及控制端均为耦接于第四闸极线G4；第二电晶体NR3的第一端为耦接于第二检测线T2，第二端以及控制端均为耦接于第六闸极线G6；…；第二电晶体NRN/2的第一端为耦接于第二检测线T2，第二端以及控制端均为耦接于第N闸极线GN。

在本实施例中，画素阵列120为N×M维度的画素阵列。在画素阵列中的多画素将利用N条闸极线G1至GN以及M条资料线S1至SM来驱动。当显示面板30欲显示数位影像时，会利用第一闸极驱动电路200内多个单数顺位的闸极驱动单元GD1、GD3、GD5、…、GDN-1，依序产生第一扫描信号输出至对应的多条单数顺位的闸极线G1、G3、G5、…、GN-1中而依序开启在画素阵列220中第1、3、5…、N-1的单数顺位列的多画素；以及利用第二闸极驱动电路240内多个双数顺位的闸极驱动单元GD2、GD4、GD6、…、GDN，依序产生第二扫描信号输出至对应的多条双数顺位的闸极线G2、G4、G6、…、GN中而依序开启在画素阵列220中第2、4、6、…、N的双数顺位列的多画素，再由对应的资料线S1至SM写入影像资料。

举例来说，第一闸极驱动单元GD1由第一闸极驱动电路200中于第一时脉区间内产生一个时脉宽度的高电位第一扫描信号，并将这个高电位第一扫描信号输出至第一闸极线G1以开启在画素阵列220中对应于第一闸极线G1上的第一列画素；第二闸极驱动单元GD2由第二闸极驱动电路240中于第二时脉区间内产生一个时脉宽度的高电位第二扫描信号，并将这个高电位第二扫描信号输出至第二闸极线G2以开启在画素阵列220中对应于第二闸极线G2上的第二列画素；第三闸极驱动单元GD3由第一闸极驱动电路200中于第三时脉区间内产生一个时脉宽度的高电位第一扫描信号，并将这个高电位第一扫描信号输出至第三闸极线G3以开启在画素阵列220中对应于第三闸极线G3上的第三列画素；第四闸极驱动单元GD4由第二闸极驱动电路240中于第四时脉区间内产生一个时脉宽度的高电位第二扫描信号，并将这个高电位第二扫描信号输出至第四闸极线G4以开启在画素阵列220中对应于第四闸极线G4上的第四列画素；…；第N-1闸极驱动单元GDN-1由第一闸极驱动电路200中于第N-1时脉区间内产生一个时脉宽度的高电位第一扫描信号，并将这个高电位第一扫描信号输出至第N-1闸极线GN-1以开启在画素阵列220中对应于第N-1闸极线GN-1上的第N-1列画素；第N闸极驱动单元GDN由第二闸极驱动电路240中于第N时脉区间内产生一个时脉宽度的高电位第二扫描信号，并将这个高电位第二扫描信号输出至第N闸极线GN以开启在画素阵列220中对应于第N闸极线GN上的第N列画素。

简单来说，第一闸极驱动电路200分别依照单数时序产生高电位第一扫描信号并输出至对应单数顺位闸极线；而第二闸极驱动电路240分别依照双数时序产生高电位第二扫描信号并输出至对应双数顺位闸极线。这边说明一下，在本实施例中，由于多个闸极驱动单元GD1至GDN是分别依照单数时序及双数时序的时脉信号产生第一及第二扫描信号，因此不论有无电阻电容延迟(RC delay)时间，第一及第二扫描信号在相邻的时脉区间皆不会产生脉波交迭(Pulses Overlap)的效应。

当多闸极驱动单元GD1至GDN分别产生高电位第一及第二扫描信号时，因为在第一检测电路210内的多第一电晶体NL1、NL2、NL3、…、NLN/2的控制端以及第二端分别耦接于对应单数顺位的闸极线G1、G3、G5、…、GN-1；在第二检测电路211内的多第二电晶体NR1、NR2、NR3、…、NRN/2的控制端以及第二端分别耦接于双数顺位的闸极线G2、G4、G6、…、GN，故高电位第一或第二扫描信号会依据单数顺位或双数顺位的时序，将对应的电晶体开启而进一步将高电位扫描信号通过电晶体的第二端传送到和第一电晶体NL1、NL2、NL3、…、NLN/2耦接的第一检测线T1或和第二电晶体NR1、NR2、NR3、…、NRN/2耦接的第二检测线T2上。

也就是说，当第一闸极线G1上载有高电位第一扫描信号时，第一电晶体NL1为开启且高电位第一扫描信号会通过第一电晶体NL1传送至第一检测线T1上；当第二闸极线G2上载有高电位第二扫描信号时，第二电晶体NL2为开启且高电位第二扫描信号会通过第二电晶体NL2传送至第二检测线T2上；当第三闸极线G3上载有高电位第一扫描信号时，第一电晶体NL3为开启且高电位第一扫描信号会通过第一电晶体NL3传送至第一检测线T1上；当第四闸极线G4上载有高电位第二扫描信号时，第二电晶体NL4为开启且高电位第二扫描信号会通过第二电晶体NL4传送至第二检测线T2上；…；当第N-1闸极线GN-1上载有高电位第一扫描信号时，第一电晶体NLN/2为开启且高电位第一扫描信号会通过第一电晶体NLN/2传送至第一检测线T1上；当第N闸极线GN上载有高电位第二扫描信号时，第二电晶体NRN/2为开启且高电位第二扫描信号会通过第二电晶体NRN/2传送至第二检测线T2上。

由于第一检测点140以及第二检测点150分别耦接于第一检测线T1及第二检测线T2的一端，由观察第一检测点140在每个单数顺位上的时脉区间的第一扫描信号，即可分析出异常的第一扫描信号所对应单数顺位的闸极驱动单元级数；由观察第二检测点150在每个双数顺位上的时脉区间的第二扫描信号，即可分析出异常的第二扫描信号所对应双数顺位的闸极驱动单元级数。

举例来说，假设欲分析第P级的闸极驱动单元是否出现异常(P为奇数)，可以由观察第一检测点140上在第P时脉区间内输出波形是否符合预定的第一扫描信号波形，如果不符合即可判断第P级的闸极驱动单元出现异常；假设欲分析第Q级的闸极驱动单元是否出现异常(Q为偶数)，可以由观察第二检测点150上在第Q时脉区间内输出波形是否符合预定之第二扫描信号波形，如果不符合即可判断第Q级的闸极驱动单元出现异常。

综上所述，在本实用新型的显示面板中，因为检测电路内的电晶体的控制端耦接于闸极线，因此当闸极线载有高电位的扫描信号时会将电晶体开启，此外因为电晶体的第二端耦接于闸极线，所以当电晶体开启时，闸极线上高电位的扫描信号就会由电晶体的第二端流向与电晶体的第一端耦接的检测点。固本实用新型显示面板的检测点可以观察出每一时序内对应的高电位的扫描信号。故本实用新型的显示面板，不仅可通过检测点来确认闸极驱动电路是否失效，亦可明确的指出失效电路的级数，而能以最有效率的方式来处理异常信号以提升显示器影像品质。

Claims

1.一种显示面板，其特征在于，包含：

多列画素，每一所述列画素包含多个画素；

一第一闸极驱动电路，包含多个第一闸极驱动单元，每一所述第一闸极驱动单元输出一第一扫描信号驱动耦接于该第一闸极驱动单元的列画素；

一第二闸极驱动电路，包含多个第二闸极驱动单元，每一所述第二闸极驱动单元输出一第二扫描信号驱动耦接于该第二闸极驱动单元的列画素；

一源极驱动电路，耦接于该些画素，用以对该些画素提供资料信号；

一第一检测电路，包含多个第一电晶体，每一所述第一电晶体包含：

一第一端，耦接于一第一检测点；

一控制端，耦接于对应的该第一闸极驱动单元；及

一第二端，耦接于各该第一电晶体的该控制端；及

一第二检测电路，包含多个第二电晶体，每一所述第二电晶体包含：

一第一端，耦接于一第二检测点；

一控制端，耦接于对应的该第二闸极驱动单元；及

一第二端，耦接于各该第二电晶体的该控制端；

其中当该第一闸极驱动单元输出该第一扫描信号时，该第一扫描信号开启该第一电晶体，且该第一电晶体于开启时将该第一扫描信号输出至该第一检测点，及当该第二闸极驱动单元输出该第二扫描信号时，该第二扫描信号开启该第二电晶体，且该第二电晶体于开启时将该第二扫描信号输出至该第二检测点，以判断该第一闸极驱动单元及第二闸极驱动单元是否能正常输出该第一扫描信号及该第二扫描信号。

2.根据权利要求1所述的显示面板，其特征在于：其中该些第一电晶体及该些第二电晶体为N型金氧半电晶体。

3.根据权利要求1所述的显示面板，其特征在于：其中该些第一闸极驱动单元耦接于该些列画素的奇数列画素。

4.根据权利要求3所述的显示面板，其特征在于：其中该些第二闸极驱动单元耦接于该些列画素的偶数列画素。

5.根据权利要求1所述的显示面板，其特征在于：其中该些第二闸极驱动单元耦接于该些列画素的偶数列画素。

6.根据权利要求1所述的显示面板，其特征在于：其中该第一闸极驱动电路设置于该些列画素的左侧，该第二闸极驱动电路设置于该些列画素的右侧。

7.根据权利要求1所述的显示面板，其特征在于：其中该第一闸极驱动电路设置于该些列画素的右侧，该第二闸极驱动电路设置于该些列画素的左侧。

8.根据权利要求1所述的显示面板，其特征在于：其中该第一检测电路设置于该第一闸极驱动电路与该些列画素之间。

9.根据权利要求8所述的显示面板，其特征在于：其中该第二检测电路设置于该第二闸极驱动电路与该些列画素之间。

10.根据权利要求1所述的显示面板，其特征在于：其中该第二检测电路设置于该第二闸极驱动电路与该些列画素之间。

11.一种显示面板，其特征在于，包含：

多列画素，每一所述列画素包含多个画素；

一闸极驱动电路，包含多个闸极驱动单元，每一所述闸极驱动单元输出一扫描信号以驱动对应的该列画素；

一源极驱动电路，耦接于该些画素，用以对该些画素提供资料信号；及

一检测电路，包含多个电晶体，每一所述电晶体包含：

一第一端，耦接于一检测点；

一控制端，耦接于对应的该闸极驱动单元及对应的该列画素；及

一第二端，耦接于该电晶体的该控制端；

其中当该闸极驱动单元输出该扫描信号时，该扫描信号开启该电晶体，且该电晶体于

开启时将该扫描信号输出至该检测点，以判断该闸极驱动单元是否能正常输出该

扫描信号。

12.根据权利要求11所述的显示面板，其特征在于：其中该些电晶体为N型金氧半电晶体。

13.根据权利要求11所述的显示面板，其特征在于：其中该些闸极驱动单元的两相邻闸极驱动单元输出之前一扫描信号的降缘领先后一扫描信号的升缘一正时段。

14.根据权利要求13所述的显示面板，其特征在于：其中该正时段大于该闸极驱动单元的电阻电容延迟时间。

15.根据权利要求11所述的显示面板，其特征在于：其中该检测电路设置于该闸极驱动电路与该些列画素之间。