CN104637901A - 具有贯通电极的半导体器件及其制造方法 - Google Patents

具有贯通电极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN104637901A
CN104637901A CN201410638228.3A CN201410638228A CN104637901A CN 104637901 A CN104637901 A CN 104637901A CN 201410638228 A CN201410638228 A CN 201410638228A CN 104637901 A CN104637901 A CN 104637901A
Authority
CN
China
Prior art keywords
semiconductor chip
electrode
top pads
bottom land
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410638228.3A
Other languages
English (en)
Other versions
CN104637901B (zh
Inventor
赵汊济
赵泰济
郑显秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104637901A publication Critical patent/CN104637901A/zh
Application granted granted Critical
Publication of CN104637901B publication Critical patent/CN104637901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种具有贯通电极的半导体器件及其制造方法。所述半导体器件可包括：第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面；第二半导体芯片，其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面，第二半导体芯片堆叠在第一半导体芯片上以使得第二有源表面面对第一有源表面；以及导电互连部分，其被配置为将第一半导体芯片电连接至第二半导体芯片，其中，导电互连部分包括：第一贯通电极，其穿通第二半导体芯片，并将第二底部焊盘电连接至第二顶部焊盘；以及第二贯通电极，其穿通第二半导体芯片，穿过第二顶部焊盘的水平面而不接触第二顶部焊盘，并将第二底部焊盘电连接至第一顶部焊盘。

Description

具有贯通电极的半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2013年11月7日提交的韩国专利申请No.10-2013-0134933的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
与本公开一致的设备、装置、方法和制造制品涉及半导体，并且更具体地说，涉及具有贯通电极的半导体器件及其制造方法。
背景技术
贯通电极用于将半导体器件电连接至另一半导体器件或印刷电路板。与现有技术的焊料球或焊料突起相比，贯通电极可用于创造三维结构并可实现高速数据传输。当堆叠具有贯通电极的半导体器件时，惯常做法是将半导体晶圆减薄。减薄工艺通常使用载体以容易处理晶圆。然而，利用载体的缺点在于由于需要附着/拆卸载体而导致高成本。另外，还有另一个缺点在于形成贯通电极会产生关于良好对齐贯通电极的困难。
发明内容
一个或多个示例性实施例提供了具有贯通电极的半导体器件及其制造方法，其中在不损坏晶圆的情况下堆叠半导体芯片。
一个或多个示例性实施例还提供了具有贯通电极的半导体器件及其制造方法，其能够优秀地将贯通电极对齐。
一个或多个示例性实施例还提供了具有贯通电极的半导体器件及其制造方法，其中可在不使用载体的情况下容易地处理减薄的晶圆。
根据示例性实施例的一个方面，提供了一种半导体器件，该半导体器件包括：第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面；第二半导体芯片，其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面，第二半导体芯片堆叠在第一半导体芯片上使得第二有源表面面对第一有源表面；以及导电互连部分，其被配置为将第一半导体芯片电连接至第二半导体芯片，其中，导电互连部分包括：第一贯通电极，其穿通第二半导体芯片，并将第二底部焊盘电连接至第二顶部焊盘；以及第二贯通电极，其穿通第二半导体芯片，穿过第二顶部焊盘的水平面而不接触第二顶部焊盘，并将第二底部焊盘电连接至第一顶部焊盘。
第二顶部焊盘可具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且第二贯通电极在第一部分与第二部分之间竖直地延伸。
第二底部焊盘可具有相对于第二顶部焊盘的L形水平地旋转90度的L形，并且第二底部焊盘与第二顶部焊盘在竖直方向上对齐。
第二贯通电极可设置在第一顶部焊盘与第二底部焊盘之间，并且第一贯通电极可布置为沿着第一水平轴和第二水平轴中的至少一个与第二贯通电极间隔开。
第二贯通电极可设置在第一顶部焊盘与第二底部焊盘之间，并且第一贯通电极可布置为沿着第一水平轴与第二水平轴之间的对角线水平轴与第二贯通电极间隔开。
所述器件还可包括介于第一半导体芯片的第一有源表面与第二半导体芯片的第二有源表面之间的绝缘粘合剂层，其中，第二贯通电极还穿通绝缘粘合剂层以连接至第一顶部焊盘。
第一半导体芯片的厚度可等于或大于第二半导体芯片的厚度。
第一半导体芯片还可包括：第一底部焊盘，位于与第一有源表面相对的第一无源表面上；以及贯通电极，其穿通第一半导体芯片，以将第一顶部焊盘电连接至第一底部焊盘。
所述器件还可包括第三半导体芯片，该第三半导体芯片包括上面设有第三顶部焊盘的第三有源表面和上面设有第三底部焊盘的第三无源表面，第三半导体芯片堆叠在第二半导体芯片上使得第三有源表面面对第二无源表面，其中，导电互连部分还包括：第三贯通电极，其穿通第三半导体芯片，并将第三底部焊盘电连接至第三顶部焊盘；以及第四贯通电极，其穿通第三半导体芯片，穿过第三顶部焊盘的水平面而不接触第三顶部焊盘，并将第三底部焊盘电连接至第二底部焊盘。
第三顶部焊盘可具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且第四贯通电极在第一部分和第二部分之间竖直地延伸。
第二底部焊盘可具有相对于第三顶部焊盘的L形沿着第一水平轴和第二水平轴中的一个水平地旋转90度的L形，并且第二底部焊盘与第三顶部焊盘在竖直方向上对齐。
所述器件还可包括介于第二半导体芯片的第二无源表面与第三半导体芯片的第三有源表面之间的绝缘粘合剂层，其中，第四贯通电极还穿通绝缘粘合剂层，以连接至第二底部焊盘。
第一半导体芯片的厚度可大于第二半导体芯片和第三半导体芯片中的至少一个的厚度。
根据另一示例性实施例的一个方面，提供了一种制造半导体器件的方法，该方法包括以下步骤：提供第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面和与第一有源表面相对的第一无源表面；在第一半导体芯片的第一有源表面上形成第一粘合剂层；在第一粘合剂层上设置第二半导体芯片，其中第二半导体芯片包括上面设有第二顶部焊盘的第二有源表面和与第二有源表面相对的第二无源表面，使得第二有源表面面对第一有源表面；磨削第二无源表面以将第二半导体芯片减薄；形成第一导电互连部分，其包括穿通减薄的第二半导体芯片并连接至第二顶部焊盘的第一贯通电极以及穿通减薄的第二半导体芯片和第一粘合剂层并连接至第一顶部焊盘的第二贯通电极；以及在磨削的第二无源表面上形成第二底部焊盘，第二底部焊盘连接至第一导电互连部分，其中，第二贯通电极穿过第二顶部焊盘的平面而不接触第二顶部焊盘。
形成第一导电互连部分的步骤可包括：选择性地蚀刻减薄的第二半导体芯片和第一粘合剂层，以形成过孔，所述过孔包括穿通第二半导体芯片以暴露出第二顶部焊盘的第一孔和穿通第二半导体芯片和第一粘合剂层以暴露出第一顶部焊盘的第二孔；形成沿着过孔的内侧延伸并覆盖磨削的第二无源表面的过孔绝缘层；去除过孔绝缘层的一部分以暴露出第二顶部焊盘的一部分和第一顶部焊盘的一部分；在磨削的第二无源表面上形成用于填充过孔的导电层；以及将导电层平面化直至暴露出过孔绝缘层，以形成填充第一孔的第一贯通电极和填充第二孔的第二贯通电极。
第二顶部焊盘可具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且第二底部焊盘具有相对于第二顶部焊盘的L形水平地旋转90度的L形，并且第二底部焊盘与第二顶部焊盘在竖直方向上对齐。
第一贯通电极可设置在第二顶部焊盘与第二底部焊盘之间，在第二底部焊盘与第一顶部焊盘之间可设置与第一贯通电极间隔开的第二贯通电极，并且第二贯通电极可布置为沿着第一水平轴和第二水平轴中的一个与第一贯通电极间隔开，或者沿着第一水平轴与第二水平轴之间的对角线水平轴与第一贯通电极间隔开。
所述方法还可包括以下步骤：在磨削的第二无源表面上形成第二粘合剂层；在第二粘合剂层上设置第三半导体芯片，其中第三半导体芯片包括上面设置有第三顶部焊盘的第三有源表面和与第三有源表面相对的第三无源表面，使得第三有源表面面对磨削的第二无源表面；磨削第三无源表面以将第三半导体芯片减薄；形成第二导电互连部分，其包括穿通减薄的第三半导体芯片以连接至第三顶部焊盘的第三贯通电极和穿通减薄的第三半导体芯片并进一步穿通第二粘合剂层以连接至第二底部焊盘的第四贯通电极；以及在磨削的第三无源表面上形成第三底部焊盘，第三底部焊盘连接至第二导电互连部分，其中，第三顶部焊盘具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且第三顶部焊盘与第二底部焊盘在竖直方向上对齐，并且其中，第四贯通电极在第三顶部焊盘的第一部分与第二部分之间竖直地穿过而不接触第三顶部焊盘。
所述方法还可包括磨削第一无源表面以将第一半导体芯片减薄。
所述方法还可包括：形成额外贯通电极，其穿通减薄的第一半导体芯片以连接至第一顶部焊盘；以及在磨削的第一无源表面上形成第一底部焊盘以连接至所述额外贯通电极。
附图说明
从对附图中所示的非限制性示例性实施例的更具体的描述中，以上和其它方面将变得清楚，图中：
图1A是示出根据一些示例性实施例的半导体器件的剖视图；
图1B是图1A的一部分的透视图；
图1C是图1B的一部分的放大透视图；
图2A是示出图1B的另一示例性实施例的透视图；
图2B是图2A的局部放大透视图；
图3A是示出图1B的另一示例性实施例的透视图；
图3B是图3A的一部分的局部放大透视图；
图4A是示出图1B的另一示例性实施例的透视图；
图4B是图4A的一部分的局部放大透视图；
图5A至图5N是示出根据一些示例性实施例的用于制造半导体器件的方法的剖视图；
图6A示出了图5N所示的半导体器件的另一示例性实施例的剖视图，其中将图5I的处理应用于图5L和图5N中的处理中；
图6B是图5N所示的半导体器件的另一示例性实施例的剖视图；
图6C是示出其中封装了图5N的半导体器件的半导体封装件的剖视图；
图7A至图7C是示出根据其它示例性实施例的用于制造半导体器件的方法的剖视图；
图7D是示出图7C的一部分的放大透视图；
图7E是示出其中封装了图7C的半导体器件的半导体封装件的剖视图；
图8A至图8C是示出根据其它示例性实施例的用于制造半导体器件的方法的剖视图；
图8D是示出其中封装了图8C的半导体器件的半导体封装件的剖视图；
图9A和图9B是示出根据其它示例性实施例的用于制造半导体器件的方法的剖视图；
图9C是示出图9B的一部分的放大透视图；
图9D是示出图9B的另一示例性实施例的剖视图；
图9E是示出其中封装了图9B的半导体器件的半导体封装件的剖视图；
图10A是示出包括根据一些示例性实施例的半导体器件的存储卡的示例的示意性框图；以及
图10B是示出包括根据一些示例性实施例的半导体器件的信息处理系统的示例的示意性框图。
具体实施方式
下文中，将参照其中示出了示例性实施例的一些示例的附图更加全面地描述示例性实施例。在附图中，相同的标号在不同的附图中始终指代相同的部分。附图不一定按照比例绘制，而是重点在于示出关于示例性实施例的原理。然而，本发明的概念可以以许多不同形式实现，并且不应理解为限于本文阐述的示例性实施例；相反，提供这些示例性实施例以使得本公开将是彻底和完整的，并且将把示例性实施例的范围完全传递给本领域普通技术人员。在附图中，为了清楚起见，可夸大层和区的厚度。附图中的相似标号指代相似元件。
如本公开中所用，术语“第一”、“第二”、“第三”和“第四”等仅用于将元件彼此区分，因此除非特定描述顺序，否则它们不指示任何特定顺序。例如，可在不使用术语“第一”的情况下使用术语“第二”。
虽然未示出一些剖视图对应的平面图和/或透视图，但是本文示出的器件结构的剖视图针对沿着平面图中将示出的两个不同方向和/或沿着透视图中将示出的三个不同方向延伸的多个器件结构提供了支持。所述两个不同方向可以或可以不彼此正交。所述三个不同方向可包括与所述两个不同方向正交的第三方向。所述多个器件结构可在相同电子装置中集成。例如，当在剖视图中示出一器件结构时，电子装置可包括多个所述器件结构，如将通过电子装置的平面图示出的那样。所述多个器件结构可按照阵列和/或按照二维图案排列。
图1A是示出根据一些示例性实施例的半导体器件的剖视图。图1B是图1A的一部分的透视图。图1C是图1B的一部分的放大透视图。
参照图1A，半导体器件1可包括：第一半导体芯片100，堆叠在第一半导体芯片100上的第二半导体芯片200、第三半导体芯片300和第四半导体芯片400，以及将第一半导体芯片至第四半导体芯片(100、200、300和400)彼此电连接的导电互连部分10。第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400可分别包括第一集成电路103、第二集成电路203、第三集成电路303和第四集成电路403。第一集成电路至第四集成电路(103、203、303和403)中的至少一个可为存储电路、逻辑电路或它们的组合。然而，不特别限制集成电路的类型。
第一半导体芯片至第四半导体芯片(100、200、300和400)可具有相同的厚度或不同的厚度。例如，第二半导体芯片200的第二厚度T2可小于第一半导体芯片100的第一厚度T1。第三半导体芯片300的第三厚度T3和第四半导体芯片400的第四厚度T4可小于第一厚度T1，并且与第二厚度T2相同或相似。作为一个示例，可在第二半导体芯片至第四半导体芯片(200、300和400)的每一个的背侧进行磨薄以使它们具有比第一半导体芯片100的第一厚度T1小的厚度(例如，约50μm至约70μm)。作为另外一种选择，第一半导体芯片至第四半导体芯片(100、200、300和400)可具有相同或相似的厚度。
第二半导体芯片至第四半导体芯片(200、300和400)可按照倒装芯片接合法堆叠在第一半导体芯片100上。例如，可将面朝下状态的第二半导体芯片至第四半导体芯片(200、300和400)堆叠在面朝上状态的第一半导体芯片100上。结果，第一半导体芯片100和第二半导体芯片200可被接合以具有面对面的接合结构；第二半导体芯片200和第三半导体芯片300可组合以具有背对面的接合结构；并且第三半导体芯片300和第四半导体芯片400可结合以具有背对面的接合结构。
半导体器件1还可包括位于第一半导体芯片100与第二半导体芯片200之间的第一粘合剂层190、位于第二半导体芯片200与第三半导体芯片300之间的第二粘合剂层290以及位于第三半导体芯片300与第四半导体芯片400之间的第三粘合剂层390。
第一半导体芯片100可包括：第一衬底101，其包括第一集成电路103；和第一顶部焊盘110，其电连接至第一集成电路103。第一衬底101可包括诸如芯片级硅晶圆或晶圆级硅晶圆之类的半导体衬底。
第二半导体芯片200可包括：第二衬底201，其包括第二集成电路203；第二顶部焊盘210，其电连接至第二集成电路203；第二长贯通电极230，其穿通第二衬底201；第二短贯通电极240，其穿通第二衬底201；和第二底部焊盘250(即，相对于第二半导体芯片200的底部)，其电连接至第二长贯通电极230和第二短贯通电极240。如上所述，术语“第二”在这里仅用于指示例如集成电路203、长贯通电极230、短贯通电极240以及第二底部焊盘250这些元件与“第二”半导体芯片200相关。换句话说，术语“第二”在这里用于将这些层在逻辑上关联在一起。可以不存在针对给定的特定元件描述的“第一”，因此不会产生任何混淆或歧义。第二衬底201可包括诸如芯片级硅晶圆或晶圆级硅晶圆之类的半导体衬底。第二半导体芯片200还可包括用于将第二长贯通电极230和第二短贯通电极240与第二衬底201电绝缘的第二过孔绝缘层205。
第二顶部焊盘210和第二底部焊盘250可与第一顶部焊盘110在竖直方向对齐。第二长贯通电极230还可穿通第一粘合剂层190，以连接至第一顶部焊盘110，从而第二半导体芯片200可电连接至第一半导体芯片100。
第三半导体芯片300可包括：第三衬底301，其包括第三集成电路303；第三顶部焊盘310，其电连接至第三集成电路303；第三长贯通电极330，其穿通第三衬底301；第三短贯通电极340，其穿通第三衬底301；和第三底部焊盘350，其电连接至第三长贯通电极330和第三短贯通电极340。第三衬底301可包括诸如芯片级硅晶圆或晶圆级硅晶圆之类的半导体衬底。第三半导体芯片300还可包括用于将第三长贯通电极330和第三短贯通电极340与第三衬底301电绝缘的第三过孔绝缘层305。
第三顶部焊盘310和第三底部焊盘350可与第二底部焊盘250在竖直方向对齐。第三长贯通电极330还可穿通第二粘合剂层290以连接至第二底部焊盘250，从而第三半导体芯片300可电连接至第二半导体芯片200。第三长贯通电极330可与第二长贯通电极230在竖直方向对齐，并且第三短贯通电极340可与第二短贯通电极240在竖直方向对齐。
第四半导体芯片400可包括：第四衬底401，其包括第四集成电路403；第四顶部焊盘410，其电连接至第四集成电路403；第四长贯通电极430，其穿通第四衬底401；第四短贯通电极440，其穿通第四衬底401；和第四底部焊盘450，其电连接至第四长贯通电极430和第四短贯通电极440。第四衬底401可包括诸如芯片级硅晶圆或晶圆级硅晶圆之类的半导体衬底。第四半导体芯片400还可包括用于将第四长贯通电极430和第四短贯通电极440与第四衬底401电绝缘的第四过孔绝缘层405。
第四顶部焊盘410和第四底部焊盘450可与第三底部焊盘350在竖直方向对齐。第四长贯通电极430还可穿通第三粘合剂层390以连接至第三底部焊盘350，从而第四半导体芯片400可电连接至第三半导体芯片300。第四长贯通电极430可与第三长贯通电极330在竖直方向对齐，并且第四短贯通电极440可与第三短贯通电极340在竖直方向对齐。
第一半导体芯片至第四半导体芯片(100、200、300和400)可为相同的芯片，例如存储器芯片或逻辑芯片。作为另外一种选择，第一半导体芯片100可为逻辑芯片，而第二半导体芯片至第四半导体芯片(200、300和400)可为存储器芯片。作为另外一种选择，第一半导体芯片至第四半导体芯片(100、200、300和400)可各自为彼此不同类型的芯片。
导电互连部分10可包括彼此在竖直方向对齐的第一顶部焊盘至第四顶部焊盘(110、210、310和410)、彼此在竖直方向对齐的第二底部焊盘至第四底部焊盘(250、350和450)、彼此在竖直方向对齐的第二长贯通电极至第四长贯通电极(230、330和430)以及彼此在竖直方向对齐的第二短贯通电极至第四短贯通电极(240、340和440)。导电互连部分10可部分或完全穿通半导体器件1。例如，导电互连部分10可竖直地穿通第二半导体芯片至第四半导体芯片(200、300和400)。注意，在图1A和随后的其它附图中，在图1A的左手侧和右手侧二者上均示出了过孔结构，但是导电互连部分10标示在左手侧上。在以下描述中，应该理解，可对右手侧的过孔结构应用相同的描述，但为了保持描述简明，省略对其进行重复描述。
参照图1B和图1C，第二顶部焊盘210可具有L形，其包括沿着X轴(也称作第一水平轴)延伸的一部分和沿着垂直于X轴的Y轴(也称作第二水平轴)延伸的另一部分。第二长贯通电极230可沿着Z轴(也称作竖直轴)延伸，以穿过第二顶部焊盘210而不与其接触。第二底部焊盘250可具有通过将L形的第二顶部焊盘210沿着X轴翻转、或者将第二顶部焊盘210沿着箭头R(见图1C)顺时针旋转90°角而获得的翻转的L形。换句话说，第二顶部焊盘210可具有通过将翻转的L形的第二底部焊盘250沿着X轴翻转、或者将第二底部焊盘250沿着箭头L(见图1C)逆时针水平地旋转90°角而获得的L形。第二长贯通电极230和第二短贯通电极240可沿着X轴布置以连接至第二底部焊盘250。第二底部焊盘250可用作接触焊盘，第二长贯通电极230和第二短贯通电极240连接至该接触焊盘，并且第二底部焊盘250还可用作测试焊盘，电测试工具(例如，探针)可连接至该测试焊盘。
第二顶部焊盘210和第二底部焊盘250的构造可以以相同方式或相似方式应用于第三顶部焊盘310和第三底部焊盘350的构造，以及应用于第四顶部焊盘410和第四底部焊盘450的构造。例如，第三顶部焊盘310和第三底部焊盘350中的一个可具有通过将第三顶部焊盘310和第三底部焊盘350中的另一个沿着X轴翻转、或者将所述另一个水平地旋转90°角而获得的L形。第四顶部焊盘410和第四底部焊盘450中的一个可具有通过将第四顶部焊盘410和第四底部焊盘450中的另一个沿着X轴翻转、或者将所述另一水平地旋转90°角而获得的L形。同样地，第二底部焊盘250可具有通过将第三顶部焊盘310沿着X轴翻转、或者将第三顶部焊盘310水平地旋转90°角而获得的L形。第三底部焊盘350可具有通过将第四顶部焊盘410沿着X轴翻转、或者将第四顶部焊盘410水平地旋转90°角而获得的L形。
第一顶部焊盘110可具有任意形状。例如，第一顶部焊盘110可具有L形、圆形、椭圆形或多边形。虽然上面已经描述了其余的焊盘各自具有L形，但这仅是示例，并且可考虑其它形状。
根据一些示例性实施例，第二长贯通电极至第四长贯通电极(230、330和430)可将第一半导体芯片至第四半导体芯片(100、200、300和400)彼此电连接。结果，可去掉第一半导体芯片至第四半导体芯片(100、200、300和400)之间的焊料球或焊料突起，或者可减少它们的数量。
图2A是示出图1B的构造的另一示例性实施例的透视图。图2B是图2A的局部放大透视图。
参照图2A和图2B，导电互连部分10a的结构可与图1B和图1C的相似，不同的是，第二长贯通电极230和第二短贯通电极240可沿着X轴与Y轴之间的对角轴线(即，D轴)布置，以连接至第二底部焊盘250的两个端部。由于在图1B和图1C的示例性实施例中第二长贯通电极230与第二短贯通电极240之间距离较近而很可能发生电短路，在这种情况下可采用该示例性实施例。第二长贯通电极230和第二短贯通电极240的构造可以以相同方式或相似方式应用于第三长贯通电极330和第三短贯通电极340的构造，以及应用于第四长贯通电极430和第四短贯通电极440的构造。
图3A是示出图1B的构造的另一示例性实施例的透视图。图3B是图3A的一部分的局部放大透视图。
参照图3A和图3B，导电互连部分10b可包括第二顶部焊盘210和第二底部焊盘250，它们沿着Y轴翻转、或者旋转90°角对称。例如，第二底部焊盘250可具有通过将第二顶部焊盘210的L形沿着Y轴翻转、或者将第二顶部焊盘210沿着箭头L(见图3B)逆时针水平地旋转90°角而获得的翻转的L形。换句话说，第二顶部焊盘210可具有通过将第二底部焊盘250的翻转的L形沿着Y轴翻转、或者将第二底部焊盘250沿着箭头R(见图3B)顺时针水平地旋转90°角而获得的L形。第二长贯通电极230和第二短贯通电极240可沿着Y轴布置，以连接至第二底部焊盘250。作为另外一种选择，第二长贯通电极230和第二短贯通电极240可沿着X轴与Y轴之间的D轴布置。第二顶部焊盘210和第二底部焊盘250的构造可以以相同方式或相似方式应用于第三顶部焊盘310和第三底部焊盘350的构造，以及应用于第四顶部焊盘410和第四底部焊盘450的构造。
图4A是示出图1B的构造的其它示例性实施例的透视图。图4B是图4A的一部分的局部放大透视图。
参照图4A，导电互连部分10c可包括第二顶部焊盘210和第二底部焊盘250，它们沿着X轴和Y轴两次翻转，或者旋转180°角对称。换句话说，第二底部焊盘210可具有通过将第二底部焊盘250的L形沿着箭头R(见图4B)顺时针水平地旋转180°角而获得的旋转对称的L形。第二长贯通电极230和第二短贯通电极240可沿着Y轴布置，以连接至第二底部焊盘250。第二顶部焊盘210和第二底部焊盘250的构造可以以相同方式或相似方式应用于第三顶部焊盘310和第三底部焊盘350的构造，以及应用于第四顶部焊盘410和第四底部焊盘450的构造。
图5A至图5N是示出根据一些示例性实施例的用于制造半导体器件的方法的剖视图。
参照图5A，可设置第一半导体芯片100。第一半导体芯片100可包括具有第一集成电路103的第一衬底101和电连接至第一集成电路103的第一顶部焊盘110。例如，第一衬底101可包括诸如芯片级或晶圆级硅晶圆之类的半导体衬底。第一集成电路103可为存储电路、逻辑电路或它们的组合。然而，不特别限制集成电路的类型。第一顶部焊盘110可具有图1B所示的L形、圆形或椭圆形或类似形状。选择性地，第一顶部焊盘110可电连接至探针90，以测试第一半导体芯片100的电气故障。
参照图5B，第一粘合剂层190可形成在第一半导体芯片100上。第一粘合剂层190可为诸如二氧化硅层、氮化硅层、氮氧化硅层或聚合物层之类的绝缘层。例如，可通过在第一半导体芯片100的有源表面100a上沉积二氧化硅层形成第一粘合剂层190。选择性地，可利用化学机械抛光工艺将沉积的二氧化硅层平面化，以形成第一粘合剂层190。另外，在平面化之前或之后还可执行等离子体处理。
参照图5C，还可利用倒装芯片接合法在第一半导体芯片100上设置第二半导体芯片200。例如，可将第二半导体芯片200翻转，以使得第二半导体芯片200的有源表面200a可面对第一半导体芯片100的有源表面100a。第一半导体芯片100和第二半导体芯片200可彼此接合以构成面对面的接合结构。
第二半导体芯片200可包括具有第二集成电路203的第二衬底201和电连接至第二集成电路203的第二顶部焊盘210。在一些示例性实施例中，第二衬底201可包括诸如芯片级或晶圆级硅晶圆之类的半导体衬底。第二集成电路203可为存储电路、逻辑电路或它们的组合。然而，不特别限制集成电路的类型。第二顶部焊盘210可具有如图1B所示的L形。然而，如上所述，L形仅为示例性的，并且可考虑其他形状。
参照图5D，第二半导体芯片200可被减薄。例如，第二半导体芯片200的第一背侧表面200b可受到化学机械工艺、蚀刻工艺、磨削工艺或它们的任何组合的处理，以露出第二背侧表面200c。因此，第二半导体芯片200的第二厚度T2可小于第一半导体芯片100的第一厚度T1。第二厚度T2可为约50μm至约70μm。在一些示例性实施例中，第一半导体芯片100的初始厚度可对应于典型载体的厚度(例如，大约750μm)，这样第一半导体芯片100可用作载体，从而当执行减薄工艺时可不需要使用单独的载体。第二背侧表面还可被称作无源表面。
参照图5E，可形成过孔202以穿通第二半导体芯片200。可通过对第二半导体芯片200的无源表面200c进行干蚀刻或激光钻孔形成过孔202。过孔202可包括穿通第二衬底201以暴露出第二顶部焊盘210的短过孔204和穿通第二衬底201以及穿通第一粘合剂层190以暴露出第一顶部焊盘110的长过孔206。第二顶部焊盘210可具有如图1B所示的L形，从而长过孔206可穿过第二顶部焊盘210而不接触和暴露出第二顶部焊盘210。由于在将第二衬底201减薄之后才形成过孔202，因此可减小过孔202的蚀刻或钻孔深度，并且可减少处理时间和/或减轻负担。
参照图5F，导电层220可形成在第二半导体芯片200上。例如，可将导体(例如Cu、Al、Si)电镀或沉积在第二半导体芯片200的无源表面200c上，以形成填充过孔202和覆盖无源表面200c的导电层220。在形成导电层220之前，可形成第二绝缘层205，以使导电层220与第二衬底201电绝缘。可通过利用化学气相沉积来沉积二氧化硅层以形成第二绝缘层205。第二绝缘层205可覆盖除第一顶部焊盘110和第二顶部焊盘210以外的过孔202的内表面以及无源表面200c。例如，可形成第二绝缘层205，并且随后可通过已知处理去除第一顶部焊盘110上的一部分和第二顶部焊盘210上的一部分。
参照图5G，导电层220可被改变为贯通电极225。例如，可通过利用化学机械抛光工艺或回蚀工艺磨削或蚀刻导电层220直至暴露出第二过孔绝缘层205从而形成贯通电极225。贯通电极225可包括：第二长贯通电极230，其填充长过孔206，以连接至第一顶部焊盘110；和第二短贯通电极240，其填充短过孔204，以连接至第二顶部焊盘210。第二长贯通电极230可穿过第二顶部焊盘210而不与其接触，如图1B所示。
参照图5H，第二底部焊盘250可形成在第二半导体芯片200的无源表面220c上。第二底部焊盘250可共同连接至第二长贯通电极230和第二短贯通电极240。第二过孔绝缘层205可使第二底部焊盘250与第二衬底201电绝缘。结果，可不需要在第二半导体芯片200的无源表面200c上形成单独的下绝缘层。
第二底部焊盘250可具有通过将第一顶部焊盘210沿着X轴翻转(如图1C或图2B所示)、将第一顶部焊盘210沿着Y轴翻转(如图3B所示)、或者将第一顶部焊盘210沿着X轴和Y轴翻转两次(如图4B所示)而获得的翻转的L形。第二长贯通电极230和第二短贯通电极240的构造可与如图1C、图2B、图3B和图4B所示的构造之一相同或相似。选择性地，探针90可与第二底部焊盘250电接触，以测试第一半导体芯片100与第二半导体芯片200之间的电气故障。由于第二长贯通电极230将第一半导体芯片100电连接至第二半导体芯片200，因此可不需要在第一半导体芯片100与第二半导体芯片200之间形成焊料球或焊料突起，或者可减少焊料球或焊料突起的数量。
作为另外一种选择，如图5I所示，还可将第二中间层207形成在第二过孔绝缘层205与第二长贯通电极230之间以及形成在第二过孔绝缘层205与第二短贯通电极240之间。例如，当第二长贯通电极230和第二短贯通电极240由铜形成时，可形成第二中间层207，以防止铜扩散。如图5F所示，在形成第二过孔绝缘层205之后，可通过电镀或沉积包括Ti或Ta的金属来形成第二中间层207。作为另外一种选择，第二中间层207可形成为使阻挡层和粘合剂层一个堆叠在另一个上的构造。例如，第二中间层207可包括能够防止铜扩散的阻挡层(例如，Ta)和能够将第二贯通电极230和第二短贯通电极240的每一个粘合至阻挡层的粘合剂层(例如，Mg)。
根据一些示例性实施例，还可利用与图5A至图5I所示的那些处理相同或相似的处理将不止一个半导体芯片堆叠在第二半导体芯片200上。以下参照图5J至图5N解释这一点。
参照图5J，可在第二半导体芯片200的无源表面200c上沉积二氧化硅层并将其抛光以形成第二粘合剂层290，随后利用倒装芯片接合法在第二半导体芯片200上设置第三半导体芯片300。例如，第三半导体芯片300可面朝下，以使得第三半导体芯片300的有源表面300a可面对第二半导体芯片200的无源表面200c。第二半导体芯片200和第三半导体芯片300可彼此接合，以构成背对面的接合结构。
第三半导体芯片300可具有与第二半导体芯片200的结构相同或相似的结构。例如，第三半导体芯片300可包括具有第三集成电路303的第三衬底301和电连接至第三集成电路303的第三顶部焊盘310。第三衬底301可包括诸如芯片级或晶圆级硅晶圆之类的半导体衬底，其包括有源表面300a和第一背侧表面300b。第三集成电路303可为存储电路、逻辑电路或它们的组合。然而，不特别限制集成电路的类型。第三顶部焊盘310可具有如图1B所示的L形。例如，第三顶部焊盘310可具有通过将第二底部焊盘250沿着X轴翻转、或者将第二底部焊盘250水平地旋转90°角而获得的L形。
参照图5K，可通过磨削或蚀刻第三半导体芯片300的第一背侧表面300b来减薄第三半导体芯片300直至露出无源表面300c。因此，第三半导体芯片300的第三厚度T3可小于第一半导体芯片100的第一厚度T1。第三厚度T3可与第二半导体芯片200的第二厚度T2相同或相似。可利用干蚀刻工艺或激光钻孔工艺形成过孔302以穿通第三半导体芯片300。过孔302可包括穿通第三衬底301以暴露出第三顶部焊盘310的短过孔304和穿通第三衬底301以及穿通第二粘合剂层290以暴露出第二底部焊盘250的长过孔306。由于第二底部焊盘250具有如图1B所示的L形，因此长过孔306可穿过第二底部焊盘250而不与其接触。
参照图5L，可将导体(例如，Cu、Al、Si)电镀或沉积在第三半导体芯片300的无源表面300c上，以形成填充过孔302并覆盖无源表面300c的导电层320。在形成导电层320之前，可沉积二氧化硅层以形成将导电层320与第三衬底301电绝缘的第三过孔绝缘层305。第三过孔绝缘层305可覆盖除第三顶部焊盘310和第二底部焊盘250以外的过孔302的内表面以及无源表面300c。例如，可形成第三绝缘层305，并且随后可通过已知处理去除第三顶部焊盘310上的一部分和第二底部焊盘250上的一部分。
参照图5M，可通过化学机械抛光工艺或回蚀工艺磨削或蚀刻导电层320直到露出第三过孔绝缘层305，导电层320可形成第三长贯通电极330和第三短贯通电极340。第三底部焊盘350可形成在第三半导体芯片300的无源表面300c上。第三底部焊盘350可共同连接至第三长贯通电极330和第三短贯通电极340。
第三长贯通电极330可填充长过孔306以连接至第二底部焊盘250，并且第三短贯通电极340可填充短过孔304以连接至第三顶部焊盘310。第三长贯通电极330可穿过第三顶部焊盘310而不与其接触，如图1B所示。第三底部焊盘350可具有通过将第三顶部焊盘310沿着X轴翻转(与如图1C或图2B所示的构造相同或相似)、将第三顶部焊盘310沿着Y轴翻转(与如图3B所示的构造相同或相似)、或者将第三顶部焊盘310沿着X轴和Y轴翻转两次(与如图4B所示的构造相同或相似)而获得的翻转的L形。第三长贯通电极330可与第二长贯通电极230在竖直方向对齐，并且第三短贯通电极340可与第二短贯通电极240在竖直方向对齐。选择性地，探针90可与第三底部焊盘350电接触，以测试第一半导体芯片至第三半导体芯片(100、200和300)之间的电气故障。
参照图5N，还可将第四半导体芯片400堆叠在第三半导体芯片300上。可利用与用于堆叠第三半导体芯片300的处理相同或相似的处理来完成第四半导体芯片400的堆叠。第三半导体芯片300和第四半导体芯片400可彼此接合以构成背对面的接合结构。选择性地，探针90可与第四半导体芯片400接触，以测试第一半导体芯片至第四半导体芯片(100、200、300和400)之间的电气故障。
第四半导体芯片400可具有与第二半导体芯片200或第三半导体芯片300的结构相同或相似的结构。例如，第四半导体芯片400可包括：第四衬底401，其具有第四集成电路403；第四顶部焊盘410，其电连接至第四集成电路403；第四长贯通电极430，其穿通第四衬底401和第三粘合剂层390以连接至第三底部焊盘350；第四短贯通电极440，其穿通第四衬底401以连接至第四顶部焊盘410；第四底部焊盘450，其共同连接至第四长贯通电极430和第四短贯通电极440；以及第四过孔绝缘层405，其使第四长贯通电极430和第四短贯通电极440的每一个与第四衬底401电绝缘。探针90可与第四底部焊盘450接触，以测试电气故障。
可将第四半导体芯片400减薄，以具有小于第一半导体芯片100的第一厚度T1的第四厚度T4。第四厚度T4可与第二厚度T2和/或第三厚度T3相同或相似。第四衬底401可包括诸如芯片级或晶圆级硅晶圆之类的半导体衬底。第四集成电路403可为存储电路、逻辑电路或它们的组合。然而，不特别限制集成电路的类型。第四底部焊盘450可具有通过将第四顶部焊盘410沿着X轴翻转(与如图1C或图2B所示的构造相同或相似)、将第四顶部焊盘410沿着Y轴翻转(与如图3B所示的构造相同或相似)、或者将第四顶部焊盘410沿着X轴和Y轴翻转两次(与如图4B所示的构造相同或相似)而获得的翻转的L形。然而，如上面讨论的其它焊盘，焊盘的形状可变化，并且不特别限于L形。第四长贯通电极430可与第三长贯通电极330在竖直方向对齐，并且第四短贯通电极440可与第三短贯通电极340在竖直方向对齐。
根据上面描述的处理，可制造半导体器件1以包括倒装芯片接合至第一半导体芯片100上的第二半导体芯片至第四半导体芯片(200、300和400)。如果半导体器件1是晶圆级器件，则还可执行锯切工艺以将半导体器件1划分为多个芯片级器件。半导体器件1可包括被构造为竖直地传输电信号的导电互连部分10，如图1B所示。作为另外一种选择，半导体器件1可包括图2A的导电互连部分10a、图3A的导电互连部分10b或者图4A的导电互连部分10c。
图6A示出了图5N所示的半导体器件的另一示例性实施例的剖视图，其中将图5I的处理应用于图5L和图5N的处理中。图6B是图5N所示的半导体器件的另一示例性实施例的剖视图。
参照图6A，可通过执行与如图5I所示的处理相同或相似的处理来制造半导体器件1a，以使其还包括第二中间层至第四中间层(207、307和407)。第二中间层至第四中间层(207、307和407)中的至少一个可包括阻挡层或者阻挡/粘合剂层。
参照图6B，可制造半导体器件1b以包括减薄的第一半导体芯片100。例如，可将第一半导体芯片100的第一背侧表面100b应用于化学机械抛光工艺、蚀刻工艺、磨削工艺或它们的任何组合，以露出无源表面100c。结果，第一半导体芯片100可具有小于初始第一厚度T1的减小的第一厚度T1a。减小的第一厚度T1a可与第二厚度至第四厚度(T2、T3和T4)之一相同或相似。由于第二半导体芯片至第四半导体芯片(200、300和400)可用作载体，因此当执行减薄工艺时可不需要使用单独的载体。作为另外一种选择，可在将载体接合至第四半导体芯片400的情况下执行对第一半导体芯片100的减薄工艺。应该理解，图6B的减薄工艺不依靠图6A的中间层。相反，可将图6B的减薄工艺应用于上述示例性实施例中的任一个的半导体器件。
图6C是示出其中封装了图5N的半导体器件的半导体封装件的剖视图。
参照图6C，图5N的半导体器件1可安装在封装衬底80上，并且可形成模制层85以包围半导体器件1，从而制造半导体封装件1001。还可将诸如焊料球之类的多个外端子83附着至封装衬底80上。可将根据上述示例性实施例中的任一个的半导体器件1上下翻转，并随后将其安装在封装衬底80上。因此，第四半导体芯片400的第四底部焊盘450可与封装衬底80接触，从而半导体器件1可电连接至封装衬底80。应该理解，图6C的封装工艺可不依靠图6B的减薄工艺或图6A的中间层。相反，图6C的封装工艺可应用于上述示例性实施例中的任一个的半导体器件。
图7A至图7C是示出根据一些示例性实施例的制造半导体器件的方法的剖视图。图7D是示出图7C的一部分的放大透视图。
参照图7A，在半导体器件2中，可利用与参照图5A至图5N所示的那些处理相同或相似的处理将第二半导体芯片至第四半导体芯片(200、300和400)倒装芯片接合至第一半导体芯片100上。然而，在图7A所示的示例性实施例中，第一半导体芯片100还可包括连接至第一顶部焊盘110的第一贯通电极130和使第一贯通电极130与第一衬底101电绝缘的第一过孔绝缘层105。第一贯通电极130可部分地穿通第一衬底101，以使得第一贯通电极103不延伸到第一背侧表面100b。作为另外一种选择，第一贯通电极103可一直延伸至第一背侧表面100b。作为一个示例，第一贯通电极130可与第二长贯通电极230在竖直方向对齐。
参照图7B，可将第一半导体芯片100减薄以暴露出第一贯通电极130。可将例如化学机械抛光工艺、磨削工艺、回蚀工艺或它们的任何组合应用于第一衬底101的第一背侧表面100b以露出无源表面100c。第一贯通电极130可从无源表面100c突出。可在不用载体的情况下执行减薄工艺。作为另外一种选择，可在将载体附着至第四半导体芯片400的情况下执行减薄工艺。
参照图7C，第一底部焊盘150可被形成在第一半导体芯片100的无源表面100c上。第一底部焊盘150可连接至第一贯通电极130。在形成第一底部焊盘150之前，可沉积二氧化硅层并将其磨削以形成覆盖除第一贯通电极130以外的无源表面100c的下绝缘层109。
根据上面描述的处理，可制造半导体器件2以包括如图7D所示的导电互连部分20，其中第二半导体芯片至第四半导体芯片(200、300和400)倒装芯片接合至具有小于初始第一厚度T1的减小的第一厚度T1a的第一半导体芯片100上。第一顶部焊盘110和第一底部焊盘150中的一个可具有通过将第一顶部焊盘110和第一底部焊盘150中的另一个沿着X轴和Y轴翻转两次、或者将所述另一个水平地旋转180°角(与如图4B所示的构造相同或相似)而获得的L形。然而，不特别限制第一顶部焊盘110和第一底部焊盘150的形状，作为另外一种选择，例如，第一顶部焊盘110和第一底部焊盘150可具有圆形、椭圆形或多边形，或者可具有不同的形状。
图7E是示出其中封装了图7C的半导体器件的半导体封装件的剖视图。
参照图7E，图7C的半导体器件2可被安装在封装衬底80上，并且可形成模制层85以包围半导体器件2，从而制造半导体封装件1002。还可将诸如焊料球之类的多个外端子83附着至封装衬底80上。第一半导体芯片100的第一底部焊盘150可与封装衬底80接触，以使得半导体器件2可电连接至封装衬底80。
图8A至图8C是示出根据一些示例性实施例的用于制造半导体器件的方法的剖视图。
参照图8A，在半导体器件3中，可利用与参照图5A至图5N示出的那些处理相同或相似的处理将第二半导体芯片至第四半导体芯片(200、300和400)倒装芯片接合至第一半导体芯片100上。可将第一半导体芯片100减薄，随后可形成过孔106。例如，可将化学机械抛光工艺、磨削工艺、回蚀工艺或它们的任何组合应用于第一衬底101的第一背侧表面100b以露出无源表面100c。可在不用载体的情况下执行减薄工艺。作为另外一种选择，可在其中将载体附着至第四半导体芯片400的情况下执行减薄工艺。
在将第一半导体芯片100减薄之后，可选择性地将无源表面100c干蚀刻，以形成通过其暴露出第一顶部焊盘110的过孔106。由于在减薄第一衬底101之后形成过孔106，因此过孔106的蚀刻或钻孔深度可减小，并且可减少处理时间和/或减轻负担。
参照图8B，可将导体(例如，Cu、Al、Si)电镀或沉积在第一半导体芯片100的无源表面100c上，以形成填充过孔106并覆盖无源表面100c的导电层120。在形成导电层120之前，可沉积二氧化硅层以形成使导电层120与第一衬底101电绝缘的第一过孔绝缘层105。第一过孔绝缘层105可覆盖除第一顶部焊盘110以外的过孔106的内表面以及无源表面100c。在形成导电层120之后，可通过化学机械抛光工艺或回蚀工艺磨削或蚀刻导电层120直至暴露出第一过孔绝缘层105。
参照图8C，可磨削或蚀刻导电层120以形成填充过孔106的第一贯通电极130。第一贯通电极130可穿通第一衬底101以电连接至第一顶部焊盘110。第一底部焊盘150可形成在第一半导体芯片100的无源表面100c上。第一过孔绝缘层105可使第一底部焊盘150与第一衬底101的无源表面100c电绝缘。结果，通过提供第一过孔绝缘层105，可取消用于覆盖第一半导体芯片100的无源表面100c的单独的下绝缘层。
根据以上参照图8A至图8C描述的处理，可制造半导体器件3以包括导电互连部分30和第二半导体芯片至第四半导体芯片(200、300和400)，第二半导体芯片至第四半导体芯片(200、300和400)倒装芯片接合至具有小于初始第一厚度T1的减小的第一厚度T1a的第一半导体芯片100上。导电互连部分30可与如图7D所示的导电互连部分20相同或相似。
图8D是示出其中封装了图8C的半导体器件的半导体封装件的剖视图。
参照图8D，图8C的半导体器件3可安装在封装衬底80上，并且可形成模制层85以包围半导体器件3，从而制造半导体封装件1003。还可将诸如焊料球之类的多个外端子83附着至封装衬底80上。第一半导体芯片100的第一底部焊盘150可与封装衬底80接触以使得半导体器件3可电连接至封装衬底80。
图9A和图9B是示出根据一些示例性实施例的用于制造半导体器件的方法的剖视图。图9C是示出图9B的一部分的放大透视图。图9D是示出图9B的另一示例性实施例的剖视图。
参照图9A，在半导体器件4中，可利用与参照图5A至图5N示出的那些处理相同或相似的处理将第二半导体芯片至第四半导体芯片(200、300和400)倒装芯片接合至第一衬底101上。在一些示例性实施例中，第一衬底101可为载体或诸如硅晶圆或玻璃衬底之类的伪衬底。
参照图9B，可去除第一衬底101，并且可在第一粘合剂层190上形成外部焊盘550。外部焊盘550可连接至第二长贯通电极230。外部焊盘550可具有通过将L形的第二顶部焊盘210沿着Y轴翻转、或者将第二顶部焊盘210逆时针水平地旋转90°角(如图9C所示)而获得的L形。作为另外一种选择，外部焊盘550可具有诸如圆形、椭圆形或多边形的任意形状。根据图9A和图9B中描述的处理，可制造半导体器件4以包括图9C的导电互连部分40和彼此堆叠的第二半导体芯片至第四半导体芯片(200、300和400)。
作为另外一种选择，可如图9D所示将第一衬底101减薄。结果，可制造半导体器件4a以包括堆叠在减薄的第一衬底101上的第二半导体芯片至第四半导体芯片(200、300和400)。导电互连部分40a可部分地穿通半导体器件4a，以将第二半导体芯片至第四半导体芯片(200、300和400)彼此电连接。
图9E是示出其中封装了图9B的半导体器件的半导体封装件的剖视图。
参照图9E，图9B的半导体器件4可安装在封装衬底80上，并且可形成模制层85以包围半导体器件4，从而制造半导体封装件1004。还可将诸如焊料球之类的多个外端子83附着至封装衬底80上。外部焊盘550可与封装衬底80接触，以使得半导体器件4可电连接至封装衬底80。
图10A是示出包括根据示例性实施例的半导体器件的存储卡的示例的示意性框图。图10B是示出包括根据示例性实施例的半导体器件的信息处理系统的示例的示意性框图。
参照图10A，包括根据示例性实施例的半导体器件1、1a、1b、2、3、4、4a中的至少一个的存储器1210可应用于存储卡1200。例如，存储卡1200可包括整体控制主机1230与存储器1210之间的数据交换的存储器控制器1220。SRAM 1221用作中央处理单元(CPU)1222的工作存储器。中央处理单元可为例如微处理器或微控制器。主机接口1223具有将主机1230连接至存储卡1200的数据交换协议。纠错编码块1224检测并纠正从存储器1210读取的数据的误差。存储器接口1225连接存储器1210。CPU 1222整体控制存储器控制器1220的数据交换。
参照图10B，信息处理系统1300可包括存储器系统1310，其包括根据示例性实施例的半导体器件1、1a、1b、2、3、4、4a中的至少一个。信息处理系统1300可作为移动装置或计算机实现。例如，信息处理系统1300可包括经系统总线1360电连接至存储器系统1310的调制解调器1320、中央处理单元(CPU)1330、RAM 1340和用户接口1350。CPU 1330可为例如微处理器或微控制器。存储器1310可包括存储器1311和存储器控制器1312，并具有与图10A中的存储卡1200的构造基本相同的构造。存储器系统1310存储通过CPU 1330处理的数据或者从外部输入的数据。可提供信息处理系统1300以作为存储卡、固态盘、半导体器件盘、相机图像传感器和其它应用芯片集。在一些示例性实施例中，存储器系统1310可用作固态驱动器(SSD)的一部分，在这种情况下，信息处理系统1300可稳定和可靠地在存储器系统1310中存储大量数据。
根据上述示例性实施例，可在不用载体的情况下容易地处理减薄的晶圆，从而可不需要提供单独的载体处理。此外，因为在减薄晶圆之后形成贯通电极，所以可减轻过孔处理的负担。另外，可容易地实现贯通电极的对齐，并且可省略用于形成堆叠芯片之间的突起的处理。结果，处理变得更简单，减少了处理成本，并且提高了电特性。
虽然已经结合附图中示出的特定示例性实施例描述了本发明的概念，但是本发明的概念不限于此。本领域技术人员应该理解，在不脱离本发明的概念的范围和精神的情况下，可对其作出各种替代、修改和改变。

Claims (25)

1.一种半导体器件，包括：
第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面；
第二半导体芯片，其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面，所述第二半导体芯片堆叠在所述第一半导体芯片上使得所述第二有源表面面对所述第一有源表面；以及
导电互连部分，其被配置为将第一半导体芯片电连接至第二半导体芯片，
其中，所述导电互连部分包括：
第一贯通电极，其穿通所述第二半导体芯片，并将所述第二底部焊盘电连接至所述第二顶部焊盘；以及
第二贯通电极，其穿通所述第二半导体芯片，穿过所述第二顶部焊盘的水平面而不接触所述第二顶部焊盘，并将所述第二底部焊盘电连接至所述第一顶部焊盘。
2.根据权利要求1所述的器件，其中：
所述第二顶部焊盘具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于所述第一水平轴的第二水平轴延伸的第二部分，并且
所述第二贯通电极在所述第一部分与所述第二部分之间竖直地延伸。
3.根据权利要求2所述的器件，其中，第二底部焊盘具有相对于第二顶部焊盘的L形水平地旋转90度的L形，并且第二底部焊盘与第二顶部焊盘在竖直方向上对齐。
4.根据权利要求3所述的器件，其中：
所述第二贯通电极设置在所述第一顶部焊盘与所述第二底部焊盘之间，并且
所述第一贯通电极和所述第二贯通电极布置为沿着所述第一水平轴和所述第二水平轴中的至少一个彼此间隔开。
5.根据权利要求3所述的器件，其中：
所述第二贯通电极设置在第一顶部焊盘与第二底部焊盘之间，并且
所述第一贯通电极和所述第二贯通电极布置为沿着所述第一水平轴与所述第二水平轴之间的对角线水平轴彼此间隔开。
6.根据权利要求1所述的器件，还包括介于所述第一半导体芯片的第一有源表面与所述第二半导体芯片的第二有源表面之间的绝缘粘合剂层，
其中，所述第二贯通电极还穿通所述绝缘粘合剂层以连接至所述第一顶部焊盘。
7.根据权利要求1所述的器件，其中，所述第一半导体芯片的厚度等于或大于所述第二半导体芯片的厚度。
8.根据权利要求1所述的器件，其中，所述第一半导体芯片还包括：
第一底部焊盘，其位于与所述第一有源表面相对的第一无源表面上；以及
贯通电极，其穿通所述第一半导体芯片，并将所述第一顶部焊盘电连接至所述第一底部焊盘。
9.根据权利要求1所述的器件，还包括第三半导体芯片，其包括上面布置有第三顶部焊盘的第三有源表面和上面布置有第三底部焊盘的第三无源表面，将所述第三半导体芯片堆叠在所述第二半导体芯片上以使得所述第三有源表面面对所述第二无源表面，
其中，所述导电互连部分还包括：
第三贯通电极，其穿通所述第三半导体芯片，并将所述第三底部焊盘电连接至所述第三顶部焊盘；以及
第四贯通电极，其穿通所述第三半导体芯片，穿过所述第三顶部焊盘的水平面而不接触所述第三顶部焊盘，并将所述第三底部焊盘电连接至所述第二底部焊盘。
10.根据权利要求9所述的器件，其中：
所述第三顶部焊盘具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且
所述第四贯通电极在所述第一部分和所述第二部分之间竖直地延伸。
11.根据权利要求10所述的器件，其中，所述第二底部焊盘具有相对于所述第三顶部焊盘的L形沿着所述第一水平轴和所述第二水平轴中的一个水平地旋转90度的L形，并且所述第二底部焊盘与所述第三顶部焊盘在竖直方向上对齐。
12.根据权利要求9所述的器件，还包括介于所述第二半导体芯片的第二无源表面与所述第三半导体芯片的第三有源表面之间的绝缘粘合剂层，
其中，所述第四贯通电极还穿通所述绝缘粘合剂层，以连接至所述第二底部焊盘。
13.根据权利要求9所述的器件，其中，所述第一半导体芯片的厚度大于所述第二半导体芯片和所述第三半导体芯片中的至少一个的厚度。
14.一种制造半导体器件的方法，该方法包括以下步骤：
提供第一半导体芯片，其包括上面布置有第一顶部焊盘的第一有源表面和与第一有源表面相对的第一无源表面；
在第一半导体芯片的第一有源表面上形成第一粘合剂层；
在第一粘合剂层上设置第二半导体芯片，所述第二半导体芯片包括上面布置有第二顶部焊盘的第二有源表面和与第二有源表面相对的第二无源表面，使得第二有源表面面对第一有源表面；
磨削第二无源表面以将第二半导体芯片减薄；
形成第一导电互连部分，其包括穿通所述减薄的第二半导体芯片并连接至第二顶部焊盘的第一贯通电极以及穿通所述减薄的第二半导体芯片和第一粘合剂层并连接至第一顶部焊盘的第二贯通电极；以及
在磨削的第二无源表面上形成第二底部焊盘，所述第二底部焊盘连接至第一导电互连部分，
其中，第二贯通电极穿过第二顶部焊盘的平面而不接触所述第二顶部焊盘。
15.根据权利要求14所述的方法，其中，所述形成第一导电互连部分的步骤包括：
选择性地蚀刻所述减薄的第二半导体芯片和第一粘合剂层，以形成过孔，所述过孔包括穿通第二半导体芯片以暴露出第二顶部焊盘的第一孔和穿通第二半导体芯片和第一粘合剂层以暴露出第一顶部焊盘的第二孔；
形成沿着过孔的内侧延伸并覆盖磨削的第二无源表面的过孔绝缘层；
去除过孔绝缘层的一部分以暴露出第二顶部焊盘的一部分和第一顶部焊盘的一部分；
在磨削的第二无源表面上形成用于填充过孔的导电层；以及
将导电层平面化直至暴露出过孔绝缘层，以形成填充第一孔的第一贯通电极和填充第二孔的第二贯通电极。
16.根据权利要求15所述的方法，其中：
第二顶部焊盘具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且
第二底部焊盘具有相对于第二顶部焊盘的L形水平地旋转90度的L形，并且第二底部焊盘与第二顶部焊盘在竖直方向上对齐。
17.根据权利要求16所述的方法，其中：
第一贯通电极设置在第二顶部焊盘与第二底部焊盘之间，
在第二底部焊盘与第一顶部焊盘之间与第一贯通电极间隔开地布置第二贯通电极，并且
第二贯通电极布置为沿着第一水平轴和第二水平轴中的一个与第一贯通电极间隔开，或者沿着第一水平轴与第二水平轴之间的对角线水平轴与第一贯通电极间隔开。
18.根据权利要求14所述的方法，还包括以下步骤：
在磨削的第二无源表面上形成第二粘合剂层；
在第二粘合剂层上设置第三半导体芯片，其中第三半导体芯片包括上面布置有第三顶部焊盘的第三有源表面和与第三有源表面相对的第三无源表面，使得第三有源表面面对磨削的第二无源表面；
磨削第三无源表面以将第三半导体芯片减薄；
形成第二导电互连部分，其包括穿通减薄的第三半导体芯片以连接至第三顶部焊盘的第三贯通电极和穿通减薄的第三半导体芯片并进一步穿通第二粘合剂层以连接至第二底部焊盘的第四贯通电极；以及
在磨削的第三无源表面上形成第三底部焊盘，所述第三底部焊盘连接至第二导电互连部分，
其中，第三顶部焊盘具有L形，其包括沿着第一水平轴延伸的第一部分和沿着垂直于第一水平轴的第二水平轴延伸的第二部分，并且第三顶部焊盘与第二底部焊盘在竖直方向上对齐，并且
其中，第四贯通电极在第三顶部焊盘的第一部分与第二部分之间竖直地穿过而不接触第三顶部焊盘。
19.根据权利要求18所述的方法，还包括磨削第一无源表面以将第一半导体芯片减薄。
20.根据权利要求19所述的方法，还包括以下步骤：
形成额外贯通电极，其穿通减薄的第一半导体芯片以连接至第一顶部焊盘；以及
在磨削的第一无源表面上形成第一底部焊盘以连接至所述额外贯通电极。
21.一种用于制造半导体器件的方法，该方法包括以下步骤：
提供第一半导体芯片，该第一半导体芯片包括第一衬底、设置在第一衬底的表面上的第一集成电路和设置在第一集成电路上的第一顶部焊盘，所述第一衬底具有第一厚度；
在第一半导体芯片的表面上形成第一粘合剂层；
在第一粘合剂层上附着第二半导体芯片，该第二半导体芯片包括第二衬底、设置在第二衬底上的第二集成电路和设置在第二集成电路上的第二顶部焊盘，使得第二集成电路和第二顶部焊盘分别面对第一集成电路和第一顶部焊盘，所述第二半导体芯片具有第二厚度；
在将第二半导体芯片附着至第一半导体芯片上之后，磨削第二衬底以将所述第二厚度减小为第三厚度；
形成第一导电互连部分，其包括穿通第二半导体芯片以连接至第二顶部焊盘的短贯通电极以及穿通第二半导体芯片和第一粘合剂层以连接至第一顶部焊盘的长贯通电极；以及
在第二衬底的与第一半导体芯片所附着的第二衬底的表面相对的表面上形成第二底部焊盘，该第二底部焊盘连接至所述第一导电互连部分。
22.根据权利要求21所述的方法，在将第二半导体芯片附着至第一半导体芯片上、形成第一导电互连部分、以及形成第二底部焊盘之后，还包括以下步骤：磨削第一衬底以将所述第一厚度减小为第四厚度。
23.根据权利要求21所述的方法，其中，所述第一厚度大于或等于半导体芯片载体的厚度。
24.一种用于制造半导体器件的方法，该方法包括：
提供第一半导体芯片，该第一半导体芯片包括具有第一厚度的第一衬底以及第一电路；
涂敷第一粘合剂层以覆盖第一电路；
将第二半导体芯片附着至第一半导体芯片，该第二半导体芯片包括具有第二厚度的第二衬底以及第二电路，以使得所述第一电路面对所述第二电路；
在将第二半导体芯片附着至第一半导体芯片上之后，磨削第二衬底，以将所述第二厚度减小为第三厚度；以及
在磨削第二衬底之后，形成穿通第二半导体芯片以电连接至第二电路的短贯通电极以及穿通第二半导体芯片和第一粘合剂层以电连接至第一电路而不电连接至第二电路的长贯通电极。
25.根据权利要求24所述的方法，其中：
所述第一电路包括第一焊盘，所述第二电路包括第二焊盘，
所述短贯通电极电连接至第二焊盘；
所述长贯通电极电连接至第一焊盘；并且
其中，所述方法还包括：在磨削第二衬底之后和在形成长贯通电极和短贯通电极之后，在与第一半导体芯片所附着的第二衬底的表面相对的表面上形成第三焊盘，所述第三焊盘电连接至所述短贯通电极和所述长贯通电极。
CN201410638228.3A 2013-11-07 2014-11-06 具有贯通电极的半导体器件及其制造方法 Active CN104637901B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0134933 2013-11-07
KR1020130134933A KR102161260B1 (ko) 2013-11-07 2013-11-07 관통전극을 갖는 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN104637901A true CN104637901A (zh) 2015-05-20
CN104637901B CN104637901B (zh) 2018-09-18

Family

ID=53006444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410638228.3A Active CN104637901B (zh) 2013-11-07 2014-11-06 具有贯通电极的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9355961B2 (zh)
KR (1) KR102161260B1 (zh)
CN (1) CN104637901B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140251A (zh) * 2015-07-03 2015-12-09 豪威科技(上海)有限公司 一种背照式图像传感器晶圆、芯片及其制造方法
CN106469717A (zh) * 2015-08-20 2017-03-01 台湾积体电路制造股份有限公司 三维集成电路结构及其制造方法
CN107564826A (zh) * 2017-08-18 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种用于制作三维无源集成器件的键合体及器件制作方法
CN108155174A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 包括堆叠芯片的半导体存储器件及具有其的存储模块
CN110557586A (zh) * 2016-05-31 2019-12-10 索尼半导体解决方案公司 光检测装置、先进驾驶辅助系统和自主驾驶系统
CN112768437A (zh) * 2021-04-08 2021-05-07 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN113544827A (zh) * 2021-05-21 2021-10-22 广东省科学院半导体研究所 一种芯片的封装方法及封装结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316164B2 (ja) * 2014-10-09 2018-04-25 新光電気工業株式会社 電源モジュール、電源モジュールに使用されるパッケージ、電源モジュールの製造方法、及びワイヤレスセンサーモジュール
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US10854763B2 (en) 2018-09-17 2020-12-01 Gbt Technologies Inc. Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure
US11862736B2 (en) 2018-09-17 2024-01-02 GBT Tokenize Corp. Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package
JP7211758B2 (ja) * 2018-10-23 2023-01-24 株式会社ダイセル 半導体装置製造方法
JP7201387B2 (ja) * 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
CN112913015B (zh) * 2018-10-23 2024-01-16 株式会社大赛璐 半导体装置制造方法
US10991685B2 (en) * 2019-01-16 2021-04-27 International Business Machines Corporation Assembling of chips by stacking with rotation
CN112331635B (zh) * 2020-11-04 2022-06-07 中国科学院微电子研究所 一种基于转接板的垂直封装结构及封装方法
US11809797B1 (en) 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
US20130105988A1 (en) * 2011-10-26 2013-05-02 Samsung Electronics Co., Ltd. Semiconductor package including semiconductor chip with through opening

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270261A (en) 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US20020163072A1 (en) 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
JP3990347B2 (ja) 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
KR20070056670A (ko) 2005-11-30 2007-06-04 삼성전자주식회사 반도체 웨이퍼 검사용 본딩 패드
KR100840665B1 (ko) 2007-05-18 2008-06-24 주식회사 동부하이텍 반도체 소자의 제조방법 및 이를 이용한 시스템 인 패키지
ES2785075T3 (es) * 2009-07-30 2020-10-05 Qualcomm Inc Sistemas en paquetes
TWI405321B (zh) 2009-09-08 2013-08-11 Ind Tech Res Inst 三維多層堆疊半導體結構及其製造方法
JP5518879B2 (ja) * 2009-09-21 2014-06-11 株式会社東芝 ３次元集積回路製造方法、及び装置
TWI420662B (zh) 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
KR101190744B1 (ko) 2010-05-27 2012-10-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
KR20130035442A (ko) 2011-09-30 2013-04-09 에스케이하이닉스 주식회사 스택 패키지
US8466062B2 (en) 2011-11-02 2013-06-18 Globalfoundries Singapore Pte Ltd TSV backside processing using copper damascene interconnect technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
US20130105988A1 (en) * 2011-10-26 2013-05-02 Samsung Electronics Co., Ltd. Semiconductor package including semiconductor chip with through opening

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140251A (zh) * 2015-07-03 2015-12-09 豪威科技(上海)有限公司 一种背照式图像传感器晶圆、芯片及其制造方法
CN106469717A (zh) * 2015-08-20 2017-03-01 台湾积体电路制造股份有限公司 三维集成电路结构及其制造方法
CN106469717B (zh) * 2015-08-20 2019-04-02 台湾积体电路制造股份有限公司 三维集成电路结构及其制造方法
US11089248B2 (en) 2016-05-31 2021-08-10 Sony Semiconductor Solutions Corporation Imaging apparatus and imaging method, camera module, and electronic apparatus capable of detecting a failure in a structure in which substrates are stacked
US11843881B2 (en) 2016-05-31 2023-12-12 Sony Semiconductor Solutions Corporation Imaging apparatus and imaging method, camera module, and electronic apparatus capable of detecting a failure in a structure in which substrates are stacked
CN110557586A (zh) * 2016-05-31 2019-12-10 索尼半导体解决方案公司 光检测装置、先进驾驶辅助系统和自主驾驶系统
US11588990B2 (en) 2016-05-31 2023-02-21 Sony Semiconductor Solutions Corporation Imaging apparatus and imaging method, camera module, and electronic apparatus capable of detecting a failure in a structure in which substrates are stacked
CN110557586B (zh) * 2016-05-31 2022-02-18 索尼半导体解决方案公司 光检测装置、先进驾驶辅助系统和自主驾驶系统
US11082651B2 (en) 2016-05-31 2021-08-03 Sony Semiconductor Solutions Corporation Imaging apparatus and imaging method, camera module, and electronic apparatus capable of detecting a failure in a structure in which substrates are stacked
CN108155174A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 包括堆叠芯片的半导体存储器件及具有其的存储模块
CN108155174B (zh) * 2016-12-06 2021-06-08 三星电子株式会社 包括堆叠芯片的半导体存储器件及具有其的存储模块
CN107564826A (zh) * 2017-08-18 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种用于制作三维无源集成器件的键合体及器件制作方法
CN112768437A (zh) * 2021-04-08 2021-05-07 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN113544827A (zh) * 2021-05-21 2021-10-22 广东省科学院半导体研究所 一种芯片的封装方法及封装结构
WO2022241765A1 (zh) * 2021-05-21 2022-11-24 广东省科学院半导体研究所 一种芯片的封装方法及封装结构

Also Published As

Publication number Publication date
US20150123284A1 (en) 2015-05-07
US9355961B2 (en) 2016-05-31
CN104637901B (zh) 2018-09-18
KR20150053127A (ko) 2015-05-15
KR102161260B1 (ko) 2020-09-29

Similar Documents

Publication Publication Date Title
CN104637901A (zh) 具有贯通电极的半导体器件及其制造方法
US11626388B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US10643861B2 (en) Methods for making multi-die package with bridge layer
US11094639B2 (en) Semiconductor package
KR102094473B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US7807512B2 (en) Semiconductor packages and methods of fabricating the same
US8575760B2 (en) Semiconductor devices having electrodes
US8922012B2 (en) Integrated circuit chip and flip chip package having the integrated circuit chip
US20160056101A1 (en) Chip-stacked semiconductor package
US20140138819A1 (en) Semiconductor device including tsv and semiconductor package including the same
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
CN103137566A (zh) 用于形成集成电路的方法
US9847322B2 (en) Semiconductor packages including through mold ball connectors and methods of manufacturing the same
US20210280487A1 (en) Semiconductor die, manufacturing method thereof, and semiconductor package
TWI685944B (zh) 三維直通矽晶貫孔結構
CN103681386B (zh) 半导体结构与其制造方法
KR101624851B1 (ko) 내장형 재배선을 갖는 반도체 장치 및 이의 제조 방법
TWI725820B (zh) 具有矽穿孔結構的半導體元件及其製作方法
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
US20240203968A1 (en) Chip package integration with hybrid bonded bridge die
CN109786362B (zh) 无焊垫外扇晶粒叠层结构及其制作方法
CN117423675A (zh) 半导体封装和制造半导体封装的方法
KR20230011120A (ko) 반도체 장치 및 그 제조 방법
CN111092061A (zh) 半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant